JPH0120768B2 - - Google Patents
Info
- Publication number
- JPH0120768B2 JPH0120768B2 JP54094571A JP9457179A JPH0120768B2 JP H0120768 B2 JPH0120768 B2 JP H0120768B2 JP 54094571 A JP54094571 A JP 54094571A JP 9457179 A JP9457179 A JP 9457179A JP H0120768 B2 JPH0120768 B2 JP H0120768B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- display
- power supply
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明に電源装置に関し、特にその出力をキー
ボードより制御させることができる電源装置に係
る。
ボードより制御させることができる電源装置に係
る。
従来の電源装置は出力電圧（もしくは電流）を
変えるのに可変抵抗器の抵抗値を変えて希望する
出力電圧を得るものであつた。しかし、可変抵抗
器の操作の為に設定値にその出力電圧を調節する
のは時間と手間を必要とするものであつた。
変えるのに可変抵抗器の抵抗値を変えて希望する
出力電圧を得るものであつた。しかし、可変抵抗
器の操作の為に設定値にその出力電圧を調節する
のは時間と手間を必要とするものであつた。
本発明は電源の出力値の設定をキーから数値情
報を入力することにより行なう場合に起こりうる
入力ミスによる誤出力（負荷付加に対して過大電
圧を印加させることなど）を防止させる電源装置
を提供するものである。その他の目的は以下図面
と共になされる本発明による実施例の説明に従い
明らかになるであろう。
報を入力することにより行なう場合に起こりうる
入力ミスによる誤出力（負荷付加に対して過大電
圧を印加させることなど）を防止させる電源装置
を提供するものである。その他の目的は以下図面
と共になされる本発明による実施例の説明に従い
明らかになるであろう。
第１図は本発明による電源装置の一実施例を示
すブロツク図である。キーボード１は数値信号や
命令信号を発生し、該信号の発生によつて出力電
圧は規定値に設定することができるもので、□０〜
□９の数値キー、□．の小数点キー□＋□−□×□÷の
加減乗
除命令キー、□＝の等号キー、OUT.＝のアウト
イコールキー、CALLのコールキー、□Ｍのセツ
トメモリーキーと□Ｃ、CIのクリアキーが備えら
れている。
すブロツク図である。キーボード１は数値信号や
命令信号を発生し、該信号の発生によつて出力電
圧は規定値に設定することができるもので、□０〜
□９の数値キー、□．の小数点キー□＋□−□×□÷の
加減乗
除命令キー、□＝の等号キー、OUT.＝のアウト
イコールキー、CALLのコールキー、□Ｍのセツ
トメモリーキーと□Ｃ、CIのクリアキーが備えら
れている。
演算制御部２はキーボード１からの各キー信号
を２進化すると共に四則演算部３に制御信号及び
前記２進化された数値、命令信号を送る。四則演
算部３はキーボード１から演算制御部２を介して
送られてくる数値信号を２進化10進にして表示レ
ジスタ４にストアし、該信号を表示器５に供給し
表示せしめると共に該信号を２進にしてＡレジス
タ６にストアさせる。なお、Ｂレジスタ７は２進
化10進数を２進化にするときに用いられる。
を２進化すると共に四則演算部３に制御信号及び
前記２進化された数値、命令信号を送る。四則演
算部３はキーボード１から演算制御部２を介して
送られてくる数値信号を２進化10進にして表示レ
ジスタ４にストアし、該信号を表示器５に供給し
表示せしめると共に該信号を２進にしてＡレジス
タ６にストアさせる。なお、Ｂレジスタ７は２進
化10進数を２進化にするときに用いられる。
また、四則演算部２には後述する目的の為に、
Ｃレジスター８とＤレジスタ９が接続されてい
る。Ａレジスタ６は演算制御部２の出力によつて
開閉されるゲート１０を介して出力バツフア１１
に接続されている。なお、表示レジスタ４、Ａレ
ジスタ６、Ｂレジスタ７、Ｃレジスタ８、Ｄレジ
スタ９と出力バツフア１０には極性表示と桁位置
を記憶する位置を有する。出力バツフア１０の内
容がＤ−Ａ変換回路にてデイジタルからアナログ
に変換され、桁位置を記憶するビツトからの信号
でＤ−Ａ変換回路１２の出力が割る10のｎ乗回路
１３で補正され、かかる信号が電源の制御部１４
に供給される基準電圧となる。また出力バツフア
１１の極性表示の位置は電源に接続されリレー、
プランジヤ等によりスイツチ回路１５を切換え
る。
Ｃレジスター８とＤレジスタ９が接続されてい
る。Ａレジスタ６は演算制御部２の出力によつて
開閉されるゲート１０を介して出力バツフア１１
に接続されている。なお、表示レジスタ４、Ａレ
ジスタ６、Ｂレジスタ７、Ｃレジスタ８、Ｄレジ
スタ９と出力バツフア１０には極性表示と桁位置
を記憶する位置を有する。出力バツフア１０の内
容がＤ−Ａ変換回路にてデイジタルからアナログ
に変換され、桁位置を記憶するビツトからの信号
でＤ−Ａ変換回路１２の出力が割る10のｎ乗回路
１３で補正され、かかる信号が電源の制御部１４
に供給される基準電圧となる。また出力バツフア
１１の極性表示の位置は電源に接続されリレー、
プランジヤ等によりスイツチ回路１５を切換え
る。
上述のように構成された一実施例の動作説明を
行なう。例えば５、6Vを電源の出力として得た
いならば、キーボード１上に備えられたキーを次
の順序で押圧する。まず□Ｃキーを押下してレジス
タをクリアする。次に□５の数値キーを押下すると
演算制御部２、四則演算部３を介して２進化10進
コードで表示レジスター４に記憶されると共に表
示器５にて表示される。次は小数点キーで表示レ
ジスタ４の小数点を記憶する部分にその桁を記憶
する。そして、□６の数値キーが押下されると、表
示レジスタ４の内容が１桁シフトして６を最下位
桁に記憶される。この間表示レジスタ４の内容は
表示レジスタ４にて表示されている。次にOUT
＝キーが押下されると、第２図に演算制御部２の
ブロツク図を示すようにキーからの信号とROM
から発生する信号とがPLAに入り、PLAで該キ
ー信号の判別がなされ、アドレスカウンターAC
を介してROMより一連の制御信号がPLAを介し
て発生する。表示レジスタ４の内容が演算制御部
２、四則演算部３によつて第４図に示す手順に従
つて２進化に変換されてＡレジスタ６に入る。
行なう。例えば５、6Vを電源の出力として得た
いならば、キーボード１上に備えられたキーを次
の順序で押圧する。まず□Ｃキーを押下してレジス
タをクリアする。次に□５の数値キーを押下すると
演算制御部２、四則演算部３を介して２進化10進
コードで表示レジスター４に記憶されると共に表
示器５にて表示される。次は小数点キーで表示レ
ジスタ４の小数点を記憶する部分にその桁を記憶
する。そして、□６の数値キーが押下されると、表
示レジスタ４の内容が１桁シフトして６を最下位
桁に記憶される。この間表示レジスタ４の内容は
表示レジスタ４にて表示されている。次にOUT
＝キーが押下されると、第２図に演算制御部２の
ブロツク図を示すようにキーからの信号とROM
から発生する信号とがPLAに入り、PLAで該キ
ー信号の判別がなされ、アドレスカウンターAC
を介してROMより一連の制御信号がPLAを介し
て発生する。表示レジスタ４の内容が演算制御部
２、四則演算部３によつて第４図に示す手順に従
つて２進化に変換されてＡレジスタ６に入る。
まず、Ａレジスタ（第４図においてAR）６が
クリアされると共に第２図に示されるＮレジスタ
に数値ｎが記憶される。ｎの大きさは例えば出力
電圧が３桁の数値ならば29＜999＜210でｎ＝10で
ある。該数値10がＮレジスターに記憶され、四則
演算部３を介して１減算されて９となる。次にＮ
レジスタの内容が検知されるとROM（リードオ
ンリメモリ）より29を表わす２進化10進コードが
PLA（プログラマブルロジツクアレイ）を介して
Ｂレジスタ７に記憶され、表示レジスター（第４
図においてDR）４の内容との比較を行ない、も
し表示レジスタ４の内容が大きければＡレジスタ
６のｎビツト目にタイミングジエネレータTGか
らの信号とで１をセツトする。今の場合負である
から、29を加算して再び表示レジスタ４の内容を
比較前の値にする。上述に説明したようなことが
ｎ＝０となる迄で続けることにより、２進化10進
に変換する。表示レジスタ４の内容が２進化され
てＡレジスタ６に移ると演算制御部２からの信号
によりゲート９を介して出力バツフア１１に移さ
れ、Ｄ−Ａ変換回路１２でアナログ値に変換さ
れ、Ｄ−Ａ変換回路１２の出力が第３図に割る10
のｎ乗回路の一例を示すように該回路に入力さ
れ、出力バツフア１０からの小数点位置１１ｂか
らの信号によりスイツチが切り換り補正された値
となる。かかる出力が電源の制御回路１４に基準
電圧として供給され、電源装置の出力端子OUT
−PUTより設定値の電圧が得られる。このとき
出力バツフア１１の極性表示位値１０ａの信号に
よつてスイツチ回路１５が適宜切換わるのは言う
までもない。
クリアされると共に第２図に示されるＮレジスタ
に数値ｎが記憶される。ｎの大きさは例えば出力
電圧が３桁の数値ならば29＜999＜210でｎ＝10で
ある。該数値10がＮレジスターに記憶され、四則
演算部３を介して１減算されて９となる。次にＮ
レジスタの内容が検知されるとROM（リードオ
ンリメモリ）より29を表わす２進化10進コードが
PLA（プログラマブルロジツクアレイ）を介して
Ｂレジスタ７に記憶され、表示レジスター（第４
図においてDR）４の内容との比較を行ない、も
し表示レジスタ４の内容が大きければＡレジスタ
６のｎビツト目にタイミングジエネレータTGか
らの信号とで１をセツトする。今の場合負である
から、29を加算して再び表示レジスタ４の内容を
比較前の値にする。上述に説明したようなことが
ｎ＝０となる迄で続けることにより、２進化10進
に変換する。表示レジスタ４の内容が２進化され
てＡレジスタ６に移ると演算制御部２からの信号
によりゲート９を介して出力バツフア１１に移さ
れ、Ｄ−Ａ変換回路１２でアナログ値に変換さ
れ、Ｄ−Ａ変換回路１２の出力が第３図に割る10
のｎ乗回路の一例を示すように該回路に入力さ
れ、出力バツフア１０からの小数点位置１１ｂか
らの信号によりスイツチが切り換り補正された値
となる。かかる出力が電源の制御回路１４に基準
電圧として供給され、電源装置の出力端子OUT
−PUTより設定値の電圧が得られる。このとき
出力バツフア１１の極性表示位値１０ａの信号に
よつてスイツチ回路１５が適宜切換わるのは言う
までもない。
次に例えば最初の出力として5Vを設定し、次
に0.6Vずつステツプした出力を得たいとき、ま
ず□５ OUT＝の順にキーを押下する。ここまで
は前述の説明と同様に回路は動作する。
に0.6Vずつステツプした出力を得たいとき、ま
ず□５ OUT＝の順にキーを押下する。ここまで
は前述の説明と同様に回路は動作する。
次に□＋のキーを押下すると、表示レジスター４
の内容がＣレジスタ８に入る。次の置数□０□・□６で
表示レジスタ４には0.6を表わす２進化10進コー
ドが入り、表示器５は0.6を表示する。次に
OUT＝キーが押下されると表示レジスタ４とＣ
レジスタ８の内容が加算され、その結果がＡレジ
スタ６には前述のようにして変換して２進数で表
示レジスタ４には２進化10進数の形で記憶され
る。Ｃレジスタ８には0.6の２進化10進数の形の
信号が記憶されている。Ａレジスタ６に記憶され
た内容は前述と同様にゲート１２を介して出力バ
ツフア１１に移され、Ｄ−Ａ変換、補正の後、電
源の制御回路１４に基準信号として印加され、設
定の出力電圧5.6Vが出力端子OUT−PUTより得
られる。5.6Vの次の6.2VはOUT＝キーのリピ
ートで得られる。こうして次々に0.6Vずつ高く
なつていく出力電圧が得られる。次に0.6Vずつ
減じた出力を得たいならば、□５ OUT＝の後に
□−キーを押下し、□０□・□６と置数し、OUT＝キー
を押下すれば0.6Vずつ減少した出力がOUT＝キ
ーの押下によつて得られる。
の内容がＣレジスタ８に入る。次の置数□０□・□６で
表示レジスタ４には0.6を表わす２進化10進コー
ドが入り、表示器５は0.6を表示する。次に
OUT＝キーが押下されると表示レジスタ４とＣ
レジスタ８の内容が加算され、その結果がＡレジ
スタ６には前述のようにして変換して２進数で表
示レジスタ４には２進化10進数の形で記憶され
る。Ｃレジスタ８には0.6の２進化10進数の形の
信号が記憶されている。Ａレジスタ６に記憶され
た内容は前述と同様にゲート１２を介して出力バ
ツフア１１に移され、Ｄ−Ａ変換、補正の後、電
源の制御回路１４に基準信号として印加され、設
定の出力電圧5.6Vが出力端子OUT−PUTより得
られる。5.6Vの次の6.2VはOUT＝キーのリピ
ートで得られる。こうして次々に0.6Vずつ高く
なつていく出力電圧が得られる。次に0.6Vずつ
減じた出力を得たいならば、□５ OUT＝の後に
□−キーを押下し、□０□・□６と置数し、OUT＝キー
を押下すれば0.6Vずつ減少した出力がOUT＝キ
ーの押下によつて得られる。
次に電源装置の出力に例えば5.6KΩの入力抵
抗を有する電子回路等に２ｍＡの電流を供給した
い場合、何ボルトの電圧を供給する必要があるか
を計算する為の演算機能を有する。例えば上述の
例の場合、□５□．□６の順々で数値キーを押下する
と、そのデータは演算制御部２、四則演算部３を
介して表示レジスタ４に２進化10進の形で記憶さ
れると共にその内容が表示器５に表示される。
抗を有する電子回路等に２ｍＡの電流を供給した
い場合、何ボルトの電圧を供給する必要があるか
を計算する為の演算機能を有する。例えば上述の
例の場合、□５□．□６の順々で数値キーを押下する
と、そのデータは演算制御部２、四則演算部３を
介して表示レジスタ４に２進化10進の形で記憶さ
れると共にその内容が表示器５に表示される。
次に□×キーの押下によつて表示レジスタ４の内
容はＣレジスタ８に移される。次の□２のキーの押
下によつて表示レジスタ４の内容が消されて、２
の２進化10進のコード信号が表示レジスタ４に記
憶され、□＝キーの押下によつて演算制御部２より
乗算の制御信号が四則演算部３に入り、表示レジ
スタ４の内容と、Ｃレジスタ８の内容との乗算が
行なわれ、その結果が表示レジスタ４に入る。次
にOUT＝の押下によつて表示レジスタ４の内容
がＡレジスタ６に入り、前述同様にアナログ値に
変換され、出力端子OUT PUTより希望の電圧
値を取り出すことができる。また出力端子OUT
PUTより負荷に12Vの電圧を供給し、その負荷
の値が例えば6KΩだと分つている場合、□１□２の
順に数値キーを押下し、表示レジスタ４に数値12
を記憶させ、次に□÷キーの押下によつてＣレジス
タ８に表示レジスタ４の内容を移すと共に演算制
御部２に除算命令を与える。次に□６のキーが押下
されると表示レジスタ４の内容は数値６の２進化
10進のコードが記憶される。さらに□＝キーが押下
されると前述の数値の除算が演算制御部２よりの
制御信号により四則演算部３で行なわれ、その結
果が表示レジスタ４に記憶され、表示器５より表
示される。このときＡレジスタ６の内容は変らな
い。従つて再び供給電圧を表示させたい場合、
CALLキーの押下によつてＡレジスタ６の内容
が四則演算部４を介して２進化10進の形で表示レ
ジスタ４に再記憶される。上述に演算の例を示し
たように電力の計算も同様に行なうことができる
もので、今供給電圧が5Vで流れている電流が20
ｍＡだとすると、まず数値20をキーボード１上の
数値キーを押下して、表示レジスタ４に前述同様
に記憶させる。次に□×キーを押下し、演算制御部
２に乗算命令を入れると共にＣレジスタ８に表示
レジスタ４の内容を移す。この間Ａレジスタ４に
は出力電圧5Vに対応する２進信号が記憶されて
いる。ここで前述したCALLキーを押下すると
Ａレジスタ６の内容が表示レジスタ４に２進化10
進数の形で四則演算部３を介して記憶されると共
に表示レジスター４の前の内容は２進化10進のま
まＢレジスター７に移される。次に□＝キーが押下
されて前記２つの数値の演算が行なわれ、演算結
果が２進化10進の形で表示レジスタ４に記憶され
ると共に表示器５にて表示される。
容はＣレジスタ８に移される。次の□２のキーの押
下によつて表示レジスタ４の内容が消されて、２
の２進化10進のコード信号が表示レジスタ４に記
憶され、□＝キーの押下によつて演算制御部２より
乗算の制御信号が四則演算部３に入り、表示レジ
スタ４の内容と、Ｃレジスタ８の内容との乗算が
行なわれ、その結果が表示レジスタ４に入る。次
にOUT＝の押下によつて表示レジスタ４の内容
がＡレジスタ６に入り、前述同様にアナログ値に
変換され、出力端子OUT PUTより希望の電圧
値を取り出すことができる。また出力端子OUT
PUTより負荷に12Vの電圧を供給し、その負荷
の値が例えば6KΩだと分つている場合、□１□２の
順に数値キーを押下し、表示レジスタ４に数値12
を記憶させ、次に□÷キーの押下によつてＣレジス
タ８に表示レジスタ４の内容を移すと共に演算制
御部２に除算命令を与える。次に□６のキーが押下
されると表示レジスタ４の内容は数値６の２進化
10進のコードが記憶される。さらに□＝キーが押下
されると前述の数値の除算が演算制御部２よりの
制御信号により四則演算部３で行なわれ、その結
果が表示レジスタ４に記憶され、表示器５より表
示される。このときＡレジスタ６の内容は変らな
い。従つて再び供給電圧を表示させたい場合、
CALLキーの押下によつてＡレジスタ６の内容
が四則演算部４を介して２進化10進の形で表示レ
ジスタ４に再記憶される。上述に演算の例を示し
たように電力の計算も同様に行なうことができる
もので、今供給電圧が5Vで流れている電流が20
ｍＡだとすると、まず数値20をキーボード１上の
数値キーを押下して、表示レジスタ４に前述同様
に記憶させる。次に□×キーを押下し、演算制御部
２に乗算命令を入れると共にＣレジスタ８に表示
レジスタ４の内容を移す。この間Ａレジスタ４に
は出力電圧5Vに対応する２進信号が記憶されて
いる。ここで前述したCALLキーを押下すると
Ａレジスタ６の内容が表示レジスタ４に２進化10
進数の形で四則演算部３を介して記憶されると共
に表示レジスター４の前の内容は２進化10進のま
まＢレジスター７に移される。次に□＝キーが押下
されて前記２つの数値の演算が行なわれ、演算結
果が２進化10進の形で表示レジスタ４に記憶され
ると共に表示器５にて表示される。
また本発明による電源装置には負荷の保護が計
られるようになつている。例えばIC、LSI等を用
いた電子機器は必要以上の高い電圧を加えるとこ
われてしまうので、誤まつたキー操作で必要以上
の電圧を供給しないように保護回路が設けられて
いる。例えば20V以上の電圧を負荷に与えないよ
うにする為に、まず数値20Vをキーボード１上の
数値キーを操作することにより表示レジスタ４に
記憶させ、次に□Ｍキーの押下によつてＤレジスタ
９に２進化10進の形で四則演算部３を介して記憶
させる。
られるようになつている。例えばIC、LSI等を用
いた電子機器は必要以上の高い電圧を加えるとこ
われてしまうので、誤まつたキー操作で必要以上
の電圧を供給しないように保護回路が設けられて
いる。例えば20V以上の電圧を負荷に与えないよ
うにする為に、まず数値20Vをキーボード１上の
数値キーを操作することにより表示レジスタ４に
記憶させ、次に□Ｍキーの押下によつてＤレジスタ
９に２進化10進の形で四則演算部３を介して記憶
させる。
かかる操作の後に前述のような操作によつて表
示レジスタ４に設定したり出力電圧の２進10進数
の信号の記憶を行なえば、OUT・＝キーの操作
の毎に表示レジスタ４の内容とＤレジスタ９の内
容との比較が演算制御部２で行なわれ、Ｄレジス
タ９の内容が大きければ表示レジスタ４の内容が
Ａレジスタ６に２進化されて記憶され、出力端子
OUT PUTより設定された電圧が得られる。
示レジスタ４に設定したり出力電圧の２進10進数
の信号の記憶を行なえば、OUT・＝キーの操作
の毎に表示レジスタ４の内容とＤレジスタ９の内
容との比較が演算制御部２で行なわれ、Ｄレジス
タ９の内容が大きければ表示レジスタ４の内容が
Ａレジスタ６に２進化されて記憶され、出力端子
OUT PUTより設定された電圧が得られる。
今とは逆の場合が生じたときは、表示器５に設
けられた警告手段のランプ５ａが点灯し、出力は
得られない。
けられた警告手段のランプ５ａが点灯し、出力は
得られない。
なお、上記実施例においてはＤ−Ａ変換回路で
アナログ値に変換した後補正し、かかる出力を基
準信号として用いたが、かかる信号を分圧比の一
方の出力として用いても良い。
アナログ値に変換した後補正し、かかる出力を基
準信号として用いたが、かかる信号を分圧比の一
方の出力として用いても良い。
本発明によれば、電源の出力値を表わす数値情
報を入力する数値キーを備えた入力手段と、 前記入力手段より入力された数値情報を電源の
出力値として記憶する第１の記憶手段と、 前記第１の記憶手段の前記出力値を表示する表
示手段と、 前記第１の記憶手段に記憶された数値情報に基
づいて電源の出力値を制御する電源制御手段と、 前記入力手段より入力された数値情報を電源の
出力の上限値として記憶する第２の記憶手段と、 前記入力手段より入力された出力値としての数
値情報と前記第２の記憶手段に記憶された前記上
限値としての数値情報とを比較する演算手段と、 前記入力手段により入力される電源の出力値が
前記上限値を越えたとき、前記出力値の誤設定状
態を報知させる手段とを設けることにより出力電
圧を容易に設定出来、また誤設定してもそれが報
知されるので、負荷に対して過大電圧を掛けるお
それがないなどの効果がある。
報を入力する数値キーを備えた入力手段と、 前記入力手段より入力された数値情報を電源の
出力値として記憶する第１の記憶手段と、 前記第１の記憶手段の前記出力値を表示する表
示手段と、 前記第１の記憶手段に記憶された数値情報に基
づいて電源の出力値を制御する電源制御手段と、 前記入力手段より入力された数値情報を電源の
出力の上限値として記憶する第２の記憶手段と、 前記入力手段より入力された出力値としての数
値情報と前記第２の記憶手段に記憶された前記上
限値としての数値情報とを比較する演算手段と、 前記入力手段により入力される電源の出力値が
前記上限値を越えたとき、前記出力値の誤設定状
態を報知させる手段とを設けることにより出力電
圧を容易に設定出来、また誤設定してもそれが報
知されるので、負荷に対して過大電圧を掛けるお
それがないなどの効果がある。
第１図は本発明による電源装置の実施例を示す
ブロツク図、第２図は第１図に示した演算制御部
のブロツク図、第３図は第１図に示した割10のｎ
乗回路の具体例を示す図、第４図は２進化10進を
２進数に変換するときのフロー図、１はキーボー
ド、２は演算制御部、３は四則演算部、４は表示
レジスタ、５は表示器、６はＡレジスタ、１１は
出力バツフア、１４は制御回路、１５はスイツチ
ング回路である。
ブロツク図、第２図は第１図に示した演算制御部
のブロツク図、第３図は第１図に示した割10のｎ
乗回路の具体例を示す図、第４図は２進化10進を
２進数に変換するときのフロー図、１はキーボー
ド、２は演算制御部、３は四則演算部、４は表示
レジスタ、５は表示器、６はＡレジスタ、１１は
出力バツフア、１４は制御回路、１５はスイツチ
ング回路である。
Claims (1)
- 【特許請求の範囲】 １ 電源の出力値を表わす数値情報を入力する数
値キーを備えた入力手段と、 前記入力手段より入力された数値情報を電源の
出力値として記憶する第１の記憶手段と、 前記第１の記憶手段の前記出力値を表示する表
示手段と、 前記第１の記憶手段に記憶された数値情報に基
づいて電源の出力値を制御する電源制御手段と、 前記入力手段より入力された数値情報を電源の
出力の上限値として記憶する第２の記憶手段と、 前記入力手段より入力された出力値としての数
値情報と前記第２の記憶手段に記憶された前記上
限値としての数値情報とを比較する演算手段と、 前記入力手段により入力される電源の出力値が
前記上限値を越えたとき、前記出力値の誤設定状
態を報知させる手段とを有する電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9457179A JPS5533297A (en) | 1979-07-23 | 1979-07-23 | Power unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9457179A JPS5533297A (en) | 1979-07-23 | 1979-07-23 | Power unit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14079274A Division JPS6024488B2 (ja) | 1974-12-06 | 1974-12-06 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5533297A JPS5533297A (en) | 1980-03-08 |
| JPH0120768B2 true JPH0120768B2 (ja) | 1989-04-18 |
Family
ID=14113983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9457179A Granted JPS5533297A (en) | 1979-07-23 | 1979-07-23 | Power unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5533297A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2860101B2 (ja) * | 1988-04-14 | 1999-02-24 | 株式会社リコー | 画像形成装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024488A (ja) * | 1983-07-20 | 1985-02-07 | Sanyo Electric Co Ltd | 電子砂時計 |
-
1979
- 1979-07-23 JP JP9457179A patent/JPS5533297A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5533297A (en) | 1980-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276541A (en) | Display control of hand-written, memorized pattern at a preselected time | |
| US4283769A (en) | Time information print out at a preselected condition in an electronic calculator | |
| US3621219A (en) | Arithmetic unit utilizing magnetic core matrix registers | |
| JPH0120768B2 (ja) | ||
| US5680516A (en) | Multiple pulse series generating device and method applicable to random pulse series generating apparatus | |
| US4346368A (en) | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input | |
| JPS6024488B2 (ja) | 電源装置 | |
| US4352161A (en) | Electronic calculator capable of dealing with variables | |
| JPH0251720A (ja) | タッチパネル装置 | |
| US3305831A (en) | Inequality comparison circuit | |
| US3911262A (en) | Decimal point display circuit | |
| SU388276A1 (ja) | ||
| JP3011814B2 (ja) | 入出力割付可変プログラマブルコントローラ | |
| JPS6137086Y2 (ja) | ||
| US3474437A (en) | Scanned display device | |
| JP2752771B2 (ja) | プログラミング実習装置 | |
| EP0476213B1 (en) | Bit finder circuit | |
| SU1058046A1 (ru) | Преобразователь код-напр жение | |
| JPS6161406B2 (ja) | ||
| JPS6019030B2 (ja) | 教育用電子機器 | |
| SU1524180A1 (ru) | Устройство цифроаналогового преобразовани | |
| JPS6022418Y2 (ja) | キ−入力式の電子機器 | |
| SU1649526A1 (ru) | Устройство дл преобразовани чисел из дес тичной в двоичную систему счислени | |
| SU1049900A1 (ru) | Устройство дл сортировки двоичных чисел | |
| RU2536368C2 (ru) | Устройство обеспечения безопасности технологических процессов |