JPS6024488B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS6024488B2 JPS6024488B2 JP14079274A JP14079274A JPS6024488B2 JP S6024488 B2 JPS6024488 B2 JP S6024488B2 JP 14079274 A JP14079274 A JP 14079274A JP 14079274 A JP14079274 A JP 14079274A JP S6024488 B2 JPS6024488 B2 JP S6024488B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- key
- output
- display
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は電源装置に関し、特にその出力をキーボードよ
り制御させることができる電源装置に係る。
り制御させることができる電源装置に係る。
従来の電源装置は出力電圧（もしくは電流）を変えるの
に可変抵抗器の抵抗値を変えて希望する出力電圧を得る
ものであった。
に可変抵抗器の抵抗値を変えて希望する出力電圧を得る
ものであった。
しかし、可変抵抗器の操作の為に設定値にその出力電圧
を調節するのは時間と手間を必要とするものであった。
本発明は上述した欠点を除去することができる電源装置
を提供するものであり、その他の目的は以下図面と共に
なされる本発明による実施例の説明に従い明らかになる
であろう。第１図は本発明による電源装置の一実施例を
示すブロック図である。
を調節するのは時間と手間を必要とするものであった。
本発明は上述した欠点を除去することができる電源装置
を提供するものであり、その他の目的は以下図面と共に
なされる本発明による実施例の説明に従い明らかになる
であろう。第１図は本発明による電源装置の一実施例を
示すブロック図である。
キーボード１は数値信号や命令信号を発生し、該信号の
発生によって出力電圧は規定値に設定することができる
もので、風〜回の数値キー、□の小数点キー田日図由の
加減乗除命令キー、目の等号キー、覇亘己のァゥトィコ
ールキ−、陸軍のコ‐ルキ−、図のセットメモリーキー
と回，匡宮のクリアキーが備えられている。演算制御部
２はキーボード１からの各キー信号を２進化すると共に
四則演算部３に制御信号及び前記２進化された数値、命
令信号を送る。四則演算部３はキーボード１から演算制
御部２を介して送られてくる数値信号を２進化１Ｇ箇こ
して表示レジスタ４にストアし、該信号を表示器５に供
給し表示せしめると共に該信号を２進にしてＡレジスタ
６にストアさせる。なお、Ｂレジスタ７は２進化１Ｇ隻
数を２進化にするときに用いられる。また、四則演算部
３には後述する目的の為に、Ｃレジスター８とＤレジス
タ９が接続されている。Ａレジスタ６は演算制御部２の
出力によって開閉されるゲート１０を介して出力バッフ
ァ１１に接続されている。なお、表示レジスタ４，Ａレ
ジスタ６，Ｂレジスタ７，Ｃレジスタ８，Ｄレジスタ９
と出力バッファ１１には極性表示と桁位置を記憶する位
置を有する。出力バッファの内容がＤ−Ａ変換回路にて
ディジタルからアナログに変換され、桁位置を記憶する
ビットからの信号でＤ−Ａ変換回路１２の出力が割る１
０のｎ秦回路１３で補正され、かかる信号が電源の制御
部１４に供給される基準電圧となる。また出力バッファ
１１の極性表示の位置は電源に接続されリレー・プラジ
ャ等によりスイッチ回路１５を切換える。上述のように
横成された一実施例の動作説明を行なう。例えば５．６
Ｖを電源の出力として得たいならば、キーボード１上に
備えられたキーを次の順序で押圧する。まず回キーを押
下してレジスタをクリアする。次に回の数値キーを押下
すると演算制御部２，四則演算部３を介して２進化ＩＧ
隼コードで表示レジスター４に記憶されると共に表示器
５にて表示される。次は小数点キーで表示レジスタ４の
小数点を記憶する部分にその桁を記憶する。そして、回
の数値キーが押下されると、表示レジスタ４の内容が１
桁シフトして６を最下位桁に記憶される。この間表示レ
ジスタ４の内容は表示レジスタ４にて表示されている。
次に廟垂ヨキーが押下されると、第２図に演算制御部２
のブロック図を示すようにキーからの信号とＲＯＭから
発生する信号とがＰＬＡに入り、ＰＬＡで該キー信号の
判別がなされ、アドレスカウンターＡＣを介してＲＯＭ
より一連の制御信号がＰＬＡを介して発生する。表示レ
ジスタ４の内容が演算制御部２，四則演算部３によって
第４図に示す手順に従って・２進化に変換されてＡレジ
スタ６に入る。まず、Ａレジスタ（第４図においてＡＲ
）６がクリアされると共に第２図に示されるＮレジスタ
に数値ｎが記憶される。
発生によって出力電圧は規定値に設定することができる
もので、風〜回の数値キー、□の小数点キー田日図由の
加減乗除命令キー、目の等号キー、覇亘己のァゥトィコ
ールキ−、陸軍のコ‐ルキ−、図のセットメモリーキー
と回，匡宮のクリアキーが備えられている。演算制御部
２はキーボード１からの各キー信号を２進化すると共に
四則演算部３に制御信号及び前記２進化された数値、命
令信号を送る。四則演算部３はキーボード１から演算制
御部２を介して送られてくる数値信号を２進化１Ｇ箇こ
して表示レジスタ４にストアし、該信号を表示器５に供
給し表示せしめると共に該信号を２進にしてＡレジスタ
６にストアさせる。なお、Ｂレジスタ７は２進化１Ｇ隻
数を２進化にするときに用いられる。また、四則演算部
３には後述する目的の為に、Ｃレジスター８とＤレジス
タ９が接続されている。Ａレジスタ６は演算制御部２の
出力によって開閉されるゲート１０を介して出力バッフ
ァ１１に接続されている。なお、表示レジスタ４，Ａレ
ジスタ６，Ｂレジスタ７，Ｃレジスタ８，Ｄレジスタ９
と出力バッファ１１には極性表示と桁位置を記憶する位
置を有する。出力バッファの内容がＤ−Ａ変換回路にて
ディジタルからアナログに変換され、桁位置を記憶する
ビットからの信号でＤ−Ａ変換回路１２の出力が割る１
０のｎ秦回路１３で補正され、かかる信号が電源の制御
部１４に供給される基準電圧となる。また出力バッファ
１１の極性表示の位置は電源に接続されリレー・プラジ
ャ等によりスイッチ回路１５を切換える。上述のように
横成された一実施例の動作説明を行なう。例えば５．６
Ｖを電源の出力として得たいならば、キーボード１上に
備えられたキーを次の順序で押圧する。まず回キーを押
下してレジスタをクリアする。次に回の数値キーを押下
すると演算制御部２，四則演算部３を介して２進化ＩＧ
隼コードで表示レジスター４に記憶されると共に表示器
５にて表示される。次は小数点キーで表示レジスタ４の
小数点を記憶する部分にその桁を記憶する。そして、回
の数値キーが押下されると、表示レジスタ４の内容が１
桁シフトして６を最下位桁に記憶される。この間表示レ
ジスタ４の内容は表示レジスタ４にて表示されている。
次に廟垂ヨキーが押下されると、第２図に演算制御部２
のブロック図を示すようにキーからの信号とＲＯＭから
発生する信号とがＰＬＡに入り、ＰＬＡで該キー信号の
判別がなされ、アドレスカウンターＡＣを介してＲＯＭ
より一連の制御信号がＰＬＡを介して発生する。表示レ
ジスタ４の内容が演算制御部２，四則演算部３によって
第４図に示す手順に従って・２進化に変換されてＡレジ
スタ６に入る。まず、Ａレジスタ（第４図においてＡＲ
）６がクリアされると共に第２図に示されるＮレジスタ
に数値ｎが記憶される。
ｎの大きさは例えば出力電圧が３桁の数値ならばグ＜９
９９くず０でｎ＝１０である。該数値１０がＮレジスタ
ーに記憶され、四則演算部３を介して１減算されて９と
なる。次にＮレジスタの内容が検知されるとＲＯＭ（リ
ードオンメモリ）より〆を表わす２進化１０進コードが
ＰＬＡ（プログラマフルロジツクアレイ）を介してＢレ
ジスタ７に記憶され、表示レジスター（第４図において
ＤＲ）４の内容との比較を行ない、もし表示レジス夕４
の内容が大きればＡレジスタ６のｎビット目にタイミン
グジエネレータＴＧからの信号とで１をセットする。今
の場合員であるから、グを加算して再び表示レジスタ４
の内容を比較前の値にする。上述に説明したようなこと
がｎ＝０となる迄で続けることにより、２進化ＩＱ隼を
２進に変換する。表示レジスタ４の内容が２進化されて
Ａレジスタ６に移ると演算制御部２からの信号によりゲ
ート１０を介して出力バッファ１１に移され、Ｄ−Ａ変
換回路１２でアナログ値に変換され、Ｄ−Ａ変換回路１
２の出力が第３図に割る１０のｎ秦回路の一例を示すよ
うに該回路に入力され、出力バッファ１ １からの小数
点位置１ １ｂからの信号によりスイッチが切り換り補
正された値となる。かかる出力が電源の制御回路１４に
基準電圧として供給され、電源装置の出力端子ＯＵＴ−
ＰＵＴより設定値の電圧が得られる。このとき出力バッ
ファ１ １の極性表示位置１ １ａの信号によってスイ
ッチ回路１５が適宜換わるのは言うまでもない。次に例
えば最初の出力として５Ｖを設定し、次に０．６Ｖずつ
ステップした出力を得たいとき、まず園図目の順にキ−
を押下する。
９９くず０でｎ＝１０である。該数値１０がＮレジスタ
ーに記憶され、四則演算部３を介して１減算されて９と
なる。次にＮレジスタの内容が検知されるとＲＯＭ（リ
ードオンメモリ）より〆を表わす２進化１０進コードが
ＰＬＡ（プログラマフルロジツクアレイ）を介してＢレ
ジスタ７に記憶され、表示レジスター（第４図において
ＤＲ）４の内容との比較を行ない、もし表示レジス夕４
の内容が大きればＡレジスタ６のｎビット目にタイミン
グジエネレータＴＧからの信号とで１をセットする。今
の場合員であるから、グを加算して再び表示レジスタ４
の内容を比較前の値にする。上述に説明したようなこと
がｎ＝０となる迄で続けることにより、２進化ＩＱ隼を
２進に変換する。表示レジスタ４の内容が２進化されて
Ａレジスタ６に移ると演算制御部２からの信号によりゲ
ート１０を介して出力バッファ１１に移され、Ｄ−Ａ変
換回路１２でアナログ値に変換され、Ｄ−Ａ変換回路１
２の出力が第３図に割る１０のｎ秦回路の一例を示すよ
うに該回路に入力され、出力バッファ１ １からの小数
点位置１ １ｂからの信号によりスイッチが切り換り補
正された値となる。かかる出力が電源の制御回路１４に
基準電圧として供給され、電源装置の出力端子ＯＵＴ−
ＰＵＴより設定値の電圧が得られる。このとき出力バッ
ファ１ １の極性表示位置１ １ａの信号によってスイ
ッチ回路１５が適宜換わるのは言うまでもない。次に例
えば最初の出力として５Ｖを設定し、次に０．６Ｖずつ
ステップした出力を得たいとき、まず園図目の順にキ−
を押下する。
ここまで‘ま前述の説明と同様に回路は動作する。次に
田のキーを押下すると、表示レジスター４の内容がＣレ
ジスタ８に入る。
田のキーを押下すると、表示レジスター４の内容がＣレ
ジスタ８に入る。
次の壇数皿口回で表示レジスタ４には０．６を表わす２
進化ＩＧ隼コ−ドが入り、表示器５は０．６を表示する
。次に国房ヨキーが押下されると表示レジス夕４とＣレ
ジスタ８の内容が加算され、その結果がＡレジスタ６に
は前述のようにして変換して２進数で、表示レジスタ４
には２進化１Ｇ隼数の形で記憶される。Ｃレジスタ８‘
こは０．６の２進化ＩＱ隼数の形の信号が記憶されてい
る。Ａレジスタ６に記憶された内容は前述と同様にゲー
ト１０を介して出力バッファ１１に移され、Ｄ−Ａ変換
、補正の後、電源の制御回路１４に基準信号として印加
され、設定の出力電圧５．６Ｖが出力端子ＯＵＴ−ＰＵ
Ｔより得られる。５．６Ｖの次の６．２Ｖは園目キ−の
りピ‐トで得られる。
進化ＩＧ隼コ−ドが入り、表示器５は０．６を表示する
。次に国房ヨキーが押下されると表示レジス夕４とＣレ
ジスタ８の内容が加算され、その結果がＡレジスタ６に
は前述のようにして変換して２進数で、表示レジスタ４
には２進化１Ｇ隼数の形で記憶される。Ｃレジスタ８‘
こは０．６の２進化ＩＱ隼数の形の信号が記憶されてい
る。Ａレジスタ６に記憶された内容は前述と同様にゲー
ト１０を介して出力バッファ１１に移され、Ｄ−Ａ変換
、補正の後、電源の制御回路１４に基準信号として印加
され、設定の出力電圧５．６Ｖが出力端子ＯＵＴ−ＰＵ
Ｔより得られる。５．６Ｖの次の６．２Ｖは園目キ−の
りピ‐トで得られる。
こうして次々に０．６Ｖずつ高くなっていく出力電圧が
得られる。次に０．６Ｖずつ減じた出力を得たいならば
、回圃室ヨの機こ日キーを押下し、皿□回と層数し、園
百ヨキ−を押下す机ま０．６Ｖずっ減少した出力が面重
ヨキ−の押下によって得られる。タ 次に電源装置の出
力に例えば６．服０の入力抵抗を有する電子回路等に２
ｍＡの電流を供給したい場合、何ボルトの電圧を供給す
る必要があるかを計算する為の演算機能を有する。
得られる。次に０．６Ｖずつ減じた出力を得たいならば
、回圃室ヨの機こ日キーを押下し、皿□回と層数し、園
百ヨキ−を押下す机ま０．６Ｖずっ減少した出力が面重
ヨキ−の押下によって得られる。タ 次に電源装置の出
力に例えば６．服０の入力抵抗を有する電子回路等に２
ｍＡの電流を供給したい場合、何ボルトの電圧を供給す
る必要があるかを計算する為の演算機能を有する。
例えば上述の例の場合、範宣の順々で数値キーを押下す
る０と、そのデー外ま演算制御部２、四則演算部３を介
して表示レジスタ４に２進化１Ｇ隻の形で記憶されると
共にその内容が表示器５に表示される。次に函キーの押
下によって表示レジスタ４の内容はＣレジスタ８に移さ
れる。次の図のキーの押下によって表示レジスタ４の内
容が消されて、２の２進化ＩＧ隼のコード信号が表示レ
ジスタ４に記憶され、目キーの押下によって演算制御部
２より乗算の制御信号が四則演算部３に入り、表示レジ
スタ４の内容と、Ｃレジスタ８の内容との乗算が行なわ
れ、その結果が表示レジスタ４に入る。次に回重ヨの押
下にょって表示レジスタ４の内容がＡレジスタ６に入り
、前述同機にアナログ値に変換され、出力端子ＯＵＴＰ
ＵＴより希望の電圧値を取り出すことができる。また出
力端子ＯＵＴＰＵＴより負荷に１２Ｖの電圧を供Ｖ給し
、その負荷の値が例えば舷Ｑだと分っている場合、ｍ図
の順に数値キーを押下し、表示レジスタ４に数値１２を
記憶させ、次に由キーの押下によってＣレジスタ８に表
示レジスタ４の内容を移すと共に演算制御部２に除算命
令を与える。次に回のキーが押下されると表示レジスタ
４の内容は数値６のの２進化ＩＧ隼のコードが記憶され
ている。さらに目キーが押下されると前述の数値の除算
が演算制御部２よりの制御信号により四則演算部３で行
なわれ、その結果が表示レジスタ４に記憶され、表示器
５より表示される。このときＡレジスタ６の内容は変ら
ない。従って再び給給電圧を表示させたい場合、鰹国キ
−の級下にょってＡレジスタ６の内容が四則演算部３を
介して２進化ＩＧ隼の形で表示レジスタ４に再記憶され
る。上述に演算の例を示したように電力の計算も同様に
行なうことができるもので、今供給電圧が５Ｖで流れて
いる電流が２皿Ａだとすると、まず数値２０をキ‐ボー
ドー上の数値キーを押下して、表示レジスタ４に前述同
様に記憶させる。次に図キーを押下し、演算制御部２に
乗算命令を入れると共にＣレジスタ８に表示レジスタ４
の内容を移す。この間Ａレジス夕６には出力電圧５Ｖに
対応する２進信号が記憶されている。ここで前述した図
画キーを押下するとＡレジスタ６の内容が表示レジスタ
４に２進化１０進数の形で四則演算部３を介して記憶さ
れると共に表示レジスター４の前の内容は２進化ＩＱ隼
のままＢレジスター７に移される。次に目キーが押下さ
れて前記２つの数値の演算が行なわれ、演算結果が２進
化ＩＱ隼の形で表示レジスタ４に記憶されると共に表示
器５に表示される。また本発明による電源装置には負荷
の保護が計られるようになっている。
る０と、そのデー外ま演算制御部２、四則演算部３を介
して表示レジスタ４に２進化１Ｇ隻の形で記憶されると
共にその内容が表示器５に表示される。次に函キーの押
下によって表示レジスタ４の内容はＣレジスタ８に移さ
れる。次の図のキーの押下によって表示レジスタ４の内
容が消されて、２の２進化ＩＧ隼のコード信号が表示レ
ジスタ４に記憶され、目キーの押下によって演算制御部
２より乗算の制御信号が四則演算部３に入り、表示レジ
スタ４の内容と、Ｃレジスタ８の内容との乗算が行なわ
れ、その結果が表示レジスタ４に入る。次に回重ヨの押
下にょって表示レジスタ４の内容がＡレジスタ６に入り
、前述同機にアナログ値に変換され、出力端子ＯＵＴＰ
ＵＴより希望の電圧値を取り出すことができる。また出
力端子ＯＵＴＰＵＴより負荷に１２Ｖの電圧を供Ｖ給し
、その負荷の値が例えば舷Ｑだと分っている場合、ｍ図
の順に数値キーを押下し、表示レジスタ４に数値１２を
記憶させ、次に由キーの押下によってＣレジスタ８に表
示レジスタ４の内容を移すと共に演算制御部２に除算命
令を与える。次に回のキーが押下されると表示レジスタ
４の内容は数値６のの２進化ＩＧ隼のコードが記憶され
ている。さらに目キーが押下されると前述の数値の除算
が演算制御部２よりの制御信号により四則演算部３で行
なわれ、その結果が表示レジスタ４に記憶され、表示器
５より表示される。このときＡレジスタ６の内容は変ら
ない。従って再び給給電圧を表示させたい場合、鰹国キ
−の級下にょってＡレジスタ６の内容が四則演算部３を
介して２進化ＩＧ隼の形で表示レジスタ４に再記憶され
る。上述に演算の例を示したように電力の計算も同様に
行なうことができるもので、今供給電圧が５Ｖで流れて
いる電流が２皿Ａだとすると、まず数値２０をキ‐ボー
ドー上の数値キーを押下して、表示レジスタ４に前述同
様に記憶させる。次に図キーを押下し、演算制御部２に
乗算命令を入れると共にＣレジスタ８に表示レジスタ４
の内容を移す。この間Ａレジス夕６には出力電圧５Ｖに
対応する２進信号が記憶されている。ここで前述した図
画キーを押下するとＡレジスタ６の内容が表示レジスタ
４に２進化１０進数の形で四則演算部３を介して記憶さ
れると共に表示レジスター４の前の内容は２進化ＩＱ隼
のままＢレジスター７に移される。次に目キーが押下さ
れて前記２つの数値の演算が行なわれ、演算結果が２進
化ＩＱ隼の形で表示レジスタ４に記憶されると共に表示
器５に表示される。また本発明による電源装置には負荷
の保護が計られるようになっている。
例えばＩＣ，瓜１等を用いた電子機器は必要以上の高い
電圧を加えるとこわれてしまうので、謀まつたキー操作
で必要以上の電圧を供Ｖ給しないように保護回路が設け
られている。例えば２０Ｖ以上の電圧を負荷に与えない
ようにする為に、まず数値２０をキーボード１上の数値
キーを操作することにより表示レジスタ４に記憶させ、
次に園キーの押下によってＤレジスタ９に２進化１Ｇ隻
の形で四則演算部３を介して記憶させる。かかる操作の
後に前述のような操作によって表示レジスタ４に設定し
たり出力電圧の２進化１Ｑ隼数の信号の記憶を行なえば
、面元ヨョキ‐の操作の毎に表示レジスタ４の内容とＤ
レジスタ９の内容との比較が演算制御部２で行なわれ、
Ｄレジスタ９の内容が大きければ表示レジスタ４の内容
がＡレジスタ６に２進化されて記憶され、出力端子ＯＵ
ＴＰＵＴより設定された電圧が得えられる。
電圧を加えるとこわれてしまうので、謀まつたキー操作
で必要以上の電圧を供Ｖ給しないように保護回路が設け
られている。例えば２０Ｖ以上の電圧を負荷に与えない
ようにする為に、まず数値２０をキーボード１上の数値
キーを操作することにより表示レジスタ４に記憶させ、
次に園キーの押下によってＤレジスタ９に２進化１Ｇ隻
の形で四則演算部３を介して記憶させる。かかる操作の
後に前述のような操作によって表示レジスタ４に設定し
たり出力電圧の２進化１Ｑ隼数の信号の記憶を行なえば
、面元ヨョキ‐の操作の毎に表示レジスタ４の内容とＤ
レジスタ９の内容との比較が演算制御部２で行なわれ、
Ｄレジスタ９の内容が大きければ表示レジスタ４の内容
がＡレジスタ６に２進化されて記憶され、出力端子ＯＵ
ＴＰＵＴより設定された電圧が得えられる。
今とは逆の場合が生じたときには、表示器５に設けられ
た警告手段のランプ５ａが点灯し、出力は得られない。
なお、上記実施例においてはＤ−Ａ変換回路でアナログ
値に変換した後補正し、かかる出力を基準信号として用
いたが、かかる信号を分圧比の一方の出力として用いて
も良い。
た警告手段のランプ５ａが点灯し、出力は得られない。
なお、上記実施例においてはＤ−Ａ変換回路でアナログ
値に変換した後補正し、かかる出力を基準信号として用
いたが、かかる信号を分圧比の一方の出力として用いて
も良い。
上述したように本発明による電源装置はキーボードより
操作することができるので、極めて簡単に設定したい出
力を得えることができ、また演算機能を有するので種々
な出力を得ることができる。
操作することができるので、極めて簡単に設定したい出
力を得えることができ、また演算機能を有するので種々
な出力を得ることができる。
第１図は本発明による電源装置の実施例を示すフロック
図、第２図は第１図に示した演算制御部のブロック図、
第３図は第１図に示した割１０のｎ案回路の具体例を示
す図、第４図は２進化ＩＧ隼を２進数に変換するときの
フロー図、１はキーボード、２は演算制御部、３は四則
演算部、４は表示レジスタ、５は表示器、６はＡレジス
タ、１１は出力バッファ、１４は制御回路、１５はスイ
ッチング回路である。 孫１図 劣２図 第３図 豹４図
図、第２図は第１図に示した演算制御部のブロック図、
第３図は第１図に示した割１０のｎ案回路の具体例を示
す図、第４図は２進化ＩＧ隼を２進数に変換するときの
フロー図、１はキーボード、２は演算制御部、３は四則
演算部、４は表示レジスタ、５は表示器、６はＡレジス
タ、１１は出力バッファ、１４は制御回路、１５はスイ
ッチング回路である。 孫１図 劣２図 第３図 豹４図
Claims (1)
- １ 出力を可変することが可能な電源装置に於いて、前
記出力を可変する為の出力の変化量の値を設定する数値
キーと、出力の指示を与える命令キーとを有する入力手
段と、前記入力手段の前記数値キーの操作に応じて前記
変化量の値を記憶する記憶手段と、前記命令キーの操作
毎に前記記憶手段に記憶された前記変化量の値に基づい
て電源の出力値を変化させる制御手段とを有する電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14079274A JPS6024488B2 (ja) | 1974-12-06 | 1974-12-06 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14079274A JPS6024488B2 (ja) | 1974-12-06 | 1974-12-06 | 電源装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9457179A Division JPS5533297A (en) | 1979-07-23 | 1979-07-23 | Power unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5167945A JPS5167945A (ja) | 1976-06-12 |
| JPS6024488B2 true JPS6024488B2 (ja) | 1985-06-13 |
Family
ID=15276837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14079274A Expired JPS6024488B2 (ja) | 1974-12-06 | 1974-12-06 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024488B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282422A (en) * | 1979-02-01 | 1981-08-04 | General Electric Company | Power control for appliance using multiple high inrush current elements |
| JPS5660107U (ja) * | 1979-10-09 | 1981-05-22 | ||
| JPS5770297A (en) * | 1980-10-16 | 1982-04-30 | Nippon Dento Kogyo Kk | Management of plating liquid |
| JPH087462Y2 (ja) * | 1989-06-22 | 1996-03-04 | ジェコー株式会社 | 規準電源回路 |
-
1974
- 1974-12-06 JP JP14079274A patent/JPS6024488B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5167945A (ja) | 1976-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3217147A (en) | Cumulative type decoder | |
| GB1040614A (en) | Improvements in or relating to code translation systems | |
| US3072332A (en) | Analog-to-digital converter | |
| US4490713A (en) | Microprocessor supervised analog-to-digital converter | |
| JPS6360569B2 (ja) | ||
| GB985020A (en) | Adaptive recognition systems | |
| JPS6024488B2 (ja) | 電源装置 | |
| US3594782A (en) | Digital-to-analog conversion circuits | |
| US4346368A (en) | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input | |
| US4727355A (en) | Digital-to-analog converter | |
| GB867191A (en) | Improvements in apparatus for converting data in a first number system to one in a different number system, and more particularly for binary to decimal conversion, and vice versa | |
| GB1068950A (en) | Bipolar digital to analog converter | |
| JPH0120768B2 (ja) | ||
| US4471461A (en) | Variable function programmed system | |
| US3052411A (en) | Computer | |
| SU1058046A1 (ru) | Преобразователь код-напр жение | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| US4290050A (en) | Digital-analog converter utilizing fibonacci series | |
| SU674042A1 (ru) | Множительно-делительное устройство | |
| GB1135342A (en) | Converter for coded electrical signals | |
| SU879768A1 (ru) | Преобразователь код-напр жение | |
| JPH04290012A (ja) | データ変換器 | |
| JPS6131440Y2 (ja) | ||
| JP2668607B2 (ja) | メンバーシップ関数発生回路 | |
| JPS6220026Y2 (ja) |