JPH01207849A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＲＡＭやＲＯＭのＩＣを搭載するメモリカ
ードの入出力回路部に関するものである。

〔従来の技術〕

第３図は例えば社団法人日本電子工業振興協会パーソナ
ルコンピュータ業務委員会Ｗ　Ｇ　９のＩＣメモリカー
ド調査部会報告書（６１−ＰＣ−３）に示された従来の
メモリカードのブロック図である。図中Ｍ１はメモリカ
ード、１はメモリカード旧と外部のデータ処理装置（図
示せず）とを接続するためのインタフェースコネクタ、
２ば１個または複数個から成るメモリチップであってＲ
ＡＭまたはＲＯＭが搭載される。３はＲＡＭカードの場
合に記憶内容を保持するための電源を供給するバックア
ップ用電池、４はデータ処理装置から供給される電源１
２ａとバックアップ用電池３から供給される電源１２ｂ
との切替を行う電源制御回路、５は書込み可能なメモリ
カードに対して書込み保護をするためのライトプロテク
トスイッチ、６はライトプロテクトなどの刷部回路及び
複数のメモリチップを搭載する場合、各々のチップ選択
をするチップセレクト回路である。７は下位アドレスバ
ス、８は上位アドレスバス、９はデータバス、１０．１
１は制御線、１３はグランドである。

通常のメモリカードのアプリケーションは、マイコンシ
ステムと共に使用される場合が多く、その場合第３図に
示すような各種信号をインタフェースコネクタ部１に用
意したメモリカードＭ１で何ら問題はない。すなわちメ
モリカードをランダムアクセスメモリとして任意のアド
レス番地にデータを書き込んだり読み出したりする場合
は、このような入出力信号の構成が便利である。

また第４図は第３図に示したアドレスバス７とデータバ
ス９の部分にバッファ回路を内蔵したメモリカードのブ
ロック図を示す。図中、Ｍ２はバッファ回路を内蔵した
メモリカード、１４は下位アドレスバス７に挿入された
例えばＭ７４ＨＣ２４５などのバッファ工Ｃ１１５はデ
ータバス９に挿入された双方向性バッファである。これ
らのバッファは多数のメモリチップ２をドライブする能
力を向上させるため、また静電気耐量を向上させるため
等の目的で追加されるものであるが、第３図に示したメ
モリカードＭ１と動作上大きく変わるところばない。

上記２つのメモリカードＭｌ、Ｍ２の構成は、アドレス
信号、データ信号及び制御信号のインタフェースを持ち
汎用性が高い。

次に上記メモリカードの動作例について説明する。第５
図はメモリカードを計測系に応用した場合の基本ブロッ
ク図である。ことては、常時入力を記録し、偶発的に発
生する事象の波形を再現させるトランジェントメモリ装
置の場合について説明する。第５図（ａ）はアナログ式
のもので、エンドレス記録のためドラム式記録部を用い
たブロック図、第５図（ｂ）はディジタル式で基本的に
入力データを加工することなく記録するものを示したも
の、第５図（ｃ）はディジタル式で、入力データの電流
、電圧と位相から計算して電力等も記録するものを示し
たものである。

図中、１６は被計測物、１７はセンサ、１８ば増幅鼎、
１９は回転式記録部、２０は記録紙出力部、２１はサン
プリングホールド部、２２はアナログ・ディジタル変換
部、２３はメモリカードによる記録部、２４ばマイクロ
コンピュータ部である。第５図（ａ）〜（ｃ）では、各
々、常時入力データを記録し、あるトリガー信号の前後
の入力データを再生することが可能である。ここで第５
図（Ｃ）の計測系においては、全体としてマイクロコン
ピュータ２４が制御し、アドレス信号、データ信号及び
書込み・読み出しの制御信号が全て揃っており、第３図
及び第４図に示した従来のメモリカードＭｌ、Ｍ２をそ
のまま記録部２３として使用してよかった。

しかしながら第５図（ｂ）のディジタル処理系では、サ
ンプリング、アナログ・ディジタル変換、メモリへの書
込み等の各タイミング信号は存在するが、アドレス信号
は存在しない。すなわち第５図（ｂ）の計測系でのサン
プリングホールド部２１、アナログディジタル変換部２
２、及びメモリカード２３の記録部は、第５図（ａ）の
回転式記録部１９と同じく、エンドレステープのように
新しいデータを順次に次のアドレスに記録していくだけ
であり、ランダムにアクセスする必要はない。

よって、第３図、第４図に示した従来のメモリカードＭ
１．Ｍ２を第５図（ｂ）に示す計測系の記録部２３に用
いる場合には、第６図に示すようにメモリカードＭ１の
外部にアドレス信号７１．８１の発生用のカウンタ２５
を設ける必要がある。すなわち適切なアドレスインクリ
メント信号２６をこのアドレス発生用カウンタ２５に印
加し、順次アナログ・ディジタル変換器２２の出力デー
タをメモリカードＭ１に書込むものである。なお第５図
（ｂ）の計測系では、上記のように順序よく時系列的に
メモリ記録していく機能であるからメモリカードのイン
タフェース信号としては、十数本のアドレス信号でなく
、と従来のメモリカードの入出力部は以上のように構成
されているので、メモリカードの１つの応用分野である
第５図（ｂ）の計測系に示すように、系全体としてアド
レス信号が存在しない場合には、メモリカードの外部に
第６図に示すようなアドレス発生用のカウンタ等の電子
回路を構成しなければならないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、メモリカードの外部にアドレス信号が存在す
る場合にも、またメモリカードの外部にアドレス信号が
存在しなく、クロック信号のようなアドレスインクリメ
ント信号しか存在しない場合にも、同一のメモリカード
で対応できるような入出力部をもつメモリカードを得る
ことをこの発明に係るメモリカードは、メモリ素子を内
蔵し、アドレス信号、データ信号、各種制御信号により
データアクセスするものにおいてアドレス信号入力部に
、入力クロックによりインクリメントしアドレス信号を
順次発生するカウンタ機能と、外部からの入力アドレス
信号を一時記憶したり、メモリカード内に直結したりす
るラッチ機能とを備えた手段を挿入したものである。

〔作用〕

この発明におけるメモリカードは、アドレス信号入力部
にカウンタ／ラッチ手段を設けて、外部からの入力アド
レス信号をそのままメモリカードの中に伝搬するだけで
なく、カウンタ／ラッチ手段への外部からのクロック信
号で順次アドレス信号を生成するようにし、ランダムア
クセスのみでなくシーケンシャルアクセス用のメモリカ
ードとしても使用できるようにしたものである。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例であるメモリカードＭＯを示した
ブロック図であり、１〜１３は第３図に示した従来のメ
モリカード旧と同様の構成部を示すもので説明を省略す
る。２７ばカウンタ／ラッチ回路、２８はリセット信号
、２９はロード信号、３０はクロック信号、７１．８１
は外部からの入力アドレス信号である。第２図は上記カ
ウンタ／ラッチ回路２７を例えばＭ７４ＬＳ１９７ｐで
構成した場合のその動作を説明するための図であり、０
は上記カウンタ／ラッチ回路２７のビン接続図、（ｂ）
はその機能図、（Ｃ）はカウント図である。

この実施例に係るカウンタ／ラッチ回＄２７は、従来例
で示した第６図のカウンタ２５とは入力データ（この場
合はアドレス情報）を入力しラッチしたり、そのラッチ
されたアドレスデータからカウントアツプできる点に関
し、機能上異なる。また口−ド信号２９が印加される点
てラッチ回路特有のものとなる。なおりロック信号３０
は、第６図中のアドレスインクリメント信号２６と同じ
機能であり、リセット信号２８は第６図のカウンタ２５
に書き表していないが、通常は付いている。

また、第１図中の外部からの入力アドレス信号７１．８
１を破線で表しているのは、この入力アドレス信号をラ
ッチして使用する場合に必要であり、単にアドレスカウ
ントアツプ動作の場合には不用となることを示す。

次に動作について説明する。上記第１図のメモリカード
ＭＯを、従来例で説明した第５図（ｅ）の計測系のよう
に、ランダムアクセスメモリとして使用する場合には、
メモリカード内Ｏ内のカウンタ／ラッチ回路２７のリセ
ット信号２８をノン・アクティブとしロード信号２９を
アクティブにして使用する。

すなわち、この制御信号の状態においては、第２図（ｂ
）に示す通すカウンタ／ラッチ回路２７の入出力データ
は直結された状態となり、入力アドレス信号がそのまま
出力アドレス信号となり、メモリアクセスをランダムに
行うことが可能となる。さらにこの時カウンタ／ラッチ
回路２７が介在しているのでバッファ機能と静電気耐量
アップを満足することとなる。またメモリカードＭＯを
、第５図（ｂ）の計測系で示したようなシーケンシャル
アクセスメモリとして使用する場合には、カウンタ／ラ
ッチ回路２７の制御信号であるクロック信号３ｏにアド
レスインクリメント信号を印加して動作させる。

すなわち第２図に示すようにリセット信号２８をアクテ
ィブにして、リセットさせた状態がらクロック信号３０
によりカウントアツプしていけば、メモリチップ２のセ
ロ・アドレスから入力データが順次記憶される。またロ
ード信号２９をアクティブにしてロードされた状態から
クロック信号３ｏによりカウントアツプして行けば、メ
モリチップ２の任意のアドレスから入力データが順次記
憶されていく。もちろんアドレスデータ入力が特にない
場合には、前者のようにセロ・アドレスからのカウント
アツプ動作となる。さらにこの場合にもバッファ機能と
静電気耐量アップを満足する。

なお上記実施例では、カウンタ／ラッチ回路２７のアド
レス信号の入力を４ビツト構成で説明したが、必要アド
レス長に応じて上記カウンタ／ラッチ回路２７をカスケ
ードに接続して使用すれζｆよし）。

また上記実施例では、カウンタ／ラッチ回路２７の具体
例としてＭ７４ＬＳ１９７ｐを用いて説明したが、Ｍ７
４ＬＳ１６１人ｐ、　Ｍ７４ＬＳ１９Ｃ１ｐなどのリセ
ットおよびプリセット機能を有する同期型１０進カウン
タＩＣでも同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によればメモリカードのアドレ
スデータ入力部に単なるノ＜ツファＩＣでなくカウンタ
／ラッチ回路を挿入したので、通常のランダム・アクセ
スのメモリカードとしてだけでなく、クロック入力によ
るシーケンシャルアクセスのメモリカードとしても利用
することができ、メモリカードの応用上、汎用性が高く
、特ζこ外部にアドレス情報を有さない場合、使用者側
のインタフェース回路を簡単にすることができる効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるメモリカードを示す
基本ブロック図、第２図は第１図のメモリカードの入出
力部を構成するカウンタ／ラッチ回路を説明するための
図で、（−）はピン接続図、（ｈ）は機能図、（ｃ）ｌ
まカラン）−図である。第３図、第４図は従来のメモリ
カードを示す基本ブロック図、第５図はメモリカードを
計測系に応用した場合の基本ブロック図、第６図は従来
のメモリカードをアドレス情報なしの場合使用する方法
を示したブロック図である。 図中、ＭＯはメモリカード、１はインタフェースコネク
タ、２はメモリチップ、３はバックアップ用電池、４は
電源制御回路、５（よライトプロテクトスイッチ、６は
制御回路・チップセレクト回路、７は下位アドレスバス
、８ば上位アドレスバス、９はデータバス、１０．１１
は制御線、１２ａ、　１２ｂは電源、１３はグランド、
２７ばカウンタ／ラッチ回路、２８はリセット信号、２
９ばロード信号、３０はクロック信号、７１は下位入力
アドレス信号、８１は上位入力アドレス信号である。 尚、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. メモリ素子を内蔵し、アドレス信号、データ信号、各種
   制御信号によりデータアクセスするメモリカードにおい
   て、外部からのクロック信号によりインクリメントして
   アドレス信号を順次生成する機能と、外部からのアドレ
   ス信号を一時記憶したりメモリカード内に直結したりす
   る機能を併せもつカウンタ・ラッチ手段を、上記メモリ
   カードのアドレス信号入力部に設置したことを特徴とす
   るメモリカード。