JPH0734385Y2 - 信号発生装置 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は、異なったファンクションを設定でき、その
ファンクションのもとに複数の設定数値データを表わす
信号を出力する信号発生装置に関し、特に詳しく言う
と、データ中に異なったファンクションデータが存在す
る場合は、そのデータを出力しないようにした信号発生
装置に関する。

［考案の技術的背景］ 例えば電気計測機器の分野において、種々の値の定電
流、定電圧あるいは熱起電力等を信号発生装置により設
定して、それら信号を被測定体である負荷に加えて負荷
の特性を測定することが行なわれている。

また、近来計測器の分野においては、計測演算用にマイ
クロコンピュータ（以下、CPUと称する）を組込んだも
のが提供されており、このCPUのメモリに上述したよう
な種々の設定条件を予め記憶させておき、測定時にはメ
モリからの記憶情報を取出して、それにしたがった電流
値あるいは電圧値等の信号を順次被測定体に印加するこ
とが行なわれている。このようなメモリには、電源が切
れてもデータを保持できる機能を備え測定の度に設定条
件を設定する必要がないようにしたものも提供されてい
る。

［考案が解決しようとする問題点］ 前者の場合、信号発生装置は切換えダイヤル等により電
流や電圧等ファンクションを設定し、かつその数値をデ
ンキースイッチ等により設定しているため、一連の電流
値設定時においてその内の１つあるいは複数個に電圧値
を指示してしまう等の誤入力が生じる可能性がある。ま
た後者にあっては、メモリはバックアップ電源等により
保護されているが外乱等によりメモリ内容が破損する可
能性が有り、破損に気が付かないでメモリを動作させる
と、負荷に異常電圧や電流を印加してしまう可能性があ
る。これを防止するため、電源投入毎にパリティチェッ
ク等によりメモリが破損していないかをチェックするよ
うにしたものも提供されているが、構造的に複雑になる
欠点がある。

そこでこの考案の目的は、簡単な構成により、メモリ装
置の記憶内容を常時チェックして、同一ファンクション
の数値のみ、それに対応する信号を出力する信号発生装
置を提供することである。

［問題点を解決するための手段］ 上記目的を達成するため、この考案は、任意のファンク
ションデータと、その設定数値データとが所定の順序に
したがって書き込まれるメモリと、同メモリへのデータ
書き込みおよび読み出しを制御する制御回路とを備え、
同メモリから読み出される上記各データに基づいて信号
を出力する信号発生装置において、上記制御回路は少な
くとも上記ファンクションデータを一時的に記憶する２
つのデータラッチ回路と、これらデータラッチ回路に記
憶された上記ファンクションデータ同士を比較する比較
回路とを有し、上記メモリから上記各データを読み出す
にあたって、上記ファンクションデータを１アドレスご
とに上記２つのデータラッチ回路に交互に記憶させると
ともに、両データラッチ回路に記憶された上記ファンク
ションデータ同士を上記比較回路にて比較し、一致して
いる場合にはそれらデータを出力し、異なる場合にはそ
の出力を阻止するようにしたことを特徴としている。

［実施例］ 以下、この考案を図面に示す一実施例について説明する
と、信号発生装置は電圧、電流あるいは熱起電力等の項
目すなわちファンクションを設定するためのファンクシ
ョンスイッチおよびこれらファンクションにおける値、
すなわち数値を設定する数値入力スイッチとから構成さ
れた入力装置１と、この入力装置１により指示されたフ
ァンクションやその数値を出力データ用メモリ２に記憶
させるための制御装置３とを備えている。制御装置３に
は、被測定体あるいは出力機器等の負荷４に出力データ
用メモリ２に記憶されたデータに基づいた信号を制御装
置３を介して出力する信号出力装置５、およびこれら出
力内容を表示する表示装置６が接続されている。

制御装置３は、第２図に示すように、入力装置１からの
信号を受け、その数値を記憶するメモリ31に送るための
CPU32と、メモリ31に記憶された各アドレス毎のファン
クションデータが交互に印加されるデータラッチ回路3
3,34と、これらデータラッチ回路33,34のファンクショ
ンデータを比較し、その結果をCPU32に伝えるコンパレ
ータ35とから構成されている。メモリ31はまたCPU32に
ファンクションデータおよび数値データを送るように接
続されている。

次にこの信号発生装置の動作について説明すると、入力
装置１により設定された信号データは、１アドレス毎に
アドレス番号、ファンクションデータ、その数値、印加
時間等その他の設定事項というように出力データ用メモ
リ２に記憶される。

このメモリ２のデータは制御装置３のCPU32によりその
アドレス毎に読み出されるが、この場合、同CPU32は１
アドレス毎にそのファンクションデータをデータラッチ
回路33と34に交互に記憶させ、同データラッチ回路33,3
4の各ファンクションデータをコンパレータ35により比
較する。比較の結果、一致していれば、第１アドレスの
全てのデータをCPU32を介して信号出力装置５に送る。
そして第１アドレスのファンクションデータが印加され
ていたデータラッチ回路33に第３アドレスのファンクシ
ョンデータを印加し、コンパレータ35により第２アドレ
スのファンクションデータと比較し、一致していれば第
２アドレスの全てのデータをCPU32を介して信号出力装
置５に送る。次いでデータラッチ回路34に第４アドレス
のファンクションデータを印加し、コンパレータ35によ
り第３アドレスのファンクションデータと比較し、一致
していれば第３アドレスの全てのデータをCPU32を介し
て信号出力装置５に送るというように、同様な動作を行
なっていく。不一致の場合は、CPU32は前回の比較デー
タに基づくファンクションデータの次に入力されたファ
ンクションデータが異なっていることを表示装置６によ
り表示するとともに、信号出力装置５への入力を停止す
る。なお、出力データ用メモリ２には開始アドレス、終
了アドレスおよびメモリ２の最大記憶容量の終端を表わ
す最終アドレスを設けておくことは勿論である。

上述実施例において、各データのファンクションデータ
のみをデータラッチ回路33,34に加えるようにしている
が、各データ全てをデータラッチ回路33,34に加えた
後、それらのファンクションデータのみを比較するよう
にしてよい。

またデータラッチ回路33,34、およびコンパレータ35を
別個に設けているが、CPU32のラツチ機能やコンパレー
タ機能を利用してソフトウェア的に処理するようにして
もよい。

［考案の効果］ 以上のように、この考案の信号発生装置は任意のファン
クションデータと設定数値データとを記憶するメモリの
各ファンクションデータを常時チェックするようにして
いるので、同一ファンクションデータ内に異なったファ
ンクションデータが存在していても直ちに検出でき、異
なったファンクションデータ時はそれらのデータの出力
を阻止することができるので、負荷に対し誤った信号を
印加するのを防止することができる。したがって、電
流、電圧等の種々のファンクションが設定できるような
信号発生装置に適用することにより優れた効果を奏する
ことができる。

【図面の簡単な説明】

第１図はこの考案の一実施例の全体を示すブロック線
図、第２図はその制御装置の構成を示すブロック線図で
ある。 図面において、１は入力装置、２は出力データ用メモ
リ、３は制御装置、４は負荷、５は信号出力装置、31は
メモリ、32はCPU、33,34はデータラッチ回路、35はコン
パレータである。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】任意のファンクションデータと、その設定
   数値データとが所定の順序にしたがって書き込まれるメ
   モリと、同メモリへのデータ書き込みおよび読み出しを
   制御する制御回路とを備え、同メモリから読み出される
   上記各データに基づいて信号を出力する信号発生装置に
   おいて、上記制御回路は少なくとも上記ファンクション
   データを一時的に記憶する２つのデータラッチ回路と、
   これらデータラッチ回路に記憶された上記ファンクショ
   ンデータ同士を比較する比較回路とを有し、上記メモリ
   から上記各データを読み出すにあたって、上記ファンク
   ションデータを１アドレスごとに上記２つのデータラッ
   チ回路に交互に記憶させるとともに、両データラッチ回
   路に記憶された上記ファンクションデータ同士を上記比
   較回路にて比較し、一致している場合にはそれらデータ
   を出力し、異なる場合にはその出力を阻止するようにし
   たことを特徴とする信号発生装置。