JPH01207859A - 中央処理装置オペレーティング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、実行中のプログラムによる多重仮想アドレス
空間への並行アクセスを可能にする技術に係る。このシ
ステムでは、汎用レジスタに対応するアクセス・レジス
タが、アドレス空間識別のためのトークンを含んでいる
。トークンは変換プロセスにおいてアクセス・リスト・
エントリを指定するのに用いられ、それによりセグメン
ト・テーブル記述子が得られる。トークンの使用は、ア
ドレス空間のシステム制御をアクセス・レジスタのプロ
グラム制御から分離するのを可能にする。本発明は米国
特許第４３５５３５５号明細書に開示されているアクセ
ス・レジスタ・システムを改良したものである。

Ｂ、従来技術 多重仮想アドレス空間での仮想アドレス指定を利用する
データ処理システムはよく知られている。

このようなシステムの例として、ＭＶＳ制御プログラミ
ングを用いたＩＢＭンスシステム７ｏがある。ＩＢＭシ
ステム／３７０の構成については”ｌｒＢＭ　Ｓｙｓｔ
ｅｍ／３７０−ＸＡ　Ｐｒ１ｎｃｉｐｌｅｓ　ｏｆ　０
ｐｅｒａｔｉｏｎ”（資料番号５Ａ２２−７０８５−１
）に詳しい。

これに記載されているＭＶＳ７ステムは、命令実行、割
込み処理、タイミング機能、初期プログラム・ローディ
ングその他の機械関連機能のための順序づけ及び処理機
構を備えた中央処理装置（ＣＰＵ）と、直接アドレス指
定可能てＣＰＵによる高速データ処理を可能にする主記
憶装置とを含んでいる。主記憶装置はＣＰＵと一体的に
、または独立ユニットとして構成される。

米国特許第４０９８５７３号明細書及び同第４１３６３
８５号明細書もＭＶＳシステムを開示している。それに
よれば、主記憶装置は複数のユーザにより使用されるア
ドレス空間として割り振られ、各アドレス空間はすべて
のユーザに共通の部分を含む。各ユーザは、プログラム
やデータを自身に割り当てられたアドレス空間の私用部
分に置いておくと、それらを他のユーザから分離するこ
とができ、共通部分におくと、他のユーザによるアクセ
スか可能となる。このような／ステムでは、２つのアド
レス空間の間でデータを移動することができる。その場
合、第１のアドレス空間にあるプログラムがデータをそ
の私用域から共通域へ移し、ついて第２のアドレス空間
にあるプログラムにデータを移動するよう知らせる。共
通域を複数のアドレス空間の間の連絡域として使用する
と、共通域の容量が増え、その公私用域の容量が減る。

あるプログラムから別の制御プログラムへの通知はサブ
システムあるいは制御プログラムだけかなし得る。デー
タは記憶保護キーにより保護されるが、その数は１６し
かなく、共通にアドレス指定され得る情報を他のサブシ
ステムまたは許可されたプログラムによる不注意の書込
みから保護するのは不十分である。

米国特許第４３５５３５５号明細書は、汎用レジスタ（
ＧＰＲ）に関連するアクセス・レジスタ（ＡＲ）を開示
している。各ＡＲには一意的なセグメント・テーブル記
述子（ＳＴＤ）かロードされる。ＳＴＤは、主記憶装置
におけるセグメント・テーブル・アドレスとセグメント
・テーブル長フィールドを含む。ＡＲは所定数たけ設け
られ、それぞれＧＰＲと関連づけられて、ＡＲの数まで
のデータ・アドレス空間のサブセットを定義する（各Ｇ
ＰＲについてのアドレス空間の数が２以上になることは
ない）。ＡＲ中のＳＴＤは、関連するＧＰＲが記憶域オ
ペランド・ベース・レジスタとして選択される時、たと
えばＧＰＲがＩＢＭシステム／３７０命令のＢフィール
ドによって選択される時に、アドレス変換のために選択
される。

各ＡＲは、関連するＡＲ中のＳＴＤを用いてそのデータ
・アドレス空間を定義する代わりに、プログラム・アド
レス空間ＡＲ中のＳＴＤを用いるように指定することも
てきる。しかし、関連するＧＰＲか記憶域オペランド・
ベース・レジスタ以外の目的、たきえばインデックス・
レジスタまたはデータの転送元あるいは転送先レジスタ
として選択されると、ＡＲのＳＴＤはアドレス変換のた
めには選択されない。実行プログラム・アドレス空間（
データを含んでいてもよい）を定義し制御するのに１６
番目のＡＲを設けることができる。

米国特許第４３６６５３号明細書、同第４４３０７０５
号明細書及び同第４５００９５２号明細書はいずれも二
重アドレス空間（ＤＡＳ）に関するもので、それによれ
ば、あるアドレス空間にあるプログラムは、監視プログ
ラムを呼び出すことなく、他のアドレス空間にあるデー
タをアクセスしたり、他のアドレス空間にあるプログラ
ムを呼び出したりすることができる。各アドレス空間は
アドレス空間番号（Ａ　Ｓ　Ｎ）を割り当てられており
、関連する１組のアドレス変換テーブルを持っている。

第２のアドレス空間はプログラムで指定することができ
る。許可されると、プログラムは主記憶装置のデータを
ある物理記憶位置から異なったアドレス空間に関連する
別の記憶位置へ転送することかできる。プログラムで変
更可能な空間選択制御ビットが、２つの異なったアドレ
ス空間に関連する２組の異なったアドレス変換テーブル
の使用を制御する。

米国特許第４０３７２１４号明細書は、アクセス・キー
・レジスタ（ＡＫＲ）にある複数のアクセス・キーか命
令アドレス、ンンク・オペランド・アドレス及びソース
・オペランド・アドレスに基ついて記憶域アクセスのア
ドレス空間を切り替える水平アドレス指定システムを開
示している。

米国特許第４５２１８４６号明細書は、データを非特権
状態でアクセスてきるクロスメモリ構成において複数の
仮懇アドレス空間へのアクセスを制御するための別の機
構を開示している。

米国特許第３７８７８１３号明細書は、ケイパビリティ
・レジスタを用いたデータ処理装置を開示している。こ
のデータ処理装置は中央処理装置及び記憶装置を何し、
記憶装置中の情報はセグメント化され、中央処理装置に
設けられる複数のケイパビリティ・レジスタはそれぞれ
情報セグメントのベース・アドレス及び限界アドレスを
示す記述子情報を記憶する。ケイパビリティ・レジスタ
の１つは、中央処理装置で現在実行中のプログラムに関
連するセグメント・ポインタ・テーブルを含む情報セグ
メントのベース・アドレス及び限界アドレスを定義する
情報を保持し、別の１つは、記憶装置中の各情報セグメ
ントに対するエントリを何する主ケイパビリティ・テー
ブルを含む情報セグメントのベース・アドレス及び限界
アドレスを定義する情報を保持する。セグメント・ポイ
ンタ・テーブルは、主セグメント・テーブルの異なった
エントリを定義するためのポインタとして使用されるデ
ータ・ワードのリストを含む。

米国特許第４３６６５３６号明細書は、別々に記憶され
ていてアセンブリ・レベルのコマンドからなる複数のデ
ータ処理手順を選択して連係し、さらに複数の可変デー
タ域のうちの１つを選択するディジタル計算機システム
を開示している。このシステムは、データ処理手順、可
変データ域及び連係アドレスを記憶するメモリと、デー
タ処理手順を記憶しているメモリをアクセスするための
プログラム・カウンタと、データ及び連係アドレスを記
憶しているメモリをアクセスするためのレジスタと、選
択されたデータ処理手順に含まれるアセンブリ・レベル
のコマンドを実行中のデータ処理手順に含まれるアセン
ブリ・レベルのコマンド及び前に選択されたアドレスに
従って実行するハードウェア装置とを含む。

米国特許第４２６８９０３号明細書は、スタック域を制
御するだめのスタック制御レジスタ・グループを開示し
ている。スタック機構中に形成されユーザ・プログラム
によって直接制御されるデータ・スタック域の開始アド
レスは、データ・スタック・ポインタ・レジスタに保持
される。

米国特許第４４５４５８０号明細書は、ある論理アドレ
ス空間にあるプログラムから新しい論理アドレス空間に
ある別のプログラムへ実行を移す方法を開示している。

呼出しプログラムは被呼出しプログラムに対する選択的
なセグメント割振りを制御し、被呼出しプログラムは割
り振られるセグメントの長さを制御する。したかって、
同しプログラムか繰り返し呼び出されても、他のプログ
ラム又は前の呼出しにおける同しプログラムの機能また
はデータは影響を受けない。また、データ・セグメント
の割振りを実行まで延ばすことができ、＝　９− それにより、他のプログラムの詳細を知らずに書かれた
プログラムの実行に融通性を持たせることができる。

米国特許第４２９７７４３号明細書は、それぞれが異な
った特権レベルを表わす複数のリングの階層構成を開示
している。特権レベルの低いリングへの分岐が許され、
特権レベルは読取専用状況については異なっていてもよ
いが、読取書込状況についてはそれは許されない。該特
許は３つの記憶域、すなわち変数を記憶するための作業
域、レジスタの内容を保管するための保管域、及び手順
間でパラメータを移動するための連絡域を有するスタッ
ク・フレームを教示する。ユーザは手順呼出しの前に、
保管すべきレジスタを指定しなければならす、また被呼
出し手順へ渡すべきパラメータを連絡域へロードしなけ
ればならない。システムは一連のスタック・フレームに
おいて呼出しを記録しており、それにより戻りか可能に
なる。

米国特許第４０４４３３４号明細書は、アドレス可能空
間の複数のセグメントのうちの１ってデータベース・レ
コードを見出すためのデータベース・ポインタを検索す
るシステムを開示している。

１９８２年１月刊のＴＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉ
ｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ第２４巻、第８号の
４４０１−４４０３頁に掲載されている’Ｍｅｔｈｏｄ
　ｏｆ　Ｒｅｖｏｋｉｎｇ　ａＣａｐａｂｉｌｉｔｙ　
Ｃｏｎｔａｉｎｉｎｇ　ａ　Ｐｏ１ｎｔｅｒ−Ｔｙｐｅ
Ｔｄｅｎｔｉｆ　ｉｅｒ　ｗｉｔｈｏｕｔ　Ａｃｃｅｓ
ｓｉｎｇ　ｔｈｅ　Ｃａｐａｂｉｌｉｔｙ”と題する論
文は、アドレス空間番号（Ａ　Ｓ　Ｎ）をアドレス空間
ケイパビリティのためのポインタ・タイプ識別子として
使用する技術を開示している。

これは二重アドレス空間機構に関するものであり、アク
セスがを効かとうかはアドレス変換に関連するＡＳＮ第
２テーブル・エントリ（ＡＳＴＥ）を用いて決定するこ
とかできるので、アクセスの有効性を調へるためにアド
レス空間を設定してはならない。一般に、ケイパビリテ
ィによるオブジェクトへのアクセスは、ケイパビリティ
中の固何コードとオブジェクトか等しい場合にのみ許さ
れる。

ケイパビリティは、それを見つけてアクセスする必要な
しに、単にオブジェクト中の固有コードを変えるたけて
無効にすることかできる。

Ｃ９発明か解決しようとする課題 これまで述へてきた従来技術は、計算機のユーザに対し
て進歩した機能を提供するものであるか、なお改善が望
まれる部分もある。たとえば、任意のアドレス空間の間
でデータを移動する機構及び空間内のプログラムのため
に許可指標を制御することにより同し空間内で異なった
許可指標を使用できるようにする機構の必要性が認めら
れている。

また、アドレス空間を頻繁に切り替えたり、アドレス指
定環境の切替えに関する付加的なアドレス指定能力の獲
得または放棄を行なったりすることも必要である。制御
及び許可権機構は重要なポイントである。ＡＲの内容は
ユーザか変更できるようにすべきであるが、ユーザはＳ
ＴＤのような実際のアドレス指定情報を直接アクセスす
べきてない。したかって、使い易いアドレス空間機構と
適切な制御及び許可権機構とを組み合わせることによっ
て、アドレス空間への望ましくないアクセスを阻止する
必要がある。本発明は、このような様々な要求を満たす
ものである。

０１課題を解決するための手段 本発明に従うデータ処理システムは、システムの制御下
にある多重仮想アドレス空間を有し、アドレス空間のユ
ーザ管理は空間識別のためにシステムから与えられるト
ークンによる。トークンは、ユーザかシステムにアクセ
スされるべきアドレス空間を識別するのを可能にするか
、ユーザによる実アドレス空間または仮想アドレス空間
の直接制御は許されない。かくして、システムは、ユー
ザが直接システム管理資源を用いて作業できないように
、アドレス空間へのアクセスに対して適切な許可制御を
与える。ユーザは、とのアドレス指定方式を呼び込むか
に関していくつかの動作モードの中から選択することも
できる。

本発明に従うシステムでは、ユーザのためにアーキテク
チャに存在するすべての汎用レジスタに対応するアクセ
ス・レジスタ（ＡＲ）か設けられる。

ＡＲモードでは、各アクセス・レジスタは、汎用レジス
タがアクセスを許されるアドレス空間を示すアクセス・
リスト・エントリ・トークン（ＡＬＥＴ）を含む。ＡＬ
ＥＴはアクセス・リスト・エントリ（ＡＬＥ）を指し示
す。ＡＬＥＴによって示されたアドレス空間に対し汎用
レジスタ中のオペランドを用いた動的アドレス変換（Ｄ
ＡＴ）が行なわれる。アクセス・レジスタ変ｍ　（ＡＲ
Ｔ）を用いてＳＴＤを得るプロセスは２ステツプ・プロ
セスである。まず、ＡＬＥＴを用いて、アドレス空間番
号第２テーブル・エントリ（ＡＳＴＥ）アドレスを含む
アクセス・リスト中のアクセス・リスト・エントリを識
別する。次に、ＡＳＴＥアドレスを用いて、動的アドレ
ス変換（ＤＡＴ）で使用されるＳＴＤを含むＡＳＴＥを
アクセスする。

ＳＴＤをＡＳＴＥから得る前に、ＡＬＥＴ、アクセス・
リスト及びＡＳＴＥの構成要素を用いてテストが行なわ
れる。　ＡＲＴは、信頼性、完全性及び許可権の検査を
含む。アクセス・リスト中の正しいアクセス・リスト・
エントリ（ＡＬ’Ｅ）を見つけるためにアクセス・レジ
スタ中のＡＬＥＴが最初に使用される時、エン）　ｌ）
が有効かとうがを調へる検査か行なわれる。ついて、Ａ
ＬＥの内容を用いて正しいＡＳＴＥが見い出され、そこ
からＳＴＤか得られる。さらに、ＡＳＴＥへの参照の正
しさを検査するため、ＡＬＥ及びＡＳＴＥの内容からＡ
ＳＴＥ順序番号（ＡＳＴＥＳＮ）の比較か行なわれる。

これらの比較は、計算機技術で定義されているごときケ
イパビリティを用いる。ケイパビリティは模造不能のオ
ブジェクトであって、その所有者は別のオブジェクトに
対するオペレーンヨンを実行することかできる。アクセ
ス・レジスタの場合、ケイパビリティが扱うオブジェク
トはアドレス空間である。もしアドレス・レジスタかケ
イパビリティ、すなわちアドレス空間のためのＳＴＤを
直接保持することかできたならば、模造不能という特性
を維持するため、特権命令たけかＡＲの内容を操作でき
るようにしなければならない。アドレス空間制御に特権
命令を使用すると、問題状態プログラム及び特権制御プ
ログラムの間で制御権を移す必要かあるため、余分の時
間及び計算機資源を必要とする。

アクセス・リストはアドレス空間に対する最大のアドレ
ス可能度を含む。ＡＲＴプロセスはさらに、許可権テス
トによって最大アドレス可能度を制限し得るＡＬＥの許
可権レベルを決定する。すべてのプログラム・コードは
ある所定の許可権レベルのもとて動き、ＡＬＥへのアク
セスは許可権テストによって制御される。テストのレベ
ルは３つある。最初のレベルはＡＬＥ中の公用／私用ビ
ットである。もし公用であれば、アクセス・リストのと
のユーザもエントリを使用できる。私用であれば、第２
レベルのテストが行なわれる。その際、制御レジスタ８
にある拡張許可指標（ＦＡＸ）はＡＬＥ中のアクセスさ
れたアドレス空間に関連する許可指標（ＡＬＥＡＸ）と
同してなければならない。制御レジスタ８は、実行プロ
グラムの空間アクセス許可権を指定する。これは事実上
、空間をアクセスする制御された空間の所存者である。

最後に、もしＥＡＸとＡＬＥＡＸが等しくなければ、３
番目のテストが行なわれる。アクセスされたＡＳＴＥの
許可権テーブルか制御レジスタ８からのＥＡＸ値によっ
て指標づけされる。もし特定のＦＡＸか許可権テーブル
において許可されたアクセスを見つけると、アクセスは
可能である。これは、特殊使用を可能にする空間の所有
者に相当する。

本発明ては、ＡＲかＡＬＥＴを含んでおり、したがって
特権命令を使用することなくアドレス空間を制御するこ
とかできる。ＡＲに含まれるＡＬＥＴはアクセス・リス
ト・エントリを介して間接的に空間を指定するので、非
特権命令またはサブルーチンは、制御プログラム・サー
ビスを用いることなく、アクセス・レジスタの内容を保
管し、アクセス・し／スタを別の目的に使用し、ついで
保管した内容を復元することができる。かくして、アク
セス・リストかユーザの許可権を制御する。

アクセス・リスト・エントリに直接ＳＴＤを含ませる代
わりに、アクセス・リスト・エントリでＳＴＤを含むＡ
ＳＴＥを指し示すようにした理由は、空間を参照するす
べてのアクセス・リスト・エントリを見つける必要なし
に、ＡｓＴＥを操作することによってアドレス空間に対
する制御及び許可権を修正できるからである。システム
におけるすべてのプログラム・アドレス空間の定義はア
ドレス空間第２テーブル（ＡＳＴ）によって与えられ、
したがってシステムはすべてのアドレス空間に対する中
央制御点を持つ。多数のユーザが１つのアドレス空間を
アクセスできるが、そうするためにはそのアドレス空間
をアクセス・リストに持っている必要がある。２以上の
アクセス・リストにおける２以上のＡＬＥが同じＡＳＴ
Ｅを指し示すことかできる。したがって、ＡＲとＳＴＤ
の間には２レベルの間接的動作があり、ユーザのケイパ
ビリティ及び空間をアドレスする許可権を別々に制御で
きるようになっている。

ＡＲとＳＴＤの間の間接的動作によって容易になる他の
制御の例として、システムが５ＴＤｔｆＮを置く実アド
レスの管理がさらに簡単になる。セ°グメント・テーブ
ル起点は実アドレスにより識別され、通常はページ境界
上にある。セグメント・テーブル自体は通常メモリの完
全な実フレームを占イイする。したかって、アドレス空
間が主記憶装置からスワップ・アウトされる時に、セグ
メント・テーブルをマツプする実フレームが他のセグメ
ント・テーブル又は他の仮想アドレスをマツプするよう
再使用可能であることか重要である。この要求は、ＳＴ
Ｄ中の実アドレスを再使用する前に制御プログラムか情
報を更新しなければならない唯一の場所であるＡＳＴＥ
を用いることによって満たされる。

選択されたアクセス・リストは１以上の使用可能な定義
域からのものであり得る。たとえば、後述の実施例では
、指名可能ユニット定義域（ＤＵＡＬ）及び−次アドレ
ス空間定義域（ＰＳＡＬ）の両方が使用される。アクセ
ス・リストは指名可能ユニットまたは一部アドレス空間
の何れかと関連しているが、リスト中の有効エントリは
、指名可能ユニットの作業を遂行するために実行される
異なったプログラムと関連づけられる。ＤＵＡＬはユー
ザに属し、異なったユーザに対してはたとえ同しプログ
ラムを実行する場合であっても異なったものになり得る
。ＰＳＡＬは指名可能ユニ・ノドには関係なく関連する
一部アドレス空間で実行されるプログラムに共通である
。２つの主要な利点が一部アドレス空間定義域から得ら
れる。第１に、−次アドレス空間定義域のすべてのユー
ザは、各ユーザの指名可能ユニットに対するケイパビリ
ティの割当であるいは獲得を個々に行なう必要なしに、
定義域のケイパビリティを持つ。第２に、指名可能ユニ
ットは、個々にケイパビリティを獲得する必要なしに、
−次アドレス空間定義域を切り替えることによってケイ
パビリティを獲得てきる。

指名可能ユニット・アクセス・リスト（ＤＵＡＬ）は、
とのアドレス空間にコードかあるかには関係なく、指名
可能ユニットのもとてランするすへてのコードの最大潜
在アドレス可能度を含み、ＰＳＡＬは、との指名可能ユ
ニットのもとてコードかランしているかに関係なく、特
定のアドレス空間でランするすべてのコードの最大空間
アドレス可能度を含む。いずれにしても、ＡＲＴプロセ
スはＦＡＸ許可権検査を受ける。これにより、たとえば
、プログラムが別のアドレス空間にあるサービスを呼び
出して公用アドレス空間での通信を可能にし、一方では
、呼び出されたサービスは保全性やプライハンー保護の
ために呼ひ出した空間へのアクセスを禁止される、とい
ったことが可能になる。プログラム呼出しくＰＣ）はＦ
ＡＸを変更し得るので、これを行なうのは簡単である。

たとえアクセス・リストがサービス・アドレス空間で使
用可能であっても、指名可能ユニットが第２の空間にあ
る間、私用空間に対するエントリのアクセスは阻止でき
る。

さらに、本発明は、ＡＬＤｌＡＬＥ、ＡＳＴＥ及び許可
権テーブルのための記憶域参照の回数を減らすＡＲＴル
ックアサイド・バッファ（ＡＬＢ）を使用する。これが
なければ、関連するＧＰＲが記憶域オペランド参照を含
むたびに記憶装置を参照しなければならない。ＡＲＴ時
の記憶域参照回数はきわめて多くなり得るので’Ｉ　Ａ
ＬＢを用いてＡＲＴ機能の結果を得るようにすると、ア
クセス・レジスタ機能に関し計算機資源の効率的な使用
が可能になる。

ＡＬＢを使用する時、ＣＰＵは当該ＡＲエントリを用い
た初期アクセスに対してのみ実記憶域でＡＲＴプロセス
を遂行する。ＡＲＴプロセスからの情報はＡＬＢに置か
れ、それか無効になるかまたは他のＡＲＴオペレーショ
ンの結果によって置き換えられることのない限り、後続
のＡＲＴオペレーションはＡＬＢ中の情報を用いて遂行
される。

ＡＬＢはまた出力を生じる前に、必要な許可権検査を行
なう。ＡＲＴでＡＬＢを使用すると、実記憶域でＡＲＴ
を遂行するのに用いる情報の内容か変化しても、それが
必すしもただちに、ＳＴＤが得られるかとうか、あるい
はどのＳＴＤがＡＬＢから得られるかということに影響
するわけてはない。

ＡＬＢは論理的にはＣＰＵのテーブルであって、いくつ
かのタイプのエントリを含む。ＡＬＢの構成を複雑にす
ると、ＡＲＴの特定の時点において１以上のＡＬＢエン
トリが使用可能である確率、したかってその時点におい
て実記憶域への１以上の参照を避けることかできる確率
か高くなる。これに対して、ＡＬＢの構成を簡単にする
と、実記憶域への参照を回避する確率が低くなる。

連係スタック機構は、任意の異なった許可権レベルで動
いているプログラムか制御プログラムの介入なしに直接
連係されるのを可能にする。呼出しプログラム及び被呼
出しプログラムのンーケンスにおける各プログラムの許
可権の程度は任意に異なっていてもよく、シたがって非
階層的なプログラム構造を確立することができる。ＥＡ
Ｘ１ＰＳＷキー、ＰＳＷキー・マスク及び二次アドレス
空間の変更についての許可権に関するオプションは、異
なった許可権を異なったプログラムまたは同じ被呼出し
プログラムと関連づける手段を与える。各プログラムの
許可権は、制御プログラムによって管理されるエントリ
・テーブルで規定される。同じプログラムを異なったＰ
Ｃ番号で呼び出ぜるようにエントリ・テーブルを設定す
ることにより、とのＰＣ番号を呼出しに用いるかに応じ
て異なった許可権をプログラムに割り当てることができ
る。エントリ・テーブルは、プログラムがとのＰＣ番号
を用いて他のプログラムを呼び出せるかということの制
御も可能にする。

連係スタック機構によって提供されるスクッキング・プ
ログラム呼出し及びプログラム戻りの連係オペレーショ
ンは、異なったアドレス空間にあって異なったレベルの
許可権を持つプログラムを連係することができる。実行
状態ならびに汎用レジスタ及びアクセス・レジスタの内
容はスクッキング・プログラム呼出し命令の実行の間係
管され、プログラム戻り命令の実行の間に部分的に復元
される。連係スタツクは、連係オペレーションにおいて
実行状態及びレジスタ変換の保管及び復元を効率的に行
なう手段を提供する。Ｅ、実施例本発明の多重アドレス
空間（ＭＡ　Ｓ　）機構は、二重アドレス空間（ＤＡＳ
）機構及びアクセス・レジスタ・システムを改良したも
のである。ＭＡＳＡ８機構ＤＡＳ機構との互換性を何し
かつそれに追加する形で動くように設計されており、若
干の変更及び改良はあるが、はとんどの部分でＤＡＳ機
構のものと同じテーブル及びレジスタ変換を使用する。

アクセス・レジスタ変換（ＡＲＴ）システムは、ユーザ
がアクセス・レジスタ・システムを十分に利用できるよ
うにすると共に、機械のアドレス指定機能をユーザから
分離し保護する。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）の使用はＡ
ＲＴの性能を高める。

サービス提供者（プログラム）は普通、ユーザに使用さ
せたいデータまたはプログラムを含むアドレス空間を１
以上所有する。サービス提供者は、プログラムにプログ
ラム呼出しくＰＣ）番号を割り当てることによって、ユ
ーザに対してそれらのプログラムを使用可能にする。Ｐ
Ｃ番号割当て操作は、プログラム制御を移すためのリン
クを確立すること、サービス呼出し者（プログラム）に
必要とされる許可特性を指定すること、及びサービス提
供者のプログラムの許可特性を割り当てることを含む。

プログラム制御はあるアドレス空間から別のアドレス空
間へ移すことができ、また同じアドレス空間に留まって
いてもよい。いずれにしても、それに伴なって許可があ
るレベルから別のレベルへ変えられることがあり、その
結果、より大きな、より小さな、または異なった許可が
与えられる。サービス提供者は呼出し者のレベルとは異
なった許可レベルでランすることができ、それによりサ
ービス提供者ルーチンは呼出し者がアクセスできないア
ドレス空間にあるデータをアクセスすることができる。

ユーザ及びサービス提供者は、アクセス・リストにおい
て私用アドレス空間として指示されていないすべての空
間をアクセスすることかできる。さらにサービス提供者
はユーザかアクセスできない選択されたアドレス空間を
アクセスすることかできる。同様に、サービス提供者に
対し、ユーザがアクセスできる選択されたアドレス空間
へのアクセスを禁止することかできる。

プログラム命令の実行は２つのオペレーションに分ける
と都合かよい。最初のオペレーションは、実行すべき命
令の取出しである。２番目のオベレ一ンヨンはオペラン
ドのアドレス指定であり、命令実行中に処理されるデー
タを取り出したり記憶したりするために行なわれる。Ａ
ＲモードのＭＡＳでは、命令は一部アドレス空間として
設定されたアドレス空間から取り出される。−次アドレ
ス空間の設定には空間切替え操作か必要な場合もある。

第１図は、本発明に従うアクセス・レジスタを用いてオ
ペランドをアドレス指定する様子を示している。動的ア
ドレス変換で使用するＳＴＤを得るためにアクセス・レ
ジスタの内容を使用するプロセスをアクセス・レジスタ
変ｍ　（ＡＲＴ）オペレーションと呼び、第１図では参
照番号１０て示されている。命令１２は、ＯＰコード、
ベース・アドレスを含む汎用レジスタ１４を指定するＢ
フィールド、及び加算器１５て汎用レジスタ１４のベー
ス・アドレスと組み合わされて記憶域オペランドの論理
アドレスを生成する変位りを含んでいる。アクセス・レ
ジスタ・モードにおいては、ＢフィールドはＡＬＥＴを
含むアクセス・レジスタ１６も指定する。ＡＬＥＴは、
ＡＲＴ　１０で変換されると、データを記憶するアドレ
ス空間に対するＳＴＤを与える。ＡＲＴ　１０からのＳ
ＴＤは加算器１５からの論理アドレスと組み合わせるこ
とかでき、動的アドレス変換（ＤＡＴ）１８て一緒に変
換されると、ンステムによって使用されるオペランドの
実アドレスか生成される。命令１２は、図示のＢフィー
ルド及び変位りの他に、記憶域オペランドの論理アドレ
スを含む汎用レジスタを指定するＲフィールドを含んで
いてもよい。

本発明に従うアクセス・レジスタの使用は、次の移動（
ＭＶＣ）命令で説明することもできる。

ＭＶＣＯ（Ｌ、１）、Ｏ（２） この命令は、長さしの第２オペランドを第１オペランド
記憶位置に移動する。第２オペランドの論理アドレスは
汎用レジスタ２にあり、第１オペランド記憶位置の論理
アドレスは汎用レジスタ１にある。第２オペランドを含
むアドレス空間はアクセス・レジスタ２にあるＡＬＥＴ
により指定され、第１オペランドのアドレス空間はアク
セス・レジスタ１にあるＡＬＥＴにより指定される。こ
れら２つのアドレス空間は異なっていてもよく、また現
命令のアドレス空間と異なっていてもよい。

ＡＬＥＴを用いた実アドレスへの変換の概要を第２図に
示す。２０は０番から１５番までの汎用レジスタのアレ
イを示す。２２は同じく０番から１５番までのアクセス
・レジスタのアレイを示し、各アクセス・レジスタはア
レイ２０の対応する汎用レジスタと対になっている。Ａ
ＬＥＴ中のアクセス・リスト・エントリ番号（ＡＬＥＮ
）がアクセス・リスト２４または２５の１つのエントリ
を選択する。アクセス・リスト２４はＤＵＡＬ　（指名
可能ユニット・アクセス・リスト）でアリ、アクセス・
リスト２５はＰＳＡＬ　（−法学間アクセス・リスト）
である。第２図の例では、アクセス・レジスタ２のＡＬ
ＥＮは、ＰＳＡＬ２５のエントリ３を指し示す。ＤＵＡ
Ｌ２４の起点は指名可能ユニット・アクセス・リスト記
述子（ＤＵＡＬＤ）２６により指定され、ＰＳＡＬ２５
の起点は一部空間アクセス・リスト記述子（ＰＳＡＬＤ
）２７により指定される。あとて述へるように、ＤＵＡ
ＬＤ２８は制御レジスタ２　（ＣＲ２）にあるエントリ
を解読することにより見い出され、ＰＳＡＬＤ２７は制
御レジスタ５　（ＣＲ５）にあるエントリを解読するこ
とにより見い出される。ＡＲＴで使用するアクセス・リ
スト記述子はを効アクセス・リスト記述子（ＡＬＤ）と
して知られている。

アクセス・リストの各エントリは、ＡＳＮ第２テーブル
・エントリ（ＡＳＴＥ）９８を指し示すＡＳＴＥアドレ
スを含むが、ＡＳＴＥはＡＳＮ第２テーブル（ＡＳＴ）
３０にあることもないこともある。実際にＡＳＴ３０に
入っているものとはまったく独立に、ＡＲＴのためにＡ
ＳＴＥを生成してその機能を遂行させることかできる。

ただし、ＰＣで使用されるＡＳＴＥはＡＳＴ３０になけ
ればならない。各ＡＳＴＥはＤＡＳ機構で使用されるも
のと同様であり、ＤＡＴ１８で実アドレスを決定するた
めのＳＴＤ値を含む。

プログラムに対しては、それぞれか異なったケイパビリ
ティ定義域を表わす２つのアクセス・リストか同時に使
用可能である。一方のアクセス・リストは指名可能ユニ
ット・アクセス・リスト（ＤＵＡＬ）と呼ばれ、他方は
一部空間アクセス・リスト（ＰＳＡＬ）と呼ばれる。Ａ
ＬＥＴのＡＬＥＮかいずれのアクセス・リストのエント
リを指し示しているかは、ＡＬＥＴ中の１ビツトにより
］旨定される。プログラムは、アクセス・リスト２４及
び２５の各エントリを使用することかできる。

ＤＵＡＬ定義域は、指名可能ユニット（タスクまたはプ
ロセス）により実行されるプログラムのために永続的に
指名可能ユニットと関連づけられる。システムの指名可
能ユニットごとに固有のＤＵＡＬがある。ＤＵＡＬは、
たとえ関連する指名可能ユニットが多くの異なったアド
レス空間にあるプログラムを実行できるとしても、変更
するこトハナい。ＰＳＡＬ定義域は一部アドレス空間と
関連つけられる。−次アドレス空間で実行されるすべて
のプログラムは、そのアドレス空間のＰＳＡＬを共用す
る。これにより、−次アドレス空間で実行されるプログ
ラムは、共通の一組のアドレス空間へのアクセスを共用
することかできる。−次アドレス空間がたとえば空間切
替えＰＣオペレーンヨンによって変わると、ＰＳＡＬも
変わる。存効ＡＬＥＴを所有するユーザはＤＵＡＬ２４
またはＰＳＡＬ２５のアクセス・リスト・エントリをア
クセスできる。アクセスされたエントリは所望のアドレ
ス空間を指定する。ＡＬＥＴ及び選択された制御レンス
タを用いて同様に制御される他の定義域を設けることも
可能である。たとえば、システムにおけるすべてのプロ
グラムのケイパビリティををするシステム・ワイド・ア
クセス・リスト（ＳＷＡＬ）を生成することができる。

既存の機構をさらに改良するため、５ＡＳＮ定義域アク
セス・リスト（ＳＳＡＬ）のごとき種々の定義域のサブ
セットを構成することもできる。

ＡＲモードにおいては、ＡＬＥＴが一部アドレス空間及
び二次アドレス空間にあるオペランドをそれぞれアクセ
スするように予約されているので、ＤＵＡＬ２４のエン
トリ０及び１は使用されない。

ＣＰＵのアドレス指定モードは、後述のように、Ｐ　Ｓ
　Ｗ中のビットによって指定される。ＣＰＵがＡＲアド
レス指定モードにあれば、０のＡＬＥＴは常に一部アド
レス空間を示し、１のＡＬＥＴは常に二次アドレス空間
を示す。第２図のブロック２８はこれらの特別なＡＬＥ
Ｔを識別し、ＤＡＴ１８へのＰＡＳＮ及び５ＡＳＮに対
する正しいＳＴＤを与える。ＣＰＵかホーム・アドレス
指定モードにあれば、ホーム・アドレス空間か実行すべ
き命令及びデータのソースである。ホーム・アドレス空
間は、実行中のプログラムに対する監視プログラム制御
情報を有するアドレス空間として定義される。オペレー
ティング・システムは、データ・アクセスの目的で各ホ
ーム空間に対して２のＡＬＥＮを割り当て、ホーム空間
のためのＳＴＤはＡＲＴによって得られる。−次アドレ
ス空間及び二次アドレス空間に対するＳＴＤ値はそれぞ
れ制御レジスタ１及び７に保持されるので（第３図参照
）、アクセス・リスト・エントリ０及び１は使用されな
い。第２図の例では、ＰＳＡＬ２５のエントリ０１１及
び２は使用されず、無効エントリとしてマークされる。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）１９９は、
ＡＲＴから生ずるＳＴＤを保持するため、ＡＲアレイ２
２、ＰＳＡＬ２５及びＡＳＴ３０からの入力を受は取り
保管する。ＡＬＢ　１９９はアクセス・リスト記述子Ｄ
ＵＡＬＤまたはＰＳＡＬＤも保持する。同じＡＬＥＴか
再び使用される場合、ＡＬＢ１９９は正しい出力を直接
ＤＡＴ　１８へ供給し、ＡＲＴを繰り返す必要はない。

命令実行中のプログラムの制御及びＣＰＵの状態に関す
る情報を与える制御レジスタ及びＰＳＷをそれぞれ第３
図及び第４図に示す。

第３図は、本発明のＭＡＳＡ８機構係する制御レンスタ
Ｏ〜１５の内容を示している。これらの内容の多くは公
知のＤＡＳ機構のものと同してあり、したかって、以下
では主としてＭＡＳＡ８機構めになされた変更個所につ
いて述へることにする。

制御レンスタ０のビット１５（Ｍ）か１であれば、ＣＰ
ＵがＭＡＳモードて動作していること、及び制御プログ
ラムかＭＡＳをサポートすることを示す。ＭＡＳ機構は
、エントリ・テーブル・エントリ、ＡＳＮ第２テーブル
・エントリ、連係スタックの使用可能性、及びアクセス
・レジスタ・モードに入る能力について新しいフォーマ
ットを使用する。制御レジスタ１は一部セグメント・テ
ーブル記述子（ＰＳＴＤ）を含む。そのピント１〜１９
は一部セグメント・テーブル起点（ＰＳＴＯ）を指定し
、ビット２５〜３１は一部セグメント・テーブル長（Ｐ
ＳＴＬ）を指定する。制御レジスタ２のピント１〜２５
は、後述のように、ＤＵＡＬＤを見つけるためにＭＡＳ
機構によって使用される指名可能ユニット制御テーブル
起点（ＤｔＪＣＴｏ）を指定する。制御し／メタ５のビ
ット１〜２５は、−次ＡＳＴＥ起点（ＰＡＳＴＥＯ）を
指定する。後述のように、制御レジスタ５の内容は、Ｐ
ＳＡＬ起点と、−次アドレス空間についてのＡＳＴＥ中
の他の情報を見つけるべくＡＳＴＥエントリを指し示す
。

制御レジスタ７は、ビット１〜１９が二次セグメント・
テーブル起点（ＳＳＴＯ）を指定し、ビット２５〜３１
か二次セグメント・テーブル長（ＳＳＴＬ）を指定する
二次セグメン）・・テーブル記述子（ＳＳＴＤ）含む。

制御レジスタ８のビット０〜１５は、本発明のＭＡＳ機
構で使用される拡張許可指標（ＦＡＸ）を含む。後述の
ように、ＥＡＸはサービス提供者の制御のもとにエント
リ・テーブル・エントリ中のビット内容の指定にしたか
って変えることかでき、これにより、プログラムによる
アドレス空間のアクセスの許可を変更することかできる
。

制御レジスタ１３は、ビット１〜１９かホーム・セグメ
ント・テーブル起点（Ｈ３ＴＤ）を指定し、ビット２５
〜３１がホーム・セグメント・テーブル長（Ｈ３ＴＬ）
を指定するホーム・セグメント・テーブル記述子（Ｈ３
ＴＤ）を含む。制御し／メタ１５のビット１〜２８は、
後述のように、最後の連係スタック・オペレーションで
定義された連係スタック・エントリのアドレスを含む。

第４図に示したＰＳＷのフォーマットにおいて、ビット
５はＤＡＴ１８が活動状態かとうかを示すＤＡＴモード
・ビット（Ｔ）である。ビット１６及び１７はアドレス
指定モードを指定する。ＤＡＴ１８が活動状態の場合、
ビット１６及び１７の組合せは、ＣＰＵか一部モード（
ＯＯ）、二次モード（１０）、アクセス・レジスタ・モ
ード（０１）、及びホーム・モード（１１）のいずれに
あるかを示す。ＰＳＷのビット３２は、ビット３３〜６
３の命令アドレスのフォーマットを指定するアドレス指
定モード・ビットである。ＰＳＷの残りのフィールドの
機能及びフォーマットはＩＢＭシステム／３７０で公知
のものである。

第２図のところで説明したＡＬＥＴのフォーマットを第
５図に示す。ＡＬＥＴのビット７は一部リスト・ビット
であり、これが１であれば、ＡＬＥＮがＰＳＡＬを参照
することを示す。ビット７が０てあれば’ｔ　ＡＬＥＮ
はＤＵＡＬを参照する。ビット１６〜３１はＡＬＥＮを
含む、ＡＬＥＮを１６倍すると、その積は、有効アクセ
ス・リストの開始点から指定されたアクセス・リスト・
エントリまでのバイト数に等しい。ＡＲＴの間にもしＡ
ＬＥＮが有効アクセス・リスト外のエントリを指定する
か、またはＡＬＥＴの左から７ビノト（ビットＯ〜６）
がオールゼロてなければ、例外が認識される。ＡＬＥＮ
がを効ＡＬＤのアクセス・リスト長（ＡＬＬ）によって
決定されるアクセス・リストの終わりを越えたアドレス
を指し示していると、アクセス・リスト・エントリは有
効アクセス・リストの外にある。ＡＬＬについては第１
４図を参照されたい。ＡＬＥＴがｘ’ｏｏｏｏｏｏｏｏ
’またはＸ“０００００００１　’　（Ｘ“は１６進表
記を意味する）の場合は、上述のＡＬＥＴのフォーマッ
トは適用されない。これら２つのＡＬＥＴ値はＡＲＴプ
ロセスによって特別の意味を割り当てられている。

ＡＬＥＴは、アクセス・レジスタ、汎用レジスタ及び記
憶装置のいずれにも保持することかでき、ユーザの問題
プログラムによる操作からは保護されない。とのプログ
ラムも命令によってＡＬＥＴの値をアクセス・レジスタ
、汎用レジスタ及び記憶装置の間で自由に転送すること
ができる。呼び出されたプログラムは、アクセス・レジ
スタの内容を自身か使用できる任意の記憶域に保管する
こと、アクセス・レノスタを自身の目的のためにロード
し使用すること、及び呼出しプログラムへ戻る前にアク
セス・レジスタの元の内容を復元することか可能である
。ＡＬＥＴのビット８〜１５はアクセス・リスト・エン
トリ順序番号（ＡＬＥＳＮ）を含む。ＡＬＥＴは問題プ
ログラムからは保護されず、ユーザか誤ってその内容を
別の値に変えてしまう可能性かあるので、信頼性を高め
るためにＡＬＥＳＮをＡＬＥＴに含ませている。これは
ＡＲＴの間に検査される。

アクセス・リスト・エントリ（ＡＬＥ）のフォーマット
を第６図に示す。ＡＬＥのビット０は、ＡＬ　Ｅか無効
かとうかを示す無効ビットである。ビット７は私用ピノ
）・で、もしＯてあれば、とのプロクラムもＡＲＴオペ
レー／ヨンでこのアクセス・リスト・エントリを使用す
ることかてきる。ピッ１−７か１であれば、呼出しプロ
グラムかこのアクセス・リスト・エントリを使用できる
かとうかを決定するため、ビット１６〜３１のアクセス
・リスト拡張許可指標（ＡＬＥＡＸ）が使用される。

ＡＬＥはビット８〜１５にＡＬＥＳＮ値を含む。

これは、仔効性検査のために、当該ＡＬＥを指定したＡ
ＬＥＴのＡＬＥＳＮと比較される。ＡＬＥノヒソト６５
〜８９は、関連するアドレス空間の対応するＡＳＴＥア
ドレスを含む。ＡＬＥのビット９６〜１２６は、後述の
ＡＳＴＥエントリに関する有効性検査で使用されるＡＳ
ＴＥ順序番号（ＡＳＴＥＳＮ）を含む。

第２図に示したアクセス・リスト２４及び２５のエント
リは、問題プログラムによる直接操作から保護するため
、制御プログラムによって与えられる。この保護は、キ
ー制御型の保護、またはアクセス・リストを問題プログ
ラムがＤＡＴでアクセスできない実記憶域に置（ことに
より実現できる。ＡＬＥかを効か無効かはビットｏによ
って示される。有効ＡＬＥは、適切に許可されたプログ
ラムかアクセスできるアドレス空間を指定する。

無効ＡＬＥは、割振り又は再割振りの場合は有効エント
リとして使用できる。制御プログラムは、を効ＡＬＥを
割り振ったり、以前に割り振ったＡＬＥを無効にしたり
するサービスを提供する。

ＡＬＥの割振りは次のようなステップで行なわれれる。

ます、問題プログラムか、アドレス空間の識別子及びＤ
ＵＡＬ２４またはＰＳＡＬ２５を指定する標識、すなわ
ちＡＬＥＴの一部リスト・ビット７を制御プログラムに
渡す。制御プログラムはこれに応答して、問題プログラ
ムかアドレス空間のアクセスを許されているかとうかを
検査する。もし許されていると、制御プログラムは指定
されたアクセス・リストから無効エントリを１つ選択し
、それをを効エン）　ＩＪに変え、その中にＡＳＴＥア
ドレス及びＡＳＴＥＳＮを含ませることにより当該アド
レス空間を指定し、割り振られたＡＬＥを指定するＡＬ
ＥＴの値を問題プログラムに戻す。かくして、問題プロ
グラムは新しいＡＬＥＴをアクセス・レノスタに置（こ
とにより、アドレス空間をアクセスできるようになる。

割り振られたＡＬＥはあとで制御プログラムの無効化サ
ービスにより、無効にされることがある。

無効にされたＡＬＥが再割振りされる場合、前の割振り
で指定されたアドレス空間とは別のアドレス空間が指定
される。ユーザか概念的に正しくないアドレス空間を指
定するＡＬＥＴを誤って使用するのを避けるために、Ａ
ＬＥＴ及びＡＬＥの両方にＡＬＥＳＮが保持される。制
御プログラムは、ＡＬＥを割り振る時、同じＡＬＥＳＮ
をＡＬＥ及び指定されたＡＬＥＴの両方に置き、ＡＬＥ
Ｔを問題プログラムに戻す。ＡＬＥを再割振りする時は
、制御プログラムは再割振りされるＡＬＥの中のＡＬＥ
ＳＨの値を変え、それか前に指定されたＡＬＥＴ中のＡ
ＬＥＳＨの値と一致しないようにする。

ＡＬＥのＡＳＴＥＳＮについては、あとでＡＳＴＥに関
連してさらに詳しく説明するか、ここで重要なのは、Ａ
ＬＥ及びＡＳＴＥに含まれるＡＳＴＥＳＨの値を比較す
ることによって、ＡＳＴＥの指定に関するＡＬＥの権限
か確認されるということである。かくして、ＡＳＴＥの
再割当てか可能になり、このＡＳＴＥを参照していたす
べてのＡＬＥを調へる必要なしに、異なったＡＳＴＥＳ
Ｎを割り当ててその使用を制御することかできる。

ＡＳＴＥＳＨの使用により、制御プログラムは、ＡＳＴ
Ｅを使用することかできたすへてのプログラムまたは指
名可能ユニットを保持する必要はない。かくして’ｔ　
ＡＳＴＥＳＮを変えることでアクセス権限を変えること
ができ、適切なＡＳＴＥＳＮなしにＡＳＴＥを使用しよ
うとすると、例外又は割込みか生じる。これにより、オ
ペレーティング・ンステムは、ＡＳＴＥＳＨの変更前に
ＡＬＥで許可されたケイパビリティでＡＳＴＥをアクセ
スしようとする試みを知ることかできる。かくして、オ
ペレーティング・ノステムは、新しいあるいは異なった
空間のためにＡＳＴＥを安全に再使用する、または既存
の空間を使用するためその空間の現アクセス者の権限を
再ひ宵効化する機構を何する。

第７図、第８図及び第１０図はそれぞれ連係テーブル、
エントリ・テーブル及び連係スタックのエントリのフォ
ーマットを示している。これらのテーブルは、同しまた
は異なったアドレス空間にあるプログラムの間で制御を
移すために連係を確立するために本発明に従って使用さ
れる。

前述のように、ＰＣ番号は、／ステムによって呼び込ま
れかつサービス提供者によって構成される特定のＰＣル
ーチンを識別する。ＰＣルーチンを提供する各サービス
提供者は、自身のルーチンを定義するための１以上のエ
ントリ・テーブルを所存する。エントリ・テーブルは、
ＰＣルーチンへのアクセスを要求するアドレス空間の連
係テーブルに接続される。エントリ・テーブルの各エン
トリは１つのＰＣルーチンを定義し、その入口点及び動
作特性を含むと共に、ＰＣ命令がスタフキングＰＣかと
うかも示す。第７図は連係テーブル・エントリ（ＬＥＴ
）のフォーマントを示したもので、無効ビット（■）、
エントリ・テーブル起点（ＥＴＯ）及びエントリ・テー
ブル長（ＥＴＬ）を含み、これらによりエントリ・テー
ブル記述子か定義される。

第８図は第７図の連係テーブル・エントリにより指し示
されるエントリ・テーブルのエントリのフォーマットを
示している。エントリ・テーブル・エントリのビットＯ
〜１５は許可キー・マスク（Ａ　Ｋ　Ｍ　）を含み、こ
れは、ＰＣ命令を出したプログラムか問題状態において
このエントリ点を呼び出すことを許されているかどうか
を検査するのに用いられる。ビット１６〜３１は、Ｐ　
Ｃｓ　ｓ及びＰＣ−ｃｐのいずれが生じるかを示すエン
トリ・アドレス空間番号（ＥＡＳＮ）を含む。ＥＡＳＮ
がオールゼロであれば、ｐｃ−ｃｐが指定され、さもな
ければＰＣ−ｓｓが指定される。後者の場合、Ｅ　Ａ　
Ｓ　Ｎ　バー次ＡＳＮ　（ＰＡＳＮ）　をｆｆｌき換え
るアドレス空間番号（ＡＳＮ）を識別する。

ビット３２はアドレス指定モード・ビットであり、ＰＣ
オペレーンヨンで２８ｗ中のアドレス指定モード・ビッ
トを置き換える。ビット３３〜６２に含まれるエントリ
命令アドレス（Ｅ　Ｉ　Ａ）は、ＰＣオペレーノヨンで
２８ｗ中の命令アドレスを置き換える。ビット６３はエ
ントリ問題状態ビットてあり、ＰＣオペレーションで現
ＰＳＷＯ問題状態ビット（ビット１５）を置き換える。

ビット６４〜９５は、ＰＣオペーンヨンて汎用レジスタ
４に置かれるエントリ・パラメータを含む。ビット９６
〜１１１は、後述のＭビットの値に応じて汎用レジスタ
３の内容とオア結合されるかまたはその内容を置き換え
るエントリ・キー・マスク（ＥＫＭ）を含む。ビット１
２８はＰＣタイプ・ビット（Ｔ）で、これが１であれば
、ＰＣ命令かスタフキング・オペレーションを遂行する
ことを示す。ビット１３１はＰＳＷキー制御ビット（Ｋ
）であり、これが１であれば、ビット３６〜１３９のエ
ントリ・キー（ＥＫ）がスクッキングＰＣオペレーショ
ンでＰ　Ｓ　Ｗ中のＰＳＷキーを置き換えることを示す
。

このにビットかＯてあれば、２８ｗキーは変更されない
。ビット１３２は２８ｗキー・マスク制御ピッ）　（Ｍ
）であり、これが１であれば、ＥＫＭがスクッキングＰ
Ｃオペレーンヨンで汎用レジスタ３にあるＰＳＷキー・
マスクを置き換えることを示す。ＭビットがＯてあれば
、ＥＫＭはスタフキングＰＣオペレーンヨンで制御レジ
スタ３にあるＰＳＷキー・マスクとオア結合される。ビ
ット１３３は拡張許可指標制御ビア）（Ｅ）であり、こ
れか１であれば、ビット１４４〜１５９のエンドすＥＡ
ＸかスタッキングＰＣオペレーンヨンで制御レジスタ８
にある現ＦＡＸを置き換えることを示す。ＥビットかＯ
てあれば、制御レジスタ８にある現ＥＡＸは変更されな
い。ビット１３４はアドレス空間制御ビット（Ｃ）であ
り、これが１であれば、現Ｐ　Ｓ　Ｗのビット１７かス
タッキングＰＣオペレーンヨンで１にセットされること
を示ず。Ｃビットか０てあれば、現ＰＳＷのビット１７
も０にセットされる。スタッキングＰＣ命令が出される
時は、ＣＰＵは二次空間モードまたはアクセス・レジス
タ・モードのいずれかになければならないので、Ｃビッ
トか１であれば、ＣＰＵはアクセス・し／スタ・モード
になり、ＣビットがＯてあれば、−広空間モードになる
。ビット１３５は二次ＡＳＮ制御ピッ）　（Ｓ）であり
、これが１であれば、スタッキングＰＣ−ｓｓオペレー
ションてビット１６〜３１のＥＡＳＮが新しい二次ＡＳ
Ｈになりかつ新しい二次セグメント・テーブル記述子（
ＳＳＴＤ）が新しい二次セグメント・テーブル記述子（
ＰＳＴＤ）に等しく設定されることを示す。ＳピッがＯ
であれば、新しい二次アドレス空間番号（ＳＡＳＮ）及
び５ＳＴＤは、呼出しプログラムの古い二次アドレス空
間番号（ＰＡＳＮ）及びＰＳＴＤにそれぞれ等しく設定
される。

ＥＡＳＮかオールゼロでなければ、ビット１６１〜１８
５のＡＳＴＥアドレスはその右側に６個のゼロを付加さ
れて、ＥＡＳＮのＡＳＮ変換を適用した結果の実Ａ　Ｓ
　Ｔ　Ｅアドレスを形成する。かくして、エントリ・テ
ーブル・エントリ中のＥＡＳＮ及びＡＳＴＥアドレスか
ＳＴＤを含むＡＳＴ３０のエントリを指し示すことがわ
かる。ＥＡＳＮのＡＳＮ変換がＡＳＴＥアドレスを得る
ために遂行されるかとうか、あるいはビット１６１〜１
８５のＡＳＴＥアドレスがその指定されたＡＳＴＥを見
つけるのに使用されるかとうかは予測できない。

ＣＰＵは性能改善のために、ビット１６１〜１８５のＡ
ＳＴＥアドレスを用いてその指定されたＡＳＴＥを見つ
けることができる。

第９図は、指名可能ユニｙ）ごとに制御プログラムによ
って作成され得る連係スタック３５を示している。この
連係スタックは、スタッキング・オペレーションの間、
実行状態と汎用レジスタ及びアクセス・レジスタの内容
とを保管するのに用いる。連係スタックは、戻りオペレ
ーションの間に保管内容の一部を復元するのにも使用さ
れる。

連係スタックは仮想記憶域にあり、関連する指名可能ユ
ニットのためのホーム・アドレス空間に置かれる。第３
図の制御レジスタに関連して説明したように、ホーム・
アドレス空間は制御レジスタ１３のＨ８ＴＤによって指
定される。これは連係スタック情報を保護し、ユーザ・
アドレス空間で障害か発生した場合に連係スタック情報
の回復を可能にする。

連係スタックは問題状態プログラムからは保護されてお
り、それらのプログラムは、特別の抽出及び修正命令に
よる場合を除いて、連係スタックに保管されている情報
を調べたり修正したりすることはできない。連係スタッ
ク３５は、正方向ポインタ及び逆方向ポインタによって
連鎖される複数の連係スタック・セクション３６．３７
及び３８からなっていてもよい。

連係スタックには３種類のエントリ、すなわち逆方向ポ
インタを有する見出しエントリ４０、正方向ポインタを
有する後書きエントリ４２、及び状態エントリ４３（連
係スタック・セクション３６参照）がある。見出しエン
トリ及び後書きエントリはそれぞれ連係スタック・セク
ションの始め及び終りにあり、連係スタック・セクショ
ンを連鎖するのに使用される。見出しエントリ及び後書
きエントリは制御プログラムにより作成され、スタッキ
ング・オペレーションて実行状態及びレジスタ内容を保
管すべく状態エン）　ＩＪが付加される。

制御レジスタ１５にある連係スタック・エントリ・アド
レスは現状態エントリ４４を指し示すか、またはセクシ
ョン中の最後の状態エントリが除去されていると現セク
ションの見出しエントリを指し示す。

第１０図は連係スタック状態エントリの内容を示したも
のて、スタッキング命令命令の場合、汎用レジスタの内
容（ＧＲｓ）、アクセス・レジスタの内容（ＡＲｓ）　
、ＰＳＷキー・マスク（ＰＫＭ）、二次アドレス空間番
号（ＳＡＳＮ）　、制御レジスタ８からのＥＡＸｌ−次
アドレス空間番号（ＰＡＳＮ）　、及びＰＳＷの内容を
含む。これらはすべてスタッキング命令の開始時のもの
である。

さらに、使用されるＰＣ番号も含まれる。後述するブラ
ンチ・スタック命令の場合は、ＰＣ番号の代りにアドレ
ス指定モード・ビット及びブランチ・アドレスが保管さ
れる。

連係スタック・エントリはいずれのタイプも８バイトの
倍数の長さを有する。見出しエントリ及び後書きエント
リはそれぞれ１６バイトである。

状態エントリは１６８バイトである（第１０図の下側の
数字はバイト番号を示している）。いずれのタイプもそ
の終りに８バイトのエントリ記述子（第１０図の連係ス
タック状態エントリの４６参照）を有する。

エントリ記述子のビット０はアンスタック抑止ビット（
Ｕ）である。見出しエントリまたは状態エントリのエン
トリ記述子においてビットＵか１であれば、プログラム
戻りでのアンスタッキング・プロセスの間にスタック・
オペレーション例外が認識される。状態エントリがスタ
ッキング・プロセスの間に作成される時、そのエントリ
記述子のビットＵはＯにセットされる。

エントリ記述子のビット１〜７はエントリ・タイプ（Ｅ
Ｔ）・コードで、当該エントリ記述子を含む連係スタッ
ク・エントリのタイプを指定する。

ＥＴコードには次の４種類がある。

ｏｏｏｏｏｏ　ｉ　　見出しエントリ ０００００１０　　後書きエントリ ｏｏｏｏｉｏｏ　　ブランチ状態エントリ００００１０
１　　プログラム呼出し状態エントリ エントリ記述子のビット８〜１５は制御プログラムによ
って与えられるセクション識別子（ＳＩ）である。スタ
ッキング・プロセスで作成されるエントリでは、プロセ
スはＳＩを先行の連係スタック・エントリのＳＩに等し
く設定する。エントリ記述子のビット１６〜３１は、当
該エントリの終りから同し連係スタック・セクション中
の後書きエントリの始めまでのバイト数を指定する残余
自由空間（ＲＦＳ）フィールドを形成する。エントリ記
述子のビット３２〜４７は、同じ連係スタック・セクシ
ョンにおける次の連係スタック・エントリ（後書きエン
トリを除く）のサイズをバイトで指定する次エントリ・
サイズ（ＮＦＳ）フィールドを形成する。

スタッキング・プロセスの間に連係スタックで新しい状
態エンドすを作成する場合、現連係スタック・セクショ
ンか新しいエントリを含むのに十分な自由空間を持って
いると、新しいエントリは現連係スタック・エントリの
エントリ記述子の直後に置かれる。現セクションに十分
な自由空間かなくても、現セクンヨンの後に別のセクシ
ョンがあることを現セクンヨンの後書きエントリか示し
ていると、その後続セクションに十分な残余自由空間か
あれば、新しいエントリは後続セクションの見出しエン
トリのエントリ記述子の直後に置かれる。後続セクショ
ンがないことを後書きエン）・りが示していると、例外
が認識され、プログラム割込みが起こる。その場合、制
御プログラムが別のセクションを割り振り、それを現セ
クンヨンに連鎖して、スタッキング・オペレーションを
再実行させる。後続セクションがあっても、その中に十
分な自由空間がなければ、例外が認識される。

スタッキング・オペレーションで新しい状態エントリ４
４がうまく作成されると、制御レジスタ１５にある連係
スタック・エントリ・アドレスは、新しいエントリのエ
ントリ記述子の一番左のハイドを指定するように更新さ
れ、かくしてこのエントリが新しい現連係スタック・エ
ントリになる。

スタッキング・プロセスで状態エントリを作成する場合
、そのＮＦＳフィールドにはゼロが置かれ、作成された
状態エントリの長さは先行エントリのＮＦＳフィールド
に置かれる。戻りオペレーンヨンては、汎用レジスタ及
びアクセス・レジスタの内容、ならびに制御レジスタの
種々の内容か連係スタック状態エントリ４４から復元さ
れ、制御レジスタ１５にある連係スタック・エントリ・
アドレスは前の連係スタック・二ントりを指し示すよう
に変更される。状態エントリが戻りオペレーションのア
ンスタンキング・プロセスの間に論理的に削除されると
、先行エントリのＮＦＳフィールドにセロが置かれる。

」二連から明らかなように、連係スタックを使用すると
、プログラム制御か戻り命令によって被呼出しプログラ
ムから戻される時、呼出しプログラムの動作環境及び許
可レベルを復帰させることかできる。連係オペレーショ
ンは開始点まで遡れると共に、無効な変更か生しないよ
うユーザに強要する。

制御プログラムは、プログラムを含む各アドレス空間に
対してアドレス空間番号（Ａ　Ｓ　Ｎ）を割り当てる。

ＤＡＳ機構に関連して述べたように、ＡＳＮはＰＣ−ｓ
ｓオペレーンヨンの間に変換されることかある。しかし
、ＡＳＴＥアドレスがＥＴＥにあるので（第８図参照）
、ＰＣ−ｓｓオペレーションにおいて、ＡＳＴＥへのア
クセスをＡＳＮ変換なしにＥＴＥを用いて直接行なうこ
とかできる。制御プログラムは、アドレス空間に関連す
るＡＳＴＥにポインタを置くことによって、５ＴＤ１Ａ
Ｔ及び連係テーブルを各ＡＳＮと関連づける。それらの
アドレス空間にあるデータも、ＡＳＴＥを指し示すアク
セス・リスト・エントリを制御プログラムに作成させる
ことにより、アクセスすることができる。アドレス空間
によってはデータしか含まないものもある。そのような
アドレス空間はＡＳＮを持たない。データたけの空間の
場合は、ＡＳＴＥｌＳＴＤ、ＡＴ及びＡＬＥだけか使用
される。

第１１図及び第１２図はそれぞれＡＳＮ第１テーブル及
びＡＳＮ第２テーブルのエントリのフォーマットを示し
たものであるが、これらは前述のＤＡＳ機構のものとき
わめてよく似ている。第１１図及び第１２図の各エント
リは１つのアドレス空間を表わし、そのアドレス空間へ
の連係及びアドレス可能性を与えるべく制御プログラム
によって設定される。

第１２図はＡＳＴＥのフォーマットを示している。ＡＳ
ＴＥのビットＯは、ＡＳＴＥか無効かとうかを示す無効
ビットである。許可権テーブル起点（ＡＴ○）及び許可
権テーブル長（ＡＴＬ）は、関連する許可権テーブルの
許可権テーブル記述子（ＡＴＤ）を示す。ビット９６〜
１２７は関連する連係テーブル記述子（ＬＴＤ）を含み
、ビット１２８〜１５９は関連するアクセス・リスト記
述子（ＡＬＤ）を含む。ビット１６０〜１９１はＡＳＴ
Ｅ順序番号（Ａ　Ｓ　Ｔ　Ｅ　Ｓ　Ｎ）を含む。ＡＳＴ
Ｅは、制御プログラムによるアドレス空間の作成及び削
除に伴なって再割り振りされることかあるので、新しく
作成された各ＡＳＴＥは新しい固有のＡＳＴＥＳＮを割
り当てられる。ＡＲＴオペレーンヨンを実行する時、Ａ
ＳＴＥか異なったアドレス空間または異なった権限に対
して安全に再使用できるように、有効性検査として、ア
クセス・リスト中のＡＳＴＥＳＮとＡＳＴＥ中のＡＳＴ
ＥＳＮか比較される。

第１３図は、各ＡＳＴＥに関連する許可権テーブルを示
している。ＤＡＳ機構と同しく、各許可権テーブル・エ
ントリはＰビット及びＳビットを１つずつ持っている。

許可権テーブルのエントリは、関連するアドレス空間を
アクセスするために、使用されているＦＡＸの各値に対
して許可権テーブルに１つのエントリが存在するように
指標づけされる。後述のように、制御レジスタ８　（Ｃ
Ｒ８）にあるＥＡＸの値に対応する許可権テーブル・エ
ン）　ＩＪを用いて、プログラムがＡＳＴＥに関連する
アドレス空間のアクセスを許されているかとうかを調へ
ることができる。

第１４図は、制御レジスタ２にアドレスか保持されてい
る指名可能ユニット制御テーブル（ＤＵＣＴ）のフォー
マットを示している。ＤＵＣＴのハイド１６〜１９は指
名可能ユニット・アクセス・リスト記述子（ＤＵＡＬＤ
）を含む。ＤＵＣＴの他のハイドはＭＡＳ機構では使用
されないので、説明は省略する。

プログラム呼出しくＰＣ）命令は、連係機構の機能を上
げるべく改善された。ＰＣ命令が出された時、ＥＴＥ（
第８図）のＴビット、すなわちピント１２８か１てあれ
ば、スタッキングＰＣオペレーンヨンか実行される。ス
タッキングＰＣは、エントリ・テーブル・エントリ中の
許可キー・マスクにより、エントリ・テーブルから入る
ことを許される。特に、空間切替えを伴なうスタッキン
グＰＣは、（新しいプログラムに関連する）新しいＥＡ
Ｘを制御レジスタ８に置くことがある。スタッキングＰ
Ｃは、汎用レジスタ０〜１５の内容、アクセス・レジス
タ０〜１５の内容、更新された命令アドレス（戻りアド
レス）を含む完全なＰＳＷ、ＰＡＳＮｌＳＡＳＮ、ＰＫ
Ｍ、ＥＡＸ、エントリがプログラム呼出しによって作成
されたことを示す標識、及び２ワ一ド分の修正可能域を
エン）　ＩＪに保管する。修正可能域の目的は、プログ
ラムの障害が生じた時に適切な回復動作がとれるように
、プログラムの進行状況を記録できるようにすることに
ある。

連係機能を改善するため２つの新しい命令、すなわちブ
ランチ・スタック及びプログラム戻りが追加された。

ブランチ・スタック命令はＰＳＷ中の命令アドレスを変
更し、第９図の連係スタックにブランチ状態エントリと
呼ばれる状態エントリを作成する。

ブランチ状態エントリは、ブランチ・スタック命令によ
り作成されかつＰＣ番号の代わりにブランチ・アドレス
を含むということを除くと、プログラム呼出し状態エン
トリと同じである。ブランチ・スタック命令は、呼出し
プログラムの中、または被呼出しプログラムの入口点（
もしくはその近く）で使用することかできる。入口点で
のブランチ・スタック命令は、古い呼出しプログラムを
変更することなく連係スタックを使用することを可能に
する。

プログラム戻り命令は、スタッキングＰＣ命令またはブ
ランチ・スタック命令によって制御権を与えられたプロ
グラムから戻るのに用いられる。

プログラム戻り命令は最後の連係スタック状態エントリ
を論理的に削除する。このエントリはプログラム呼出し
状態エントリでもブランチ状態エントリでもよい。最後
の状態エントリがプログラム呼出し状態エントリであれ
ば、プログラム戻り命令ハ、エントリ中に保管されてい
たすべての状態情報ならひに汎用レジスタ２〜１４及び
アクセス・し／メタ２〜１４の内容を復元する。０番、
１番及び１５番の汎用レジスタ及びアクセス・レジスタ
は、プログラム戻り命令によっては変更されない。最後
の状態エントリがブランチ状態エントリてあれば、プロ
グラム戻り命令は、完全なＰＳＷ（ＰＥＲマスク・ビッ
トＲを除く）ならびに汎用レジスタ２〜１４及びアクセ
ス・し７スタ２〜１４の内容たけを復元する。ＰＥＲマ
スク・ビットＲ（第４図参照）はプログラム戻りオペレ
ーションによっては復元されない。スタッキング・プロ
グラム呼出し及びプログラム戻りの組合せは、非階層的
なプログラム連係、すなわちある範囲の権限を持ったプ
ログラムから、より小さい、より大きいまたはまったく
異なる権限を持ったプログラムへの連係を可能にする。

第１５図、第１６図及び第１７図は、スタッキングＰＣ
オペレーションを実行するのに必要なステップの論理フ
ローを示している。この論理フローは、ＤＡＳのプログ
ラム呼出し命令の実行にも使用できる。図面中の説明は
、種々の値か数学的にとのように操作されてアドレスを
生成するがを述べている。第３図に戻って、制御レジス
タ０のピッ）１５　（ＣＲｏ、１５）が０であれば、Ｅ
ＴＥは１６バイトであり、’Ｄ　Ａ　Ｓプログラム呼出
しオペレーションだけを実行てきる。ＣＲｏ、１５が１
であれば、ＥＴＥは３２バイトてあり、ＥＴＥビット１
２８がＤＡＳ　　ＰＣ及びスタッキングＰＣのいずれを
実行するのかを示す。

第１５図は、プログラム呼出しのＰＣ番号変換オペレー
ションの論理フローを示している。ＣＲｏ、１５＝１で
あれば、制御レジスタ５にあるＰＡＳＴＥ○（第３図参
照）によって指定されるＡＳＴＥが取り出される。この
−次ＡＳＴＥはピット９６〜１２７にＬＴＤを含む（第
１２図参照）。

プログラム呼出しがＤＡＳプログラム呼出してあれば（
ＣＲｏ、１５＝Ｏ）、通常のＤＡＳオペレーンヨンと同
じ＜、ＬＴＤは制御レジスタ５にある。

プログラム呼出し命令５０は、ＤＡＳの場合と同様に、
ＬＸ５１及びＥＸ５２からなるＰＣ番号を指定する。Ｌ
Ｘ５１は、加算操作５４により連係テーブル起点（ＬＴ
Ｏ）５３と結合され、連係テーブル・エントリ５５の実
アドレスを生成する。ＥＸ５２は、加算操作５６により
連係テーブル・エントリ５５のエントリ・テーブル起点
（ＥＴ○）と結合され、エントリ・テーブルにおけるエ
ントリ・テーブル・エントリ（ＥＴＥ）５７の実アドレ
スを生成する。

第１６図は、現−次に対するスタッキング・プログラム
呼出しくＰＣ−ｃｐ）及び空間切替えを伴なうスタッキ
ング・プログラム呼出しくＰＣ−ＳＳ）を実行するため
に第１５図から続く論理フローを示している。前述のよ
うに、ＥＴＥ５７のＴビット６０か１てあれば、スタッ
キング・オペレーションが実行される。まず、ＡＫＭ６
２の値が、問題状態におけるプログラム呼出し命令の実
行前に制御レジスタ３に存在していたＰＫＭ６４と６３
でアンド結合される。６３てのアンド操作の結果がオー
ルゼロであれば、プログラム呼出し命令はこの点から入
ることを許されず、オペレーションは終了する。６３て
のアンド操作でいずれかのビットが一致していると、プ
ログラムはこのエントリのところでプログラム呼出しを
行なうことを許され、オペレーションが続けられる。プ
ログラム呼出しが許されると、その実行前に存在してい
たＰＳＷ６５、ＥＡＸ６６、ＰＫＭ６４．５ＡＳＮ６８
及びＰＡＳＮｆ３９か連係スタック（ＬＳ）に置かれる
。図には示していないか、汎用レジスタの内容、アクセ
ス・レジスタの内容及びＰＣ番号も連係スタックに置か
れる（第１０図参照）。アドレス指定モード・ビットＡ
及びエントリ命令アドレス（Ｅｌ、Ａ）はそれぞれＰＳ
Ｗの７０及び７１のところに置かれる。ＥＴＥ５７のＰ
ビット及びＣビットはそれぞれＰＳＷの７２及び７３の
ところに置かれる。Ｋビットが１であれば、ＥＴＥ６７
のエントリ・キー（ＥＫ）はＰＳＷのキー・フィールド
７４に置かれる。Ｅビットが１であれば、エントリＥＡ
Ｘ　（ＥＥＡＸ）は７５に示すように制御レジスタ８に
置かれる。エントリ・パラメータ（ＥＰ）は７６に示す
ように汎用レジスタ４に置かれる。ＥＴＥ５７のＭビ、
トが１であれば、エントリ・キー・マスク（ＥＫＭ）は
７７に示すように制御レジスタ３にあるＰＫＭを置き換
える。しかし、Ｍビットか０てあれば、ＥＫＭはオア操
作７８により制御レジスタ３のＰＫＭとオア結合される
。ＰＣ−ｃｐオペレーションが実行されるか、またはス
タッキングＰＣ−ｓｓが実行されかつＳビットか０てあ
れば、制御レジスタ４にあったＰＡＳＮ６９が制御レジ
スタ３の５ＡＳＮ７９を置き換え、制御レジスタ１にあ
ったＰＳＴＤ８０か制御レジスタ７の５ＳＴＤ８１を置
き換える。スタッキングＰＣ−ｓｓが実行されかつＳビ
ットか１てあれば、制御レジスタ３の５ＡＳＮは新しい
ＰＡＳＮによって置き換えられ、制御レジスタ７の５Ｓ
ＴＤは新しいＰＳＴＤによって置き換えられる。これら
のオペレーションの後、ＥＴＥ５７のＡＳＮが８３でテ
ストされる。ＡＳＮかＯであれば、ＰＣ−ｃｐオペレー
ションの実行が完了したことを示す。しかし、ＡＳＮが
０てなければ、Ｐ　Ｃｓ　ｓオペレーションが実行され
、宛先空間に対するＡＳＴＥが得られる。

プログラム呼出しは、次の命令の保護されたコードを取
り出すために、ＰＳＷキー７４をＥＫで変更することも
てきる（Ｋビット＝１）。

制御レジスタ８にあるＦＡＸを変更することにより（７
５参照）、指名可能ユニットの作業を行なうように実行
される各プログラムに対して、ＤＵＡＬ及びＰＳＡＬに
あるＡＬＥを使用する許可を異なった形で与えることか
できる。制御レジスタ８のＦＡＸ７５は、スタッキング
・プログラム呼出しによってＥＥＡＸに等しく設定する
ことかできる（Ｅビット−１）。元のＦＡＸは、プログ
ラム戻りによって連係スタックから復元される。

かくして、各プログラムはプログラムの呼出しに使用さ
れるＥＴＥて指定されたＦＡＸを用いて実行することか
できる。一方、呼出し連係の間ＦＡＸを不変にしておく
ことも可能であり（Ｅビット二〇）、それにより呼出し
プログラムと同しアクセス権を被呼出しプログラムに持
たせることができる。

制御レジスタ３のＰＫＭ７７をプログラム呼出しによっ
てＥＫＭに等しく設定することにより（Ｍビット−１）
、被呼出しプログラムは呼出しプログラムのＰＫＭとは
無関係のＰＫＭを持つ。

この結果、被呼出しプログラムは、それか設定できるＰ
ＳＷキー値の点から、呼出しプログラムよりも小さいア
クセス権を持つことか可能になる。

一方、新しいＰ　Ｋ　Ｍ　７７は、所望であれば、古い
ＰＫＭ６４及びＥＫＭのオア結合（７８参照）に等しく
設定されることもある（Ｍビット二〇）。

新しい５ＡＳＮ及び新しい５ＳＴＤをそれぞれ新しいＰ
ＡＳＮ及び新しいＰＳＴＤに等しく設定すると（Ｓ＝１
）、被呼出しプログラムかＡＬＥＴ値ｘ’ｏｏｏｏｏｏ
ｏｉ　’の使用によって自動的に呼出しプログラムの一
次アドレス空間のアクセス権を持つようになるのを阻止
できる（アクセス権はＡＬＥまたはＤＡＳの二次ＡＳＮ
設定命令て得ることかてきる）。これは、被呼出しプロ
グラムのアクセス権を呼出しプログラムのものより小さ
くする別の方法である。一方、新しい５ＡＳＮ７９及び
新しい５ＳＴＤ８１がそれぞれ古いＰＡＳＮ６９及び古
いＰＳＴＤ８０に等しく設定されることもある（Ｓビッ
ト二〇）。

第１７図は、ＡＳＮ変換のステップの論理フローを示し
ている。ＤＡＳ機構と同しく、プログラムを含む各アド
レス空間はＡＳＮを割り当てられ、その値は対応するＥ
ＴＥ５７の９０のところに書き込まれる。ＡＳＮ９０は
２つの数値ＡＦＸ９１及びＡＳＸ９２からなる。これも
ＤＡＳ機構と同様である。制御レジスタ１４はＡＳＮ第
１テーブル起点（ＡＦＴ○）９３を含み、これは加算操
作９４でＡＦＸ９１と組み合わせると、ＡＳＮ第１テー
ブルにおけるＡＦＴＥ９５の実アドレスを与える。ＡＦ
ＴＥ９５はＡＳＮ第２テーブル起点（ＡＳＴＯ）９６を
含み、これは加算操作９７でＡＳＸ９２と組み合わせる
と、ＡＳＮ第２テーブル３０におけるＡＳＴＥ９８の実
アドレスを与える。ＣＲｏ、１５か１の時は、ＥＴＥ５
７にあるＡＳＴＥアドレス１００をＡＳＮ変換の代わり
に使用することかできる。制御レジスタ１４のビット１
２はＡＳＮ変換ビット（ＴＩＯＩ）である。

これかＯであれば、ＡＳＴＥアドレス１００もＡＳＮ９
０も使用てきない。Ｔビット１０１が１てあれば、いず
れかを使用できる。ＰＣ−ｓｓオペレーンＥ１７（Ｄ場
合、ＡＳＴＥ９８のＡＸ１０２及びＥＴＥ５７のＡＳＮ
９０がそれぞれ制御レジスタ４の１０３及び１０４のと
ころに置かれる。ＡＳＴＥ９８の５ＴＤ１０５は制御レ
ジスタ１の１０６のところに置かれる。ＣＲｏ、１５＝
１であれば、ＡＳＴＥアドレスはＰＡＳＴＥＯ１０７と
して制御し／メタ５に置かれる。ＣＲｏ、１５＝Ｏてあ
れば、制御レジスタ５にはＡＳＴＥ９８のＬＴＤ　１０
８か置かれる。第１７図のＡＳＮ変換はＤＡＳ及びＭＡ
Ｓのいずれのオペレーションにも適用できる。

第１５〜１７図に関連して説明したＰＣ−ｓｓオペレー
ンヨンは、命令取出しのために制御を新しいアドレス空
間へ移すのに使用できる。その場合、新しいアドレス空
間は一次アドレス空間として設定される。たとえば、Ｐ
Ｃ番号、エントリ・テーブル・エントリ及び連係テーブ
ル・エントリがサービス提供者によって設定される時、
そのＰＣ番号を呼び出すプログラムのアクセス権を設定
するためＡＫＭが特定される。呼出しプログラムがエン
トリ・テーブル・エントリによって定義されたプログラ
ムを呼び出す権限を持っていると（第１６図のアンド操
作６３かられかる）、ＰＣオペレーンヨンは制御レジス
タ８にあるＦＡＸを変更し得る。

たとえば、ＰＣオペレーションは、システム・サービス
を呼び出して、アクセス・リスト２４及び２５の一方に
新しいＡＬＥを付加するのにも使用できる。サービス・
プログラムは新しいアクセス・リスト・エントリを設定
して、アクセス・レフ０− ／スタ・モードのオペレーションで呼出しユーザか使用
する新しいＡＬＥＴを供給することができる。アクセス
・リスト・エントリを作成する時、呼出しユーザの制御
し／メタ８からのＥＡＸかＡＬ　Ｅ　Ａ　ＸとしてＡＬ
Ｅ中に置かれる。ＡＬＥが作成されると、サービス・プ
ログラムはそのＡＬＥに対するＡＬＥＴをユーザ・プロ
グラムに戻す。

ＡＬＥＴは、オペランドの取出しまたは記憶に使用する
のに都合のよい形で、記憶させたり、他のアドレス空間
へ送ったりすることかできる。上述の許可手順は、許可
されていないプログラムかＡＬＥＴを使用するのを阻止
する。

アクセス・リスト・エントりの所有者は、アクセス・リ
スト・エントリの生成時にそれを私用エントリまたは公
用エントリとして指定することかできる。私用エントリ
の場合は、所有者または許可されたユーザたけかアドレ
ス空間をアクセスでき、公用エントリの場合は、すべて
のユーザかアクセスできる。公用エントリはＰビット（
ビット７）二〇により示され、と゛のプログラムからも
自由に使用できる。Ｐビットが１であれば、そのＡＬＥ
は許可されたプログラムしか使用できない。

もし２以上のＦＡＸかＡＬＥを使用できるのてあれば、
制御プログラムは、関連するアドレス空間のＡＴにエン
トリを追加するための機構を提供する。

第１８図は、プログラム許可検査付きのアクセス・レジ
スタ変換を示している。アクセス・レジスタ・オペレー
ションでＡＬＥＴを用いてオペランドの取出しまたは記
憶を行なう場合、ＡＬＥＴか有効であることを確かめる
ため、ＡＬＥＴのビットＯ〜６か１１５て調ぺられる。

ＡＬＥＴ中のＰビット１１６かＯてあれば、アクセス・
リストはＤｔＪＡＬであり、Ｐビット１１６が１てあれ
ば、アクセス・リストはＰＳＡＬである。ＤＵＡＬの場
合、有効ＡＬＤは制御レジスタ２にアドレスが記憶され
ているＤＵＣＴから取り出される。ＰＳＡＬの場合、有
効ＡＬＤは制御レジスタ５にアドレスが記憶されている
一部ＡＳＴＥ　（ＰＡＳＴＥ）から取り出される。有効
ＡＬＤは、アクセス・リスト起点及びアクセス・リスト
長（ＡＬＬ）を含む。ＡＬＥＮかアクセス・リストの外
にないことを確かめるため、１１７でＡＬＥＮ及びＡＬ
Ｌが比較される。ＡＬＥＮかこの検査をバスすると、を
効アクセス・リスト起点は加算操作１１９によりＡＬＥ
Ｎと結合され、アクセス・リスト１２１中のＡ　Ｌ　Ｅ
　１２０のアドレスを生成する。ますＡＬＥ　１２０の
無効ビット（ビットＯ）か１２１て検査される。無効ビ
ットが０でＡＬＥ１２０が有効であることを示している
と、１２４でＡＬＥＴのＡＬＥＳＮ１２２及びＡＬＥ１
２０のＡＬＥＳＮ１２３か比較される。ＡＬＥＳＮ１２
２及びＡＬＥＳＮ１２３が等しければ、ＡＬＥＴはＡＬ
Ｅ１２０のアクセスを許されており、ＡＳＴＥアドレス
１２５を用いてＡＳＴＥ１２６か取り出される。ＡＳＴ
Ｅ１２６の有効性は、１２８て無効ビット１２７を検査
することにより確かめられる。ＡＳＴＥ　１２６か有効
であれば、ＡＬＥ１２０かＡＳＴＥ１２６のアクセスを
許されているかとうかを確かめるため、ＡＳＴＥＳＮ１
３０及びＡＳＴＥＳＮ１３１が１３２で比較される。こ
れらの検査により、ＡＲＴの有効性が確認される。

次に、呼出しプログラムのアドレス空間アクセス権か検
査される。最初の検査は１３５で行なわれ、Ｐビット１
３６がＯかとうかを調へる。Ｐビット１３６かＯてあれ
ば、すべてのプログラムがＡＬＥに関連するアドレス空
間をアクセスすることができ、これ以上の検査は行なわ
れない。Ｐビット１３６か１であれば、ＡＬＥＡＸ１３
７及び制御レジスタ８にあるＥＡＸ　１３８が比較器１
３９て比較される。これらが等しければ、プログラムは
このアドレス空間のアクセスを許されており、これ以上
の検査は行なわれない。１３９ての比較か不一致であれ
ば、ＡＳＮ拡張許可検査か１４０て行なわれる。ＡＳＮ
拡張許可検査１４０ては、制御レジスタ８にあるＥＡＸ
１３８か許可権テーブルの外にあるエントリを指定して
いないことを確かめるため、ＥＡＸ１３８及び許可権テ
ーブル長（ＡＴＬ）１４１が比較される。制御レジスタ
８にあるＥＡＸ　１３８は、ＡＴＯ１４２によって起点
か指定される許可権テーブルへの指標として使用される
。許可権テーブル中のＳビットかこのＥＡＸに対して１
にセットされていると、プログラムはアドレス空間のア
クセスを許され、１４５てのＤＡＴオペレー／ヨンのた
めに５ＴＤ１４４か供給される。

アクセス・リスト・エントリ中の私用ビット及びＡＬＥ
ＡＸフィールドは、ＡＬＥによって表わされるアドレス
空間へのプログラムのアクセスを許可したり禁止したり
する高性能の許可機構を提供する。私用ビットをＯにし
ておくと、アクセス・リストを用いて実行されるすへて
のプログラムかＡＬＥによって表わされるアドレス空間
をアクセスできる。ＡＬＥの私用ビットを１にセットし
かつ制御レジスタ８にあるユーザのＦ　ＡＸをＡＬＥＡ
Ｘフィールドに等しくしておくと、特定のＦＡＸを持っ
たプログラムがＡＬＥによって表わされるアドレス空間
をアクセスできる。最後に、ＡＬＥの私用ビットを１に
セットしかつ制御レジスタ８にあるユーザのＦＡＸが目
標空間の許可権テーブルにおいてＳビットが１であるエ
ントリを選択できるようにしておくと、異なったＦＡＸ
で実行される複数のプログラムがＡＬＥによって表わさ
れるアドレス空間をアクセスできる。

第１９Ａ図及び第１９Ｂ図は、アクセス・レジスタ変換
ステップ及び例外の流れを示している。

ＡＲＴ論理か呼び込まれる時、アクセス・レジスタＯ（
ＡＲＯ）が指定されたかとうかが１５０で調べられる。

アクセス・レジスタ０が指定されていると、ＡＲＴかテ
スト・アクセス・オペレーション（後述）によって呼び
込まれたかとうかが１５１で調べられる。アクセス・レ
ジスタ０が指定されていないか、またはテスト・アクセ
ス・オペレーションであったならば、アクセス・レジス
タにあるＡＬＥＴの使用が１５２で示される。アクセス
・レジスタＯが指定されかつこれがテスト・アクセス・
オペレーションでなければ、１５３てＸ′０ｏｏｏｏｏ
ｏｏ　’かＡＬＥＴに割り当てられる。

ついて、ＡＬＥＴかｘ’　ｏｏｏｏｏｏｏｏ　’かどう
かが１５４で検査される。もし「はい」であれば、１５
５て一部アドレス空間のためのＳＴＤが制御レジスタ１
から得られる。「いいえ」の場合は、１５６てＡＬＥＴ
がｘ’ｏｏｏｏｏｏｏｉ。

かとうかが検査される。もし「はい」であれば、１５７
て二次アドレス空間のためのＳＴＤが制御レジスタから
得られる。「いいえ」の場合は、１５８てＡＬＥＴのビ
ット０〜６か０かとうかが検査される。ビットＯ〜６が
Ｏてなければ、ＡＬＥＴの割り当てられた値は有効ては
なく、１５９てＡＬＥＴ指定例外が認識され、オペレー
ションは抑止される。

ビット０〜６かＯの場合は、１６０てＡＬＥＴのビット
７か１かとうかが検査される。１であれば、制御レジス
タ５にあるＰＡＳＴＥＯが１６１て解読され、ＰＳＡＬ
のための有効ＡＬＤが取り出される。ＡＬＥＴのビット
７が０てあれば、制御レジスタ２にあるＤＵＣＴ○が１
６２で解読され、ＤＵＡＬのための有効ＡＬＤか取り出
される。

１６３て取出しアドレスが無効であることかわかると、
１６４てアドレス指定例外か認識され、オフ７− ペレーンヨンは抑止される。アドレスが有効であれば、
ＡＬＥＴのＡＬＥＮが有効ＡＬＬ　（有効ＡＬＤのビッ
ト２５〜３１）の範囲外かどうかが１６５で検査される
。もし範囲外であれば、１６６でＡＬＥＮ変換例外が認
識され、オペレーションは無効にされる。１６５ての答
えが「いいえ」であれば、１６７でＡＬＥが見つけられ
、ＡＬＥアドレスが有効かとうかが検査される。ＡＬＥ
アドレスが有効でなければ、１６８てアドレス指定例外
が認識され、オペレーションは抑止される。ＡＬＥアド
レスがを効てあれば、ＡＬＥが有効かどうかを見るため
１６９でＡＬＥの有効ビットが検査される。ＡＬＥが有
効でなければ、１７０てＡＬＥＮ変換例外が認識され、
オペレーションは無効にされる。ＡＬＥが有効であれば
、１７１でＡＬＥＴのＡＬＥＳＮ及びＡＬＥのＡＬＥＳ
Ｎか比較される。１７１での比較の結果か不一致であれ
ば、１７２てＡＬＥ順序例外か認識され、オペレーショ
ンは無効にされる。１７１て一致が検出されると、ＡＬ
Ｅ中のＡＳＴＥアドレスを用いて１７３てＡＳＴＥか見
つけられる。ＡＳＴＥアドレスか有効かとうかか検査さ
れ、もし有効でなければ、１７４てアドレス指定例外か
認識されて、オペレーションは抑止される。ＡＳＴＥア
ドレスか有効であれば、ＡＳＴＥか有効かとうかを見る
ため１７＼ ５てＡＳＴＥの有効ビットか検査される。ＡＳＴＥかイ
ｆ効てなければ、１７６てＡ　Ｓ　Ｔ　Ｅ　Ｔｈ−動性
例外か認識され、オペレーションは無効にされる。

ＡＳＴＥが有効であれば、１７７てＡＬＥのＡＳＴＥＳ
Ｎ及びＡＳＴＥのＡＳＴＥＳＮか比較される。１７７て
の比較の結果が不一致であれば、１７８てＡＳＴＥ順序
例外か認識され、オペレーションは無効にされる。

」−述のステップ１６３〜１７８は、得られたエントリ
か有効かとうかを決定するものである。次の１７９ては
、ＡＬＥの私用ビット（ビット７）かＯかとうかか検査
される。また、ＡＬＥにあるＡＬＥＡＸ及び制御レジス
タ８にあるＥＡＸの比較も１７９て行なわれる。いずれ
かの検査で一致か検出されると、１８０でオペランドの
ためのＳＴＤかアドレス空間のＡＳＴＥから得られる。

私用ビットがＯてあれば、プログラムはアクセスを許さ
れており、アクセス・レジスタ変換の許可ステップは完
了する。私用ビットが１であってもＡＬＥＡＸかＥＡＸ
と等しければ、プログラムはアクセスを許されており、
アクセス・レジスタ変換の許可ステップは完了する。

プログデムが１７９てはまた許可されていない場合は、
１８１でＡＳＴＥのビット３０．３１．６０〜６３がＯ
かとうかを見ることによりＡＳＴＥの有効性か検査され
る。これらのビットがＯてなければ、１８２てＡＳＮ変
換指定例外が認識され、オペレーションは抑止される。

ＡＳＴＥかを効てあれば、ＦＡＸが許可権テーブルの外
のエントりを指定していないことを確かめるため、１８
３て制御レジスタ８にあるＥＡＸビットＯ〜１１の値及
び許可権テーブルの長さ（ＡＴＬ）か比較される。ＥＡ
Ｘピント０〜１１の値の方がＡＴＬよりも大きければ、
１８４で拡張許可例外が認識され、オペレーションは抑
止される。ＦＡＸが許可権テーブルの範囲内のエントリ
を指定していると、１８５で関連するエン）　ＩＪが許
可権テーブルで見つけられる。この許可権テーブル・エ
ントリのアドレスが有効でなければ、１８６でアドレス
指定例外が認識され、オペレーションは抑止される。ア
ドレスか有効であれば、１８５て見つけられた許可権テ
ーブル・エントリの二次許可ビット（Ｓビット）が１か
とうかを見る拡張許可検査が１８７で行なわれる。１８
７での検査結果が「はい」であれば、呼出しプログラム
はこのアドレス空間に関連する許可権テーブルによって
許可されているプログラムのうちの１つであり、１８８
でこのアドレス空間のためのＳＴＤかＡＳＴＥから得ら
れる。１８７での検査結果か「いいえ」であれば、プロ
グラムは許可されておらず、１８９で拡張許可例外か認
識され、オペレーションは無効にされる。

ＭＡＳ機構は、前述のテスト・アクセス・オペレーショ
ンを実行するため、テスト・アクセス・レジスタ（ＴＡ
Ｒ）命令を使用する。ＴＡＲ命令のフォーマットは次の
とおりである。

ＴＡＲＡｌ、Ｒ２ ＴＡＲ命令では、第１オペランドＡ１のアクセス・レジ
スタにあるものとして指定されたＡＬＥＴが、第２オペ
ランドＲ２によって指定された汎用レジスタにあるＦＡ
Ｘを用いてＡＬＥＴ変換例外を検査される。ＴＡＲ命令
は、第１９Ａ図のステップ１５１で「はい」と判定され
ると、第１９Ａ図及び第１９Ｂ図のＡＲＴオペレーショ
ンを実行させる。ＴＡＲ命令は、次のテスト結果をＰＳ
Ｗの条件コード（ＣＣ；第４図参照）に戻す。

０−指定されたＡＬＥＴは０であり、アクセスに対して
有効である。

１　＝指定されたＡＬＥＴはＯまたは１ではなく、制御
レジスタ２によってアドレスされるＤＵＡＬにあり、指
定されたＦＡＸでのアクセスに対してを効である。

２　：指定されたＡＬＥＴはＯまたは１ではな（、制御
レジスタ５によってアドレスされるＰＳＡＬにあり、指
定されたＦＡＸてのアクセスに対してを効である。

３−指定されたＡＬＥＴは１であるか、または指定され
たＦＡＸでのアクセスに対して無効である。

入力ＦＡＸを用いて許可例外についてＡＬＥＴをテスト
できるようにしておくと、プログラムは、ＡＬＥＴか呼
出しプログラムのＰＡＳＮを参照するのか（ＡＬＥＴ二
〇）、ＤＵＡＬを参照するのか、呼出しプログラムのＰ
ＳＡＬを参照するのかを決定することができる。これは
、プログラムをＡＬＥＴの内部フォーマットとは無関係
にする。

ＴＡＲ命令を用いてＡＲＴを実行する時、ＡＬＢエント
リが作成される。かくして、ＡＲＴ中に例外が生じなけ
れば、ＡＲにあるＡＬＥＴが実際に使用される時、ＡＬ
Ｂはエントリを含む。

第２０図はＴＡＲ命令の使用例を示している。

指名可能ユニットのタスク制御ブロックＴＣＢ　１は、
２００ての実行中、５のＥ、ＡＸを持っている。

このＦＡＸにより、プログラムは、ＴＣＢｌについての
指名可能ユニット・アクセス・リスト（ＤＵＡＬ）の特
定のエントリを使用することができる。２０１で、第１
プログラムがアドレス空間ＡＳＮ２にある第２プログラ
ムに対しプログラム呼出しを行ない、第２プログラムで
使用すべきＡＬＥＴを渡す。２０２て、ＡＳＮ２にある
プログラムが８のＦＡＸを用いて実行されるが、これは
呼出しプログラムのＦＡＸとは異なっている。もしプロ
グラムか２０２で呼出しプログラムによって与えられた
ＡＬＥＴを使用すると、／ステム保全の問題が生じる。

呼出しプログラムはＡＬＥＴを参照するＦＡＸ権限を持
っていないことかあるが、ＡＳＮ２のプログラムは持っ
ている。ＡＳＮ２のプログラムは、呼出しプログラムか
渡されたＡＬＥＴを使用する権限を持っていたかどうか
を調へる有効性検査を実行しなければならない。２０３
で、ＡＳＮ２のプログラムは、入力ＡＬＥＴ及び呼出し
プログラムのＦＡＸ　（＝５）を指定するＴＡＲ命令を
用いて、有効性検査を実行する。呼出しプログラムのＦ
ＡＸは、ＡＳＮ２へのプログラム呼出して作成された連
係スタック・エントリから得られる。ＴＡＲ命令の実行
の結果、呼出しプログラムがＡＬＥＴの使用を許されて
いたことを示す条件コードが与えられると、ＡＳＮ２の
プログラムはその機能の遂行を続けることができる。

呼出しプログラムかＡＬＥＴの使用を許されていなけれ
ば、ＡＳＮ２のプログラムは呼出しプログラムを打ち切
るか、または呼出しが成功しなかったことを示す戻りコ
ードを呼出しプログラムに戻す。２０４で戻り命令によ
り制御が戻されると、呼出しプログラムのＦＡＸ　（＝
５）がスタックから復元され、ＡＳＮｌのプログラムは
このＦＡＸを用いて実行を続ける。

Ａ　Ｌ　Ｅ　Ｔ　宵効性検査機能は頻繁に要求される。

第２０図の例では、ＡＳＮ２にあるプログラムへの呼出
しのだひに必要とされる。この機能はオペレーティング
・システムのサービス・ルーチンによっても提供できる
か、そうするとオーバーヘッドか大きくなり過ぎる。も
しＴＡＲ機能かなければ、呼出しプログラムのＡＬＥＴ
を参照してＦＡＸを変更しなければならないプログラム
は、たとえば２つのＰＣ命令を使用する必要がある。最
初のＰＣ命令はＦＡＸを変更せず、呼出しプログラムの
ＦＡＸを用いて呼出しプログラムのパラメータが参照さ
れる。あとで２番目のＰＣ命令が実行され、被呼出しプ
ログラムが使用する新しいＦＡＸが与えられる。呼び出
されたサービスは、その機能を遂行するのに異なったＦ
ＡＸを必要とすることがあり、この機構は正しいＦＡＸ
の使用を可能にする。かくして、ＴＡＲ機能はより効率
のよい検査を可能にする。第２０図の例では、ＴＡＲ命
令がＤＵＡＬのＡＬＥＴと共に使用されているが、ＤＵ
ＡＬ及びＰＳＡＬのいずれのＡＬＥＴも使用できる。

第２１図〜第２５図を参照するに、アクセス・レジスタ
変換（ＡＲＴ）機構は、通常、アクセス・リスト記述子
ならびにアクセス・リスト、ＡＳＮ第２テーブル及び許
可権テーブルで指定される情Ｎが、ＡＲＴルックアサイ
ド・バッファ（ＡＬＢ；第２図の１９９）と呼ばれる特
別のバッファに保持されるように構成される。アクセス
・リスト記連子（ＡＬＤ）　、アクセス・リスト・エン
トリ（ＡＬＥ）　、ＡＳＮ第２テーブル・エントリ（Ａ
ＳＴＥ）及び許可権テーブル・エントリ（ＡＴＥ）は集
合的にＡＲＴテーブル・エントリと呼ばれる。

ＣＰＵは、ＡＲＴテーブル・エントリを最初にアクセス
する場合にのみ、実記憶域にあるＡＲＴテーブル・エン
トリを参照する必要かある。エントリ中の情報をＡＬＢ
に置いておくと、そのあとのＡＲＴオペレーンヨンをＡ
ＬＢ中の情報を用いて実行することができる。ＡＲＴプ
ロセスでＡＬＢを用いた場合、実記憶域でのＡＬＤ、Ａ
ＬＥｌＡＳＴＥまたはＡＴＥの変更は必すしもたたちに
変換に影響を及ぼさなくてもよい。

ＡＬＢの大きさ及び構造は実施態様に応じて異なる。た
とえば、アクセス・レジスタ１〜１５とそれぞれ１対１
に対応する１５個のエントリを含み、各エントリかセグ
メント・テーブル記述子（ＳＴＤ）たけからなるように
ＡＬＢを構成することかでき（第２４図参照）、またＡ
ＬＥＴ、現指名可能ユニット制御テーブル起点または一
部ＡＳＴＥ起点、及び現拡張許可指標に基づいて選択さ
れる値の配列を含むようにＡＬＢを構成することができ
る。前者の場合、アクセス・レジスタか再ロードされる
と対応するＡＬＢエントリかクリアされ、制御レジスタ
２．５または８の内容が変更されるとＡＬＢ全体がクリ
アされる。後者の場合、アクセス・レジスタ又は制御レ
ジスタの内容か変更されても、ＡＬＢの中の情報は維持
される。

ＡＬＢ内部のエントリは、プログラムによる明示的なア
ドレス指定ができないようになっている。

ＡＬＢにおける情報の保持はたとえ可能であったとして
も、そのすべての場合において保持しなければならない
ということはない。さらに、ＡＬＢ中の情報は、クリア
しなければならない場合以外にもクリアすることができ
る。ＡＬＢ中のすべての情報かクリアされるのは、ＡＬ
Ｂ除去命令もしくはプレフィクス設定命令の実行または
ＣＰＵリセントによる場合たけである。

ＡＬＢエントリは、実記憶域にあるＡＲＴテーブル・エ
ン）　ｌ）から取り出された情報、及び実記憶域にある
ＡＲＴテーブル・エントリを選択するのに用いる情報を
含む。実記憶域にあるＡＬＤはアクセス・リスト記述子
ソース起点（ＡＬＤＳＯ）を用いて選択される。ＡＬＤ
ＳＯは、変換中のＡＬＥＴにある一部リスト・ビットか
Ｏてあれば、制御レジスタ２にある指名可能ユニント制
御テーブル起点（ＤＵＣＴＯ）であり、−次リスト・ビ
ットが１てあれば、制御レジスタ５にある一部ＡＳＮ第
２テーブル・エントリ起点（ＰＡＳＴＥ○）である。

ＡＬＤのアクセス・リスト起点部分は、ＡＬＥＴと共に
、実記憶域にあるＡＬＥを選択するのに使用される。

ＡＬＥ中のＡＳＴＥアドレスは、実記憶域にあるＡＳＴ
Ｅを選択するのに使用される。

ＡＳＴＥ中の許可権テーブル起点は、制御レジスタ８に
あるＦＡＸと共に、実記憶域にあるＡＴＥを選択するの
に使用される。

第２１図を参照するに、ＡＬＢの最初の実施例では、Ａ
ＬＢ−ＡＬＤ及びＡＬＢ−ＡＬＥが結合されてＡＬＢ−
ＡＬＤ／ＡＬＥになり、したがってアクセス・リスト起
点をＡＬＢエントリに置く必要はない。ＡＲＴ要求のた
めのＡＬＤＳＯ及びＡＬＥＴがＡＬＢエントリの内容と
一致すると、ＡＬＢは次のような情報を与える二Ｐビッ
ト、ＡＬＥＡＸ、ＡＳＴＥアドレス及びＡＳＴＥＳＮｏ
これらはすべてＡＬＥからのものである。かくして、こ
のタイプのエントリは、アクセス権の再検査を可能にし
、またＳＴＤを得るためのＡＳＴＥへのアクセスを、Ａ
ＳＴＥＳＮエントリの検査を伴なって、使用時に実行す
ることかできる。異なったＡＬＥＴか同じＡＳＴＥ及び
ＳＴＤを指し示していてもよいので、これはＡＬＢの効
率的な使用を可能にする。このようなＡＬＢの設計は、
適切なアクセス・リストの使用及びＡＬＥの決定の代わ
りになるものであるが、ＡＳＴＥ及び許可機構は前と同
様に使用される。

第２２図を参照するに、ＡＳＴＥの機能もＡＬＢに組み
込めば、ＡＬＢから直接ＳＴＤを得ることができる。Ａ
ＬＤＳＯ及びＡＬＥＴは、もし八ＬＢにおいて一致が生
じていると、次のような情報を与える：Ｐビット、ＡＬ
ＥＡＸ１許可権テーブル起点（ＡＴＯ）、許可権テーブ
ル基（ＡＴＬ）及び５ＴＤｏＳＴＤ１ＡＴＯ及びＡＴＬ
かすでにＡＬＢに保持されているのて、これらを得るた
めにＡＳＴＥかアクセスされることはない。しかし、Ａ
ＳＴＥＳＮかＡＳＴＥにおいて変更されるのであれば、
ＡＬＢはＡＳＴＥＳＨによるケイパビリティの再検査な
しにＳＴＤを含むことになるので、ＡＬＢを除去しなけ
ればならない。

第２３図を参照するに、ＡＬＢの第３の実施例は、ＡＬ
ＤｌＡＬＥｌＡＳＴＥ及びＡＴＥからの情報及び属性を
単一のＡＬＢエン）　ＩＪに組み込んでいる。簡略化を
考えると、ＡＬＤソース起点が制御レジスタ２または５
て変更される度に、第２３図の実施例におけるＡＬＢの
すへてのエン）　ＩＪか自動的にクリアされるのであれ
ば、ＡＬＢエン１−　ＩＪにＡＬＤＳＯフィールドを含
ませておく必要はない。また、ＥＡｘフィールドが制御
レジスタ８て変更される度に、機械がＡＬＢのエントリ
をクリアするのであれば、Ｐ、ＡＬＥＡＸｌＥＡＸ及び
Ｓの各フィールドを含ませておく必要はない。

このような簡略化した実施例は第２４図に示されており
、そこでは各ＡＬＥＴは、ＳＴＤを不適切な使用から保
護するのに必要なＡＬＢ除去操作によって左右されるが
、単にＳＴＤを取り出すだけである。最後に、各エント
リがアクセス・レジスタ１〜１５のそれぞれと１対１に
対応しており、かつ対応するアクセス・レジスタか再ロ
ードされる時にクリアされるのであればＮ　ＡＬＥＴフ
ィールドも不要である。

Ｏ及び１のＡＬＥＴ値の変換はＡＬＢの使用を許されな
い。実際の構成が制御レジスタ１及び７の内容の付加的
な写しを何するのであれば、これらの制御レジスタの変
更を追跡するために機械は何らかの動作を実行する必要
かあるかも知れない。

ＡＬＢエントリの作成、及びプログラムによるＡＲＴテ
ーブル・エントリ（実記憶域にある）の操作の効果は、
ＡＲＴテーブル・エントリか特定のＣＰＵに属している
かとうか、及びエントリが有効かとうかによって異なる
。

ＡＲＴテーブル・エントリが特定のＣＰＵに属している
場合、そのＣＰＵはアクセス・レジスタ変換に当該エン
トリを使用することかできる。ＡＲＴテーブル・エント
リは一時に２以上のＣＰＵに属していてもよい。

アクセス・リスリ・エントリまたはＡＳＮ第２テーブル
・エントリは、関連する無効ビットがＯてあれば、有効
である。アクセス・リスト記述子及び許可権テーブル・
エントリは無効ビットを持っておらす、したがって常に
有効である。−夕空間アクセス・リスト記述子は、−次
ＡＳＴＥ中の無効ビットの値とは無関係に有効である。

ＡＲＴテーブル・エントリは、ＣＰＵに付属させられて
有効な時、ＡＬＢ中に置くことができる。

アクセス・リスト記述子は、制御レジスタ２にある指名
可能ユニット制御テーブル起点によって指定される指名
可能ユニット制御テーブルの内部、または制御レジスタ
５にある一部ＡＳＴＥ起点（ＰＡＳＴＥＯ）によって指
定される一部ＡＳＴ＝９３− Ｅの内部にあるとき、ＣＰＵに付属させられる。

制御レジスタ５は、制御レジスタＯのビット１５、すな
わち多重アドレス空間制御ビットの値とは無関係に一部
ＡＳＴＥ起点を含むものと考えられる。

第２５図はＡＬＢの良好な実施例を示している。

この実施例では、ＡＬＢはいくつかの異なったテーブル
で構成され、これらのテーブルはＡＬＢの使用中に別々
にかつ順次にアクセスされ、ＳＴＤに対する２以上のパ
スを与える。最初のステップでは、ＡＬＤＳＯ及びＡＬ
ＴＥからなるエントリを探索キーきして用いてＡＬＢ−
ＡＬＤ／ＡＬＥテーブルがアクセスされ、キーとすべて
のテーブル・エントリが比較されて（ブロックＣ）、も
し一致が検出されると、正しい結果か次のステップヘゲ
ートされる（ブロックＧ）。ＡＬＢ−ＡＬＤ／ＡＬＥエ
ントリは結果の情報として、Ｐビット（私用ビット）　
、ＡＬＥＡＸ、ＡＳＴＥアドレス及びＡＳＴＥＳＮを供
給する。次のステップでは、ＡＳＴＥアドレスがＡＬＢ
−ＡＳＴＥテープルへの探索キーとして使用される（比
較ブロックＣ）。一致か検出されると、ＡＳＴＥＳＮｌ
ＡＴＯ，ＡＴＬ及びＳＴＤからなるＡＬＢ−ＡＳＴＥエ
ントリがゲートされる（ブロックＧ）。ＡＳＴＥＳＮは
ＡＬＢ−ＡＬＤ／ＡＬＥエントリからのＡＳＴＥＳＮと
比較される。ＡＬＢプロセスを続けるためには、これら
が一致していなければならない。ＡＬＢ−ＡＬＤ／ＡＬ
ＥエントリからのＰビットが１でかつ制御レジスタ８（
ＣＲ８）にあるＥＡＸかＡＬＢ−ＡＬＤ／ＡＬＥエント
リ中の、Ａ、　Ｌ　Ｅ　Ａ　Ｘと一致しなければ、ＡＬ
Ｂ−ＡＴＥテーブルを用いた許可検査か行なわれる。そ
の場合、ＡＴＯ及びＥＡＸか検索キーとして使用される
。

ＦＡＸは制御レジスタ８から得られ、ＡＴＯは２番目の
ステ、プて見つかった結果から得られる。

一致か検出されると、一致したＡＬＢ−ＡＴＥエントリ
から二次ビット、すなわちＳビットか検査結果としてゲ
ートされる。

ＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）は、ＡＬＢ
−ＡＬＤ／ＡＬＥエントリまたは付属された有効なＡＬ
ＥにあるＡＳＴＥアドレスによって指定されると、ＣＰ
Ｕに付属させられる。

許可権テーブル・エントリはＡＬＢ−ＡＳＴＥエントリ
または付属された有効なＡＳＴＥによって指定される許
可権テーブル内にあると、ＣＰＵに付属させられる。

ＡＬＢ−ＡＬＤ／ＡＬＥエントリは、以下の条件がすべ
て満たされた場合にのみＡＲＴに使用されるようにして
もよい。

１、変換すべきＡＬＥＴか１より大きい値を持っている
。（もしＡＬＥＴが０または１てあれば、ＣＲ１または
ＣＲ７の内容が使用される。）２、ＡＬＢ−ＡＬＤ／Ａ
ＬＥにあるＡＬＤＳＯが使用中のＡＬＤＳＯと一致して
いる。

３、ＡＬＢ−ＡＬＤ／ＡＬＥエントリにあるＡＬＥＴか
変換すべきＡＬＥＴと一致している。

４、　　ＡＬＢ−ＡＬＤ／ＡＬＥ　　エ　ン　ト　リ　
がＡＬＥ許可検査に合格する、すなわち以下の条件のい
ずれかが真である。

ａ、ＡＬＢ−ＡＬＤ／ＡＬＥ−ｃ７トリにある私用ビッ
トが０゜ ｂ、ＡＬＢ−ＡＬＤ／ＡＬＥエントリにあるＡＬＥＸが
現ＥＡＸに等しい。

Ｃ６現ＦＡＸか、ＡＬＢ−ＡＬＤ／ＡＬＥによってアド
レスされたＡＳＴＥにより指定される許可権テーブルに
つき１の二次ビット（Ｓビット）を選択。

ＡＬＢ−ＡＳＴＥエントリは、その中のＡＳＴＥアドレ
ス及びＡＳＴＥＳＮか使用中のＡＬＥまたはＡＬＢ−Ａ
ＬＤ／ＡＬＥにあるＡＳＴＥアドレス及びＡＳＴＥＳＮ
と一致する時はいってもＡＲＴのために使用することが
できる。

また、２以上のＡＬＢ−ＡＬＤ／ＡＬＥエントリか同し
ＡＬＢ−ＡＳＴＥエントリを指定してもよく、そうすれ
ばＡＬＢ−ＡＳＴＥテーブルに対するより多くのパスを
提供することができ、ＡＬＢに別々のタイプのテーブル
を使用することが正当化される。

ＡＬＢ−ＡＴＥエン）　ＩＪは、以下の条件が両方共満
たされると、ＡＲＴのために使用することかできる。

１、ＡＬＢ−ＡＴＥエントリにあるＡＴＯが使用中のＡ
ＳＴＥまたはＡＬＢ−ＡＳＴＥエントリにあるＡＴＯと
一致する。

２、ＡＬＢ−ＡＴＥエントリにあるＥＡＸが現ＥＡＸと
一致する。

付属された無効なＡＲＴテーブル・エントリが有効化さ
れる時、または付属されていない有効なＡＲＴテーブル
・エントリが付属され、かつＡＲＴテーブル・エントリ
から生成される使用可能なエントリがまだＡＬＢにない
時は、変更の効果は遅くとも現命令の終了までに生しる
。

ＡＬＢの内容は、ＡＲ内容の変更による影響を受けない
。ＡＬＢは、異なったＡＲ内容、または異なった指名可
能ユニットををする異なったＦＡＸ定義域に関係する情
報を同時に含むことができる。もしタスクが切替え後に
再ひ指名されるのであれば、ＡＬＢはＡＲＴのための使
用可能なエントリを含み得る。

付属された有効なＡＲＴテーブル・エントリか＝９８− 変更される時、及びＡＬＢがそのエントリの写しをクリ
アされる前にそのエントリを必要とするＡＲＴが実行さ
れようとする時は、次のような予測不能の結果か生し得
る。新しい値の使用が、命令と命令の間、または命令の
実行中（変更を生じさせた命令を含む）に始まり得る。

さらに、ＡＬＢは、当該エントリの写しをクリアされる
まで、古い値及び新しい値の両方を含む可能性かあるた
め、特定のＡＲＴオペレーンヨンでどちらの値が選択さ
れるかは予測できない。

アクセス多重ロード命令（ＬＯＡＤ　　ＡＣＣＥＳＳ　
　ＭＵＬＴＩＰＬＥ）または制御情報ロード命令（ＬＯ
ＡＤ　　Ｃ０ＮＴＲ０Ｌ）　がＡＲＴに関連するパラメ
ータを変更する時、オペレーションの開始時におけるこ
れらのパラメータの値はオペレーションの間中を効であ
る。

ＡＬＢは、ＡＬＢ除去命令（ＰＵＲＧＥ　　ＡＬＢ）ま
たはプレフィクス設定命令（ＳＥＴ　　ＰＲＥＦｌ［Ｘ
）の実行、及びＣＰＵリセットによりすべてのエントリ
をクリアされる。これらの命令は、ＡＬＢに望ましくな
い状態が生じるのを阻止するために使用される。

Ｆ、まとめ及び発明の効果 多重アドレス空間（ＭＡ　Ｓ　）機構は、次の２つの主
要領域において改善をもたらす。

１、データ・アクセス：　プログラムは、命令空間を含
む１６までの異なったアドレス空間にあるデータを、と
の制御パラメータも変更することな（、同時にアクセス
することができる。これは、１６個の新規なレジスタ、
すなわちアクセス・レジスタにより可能となる。アクセ
ス・レジスタの内容を変えれば、より多くのアドレス空
間をアクセスすることかできる。

２、プログラム連係：　エントリ・テーブル・エントリ
の内容か拡張され、プログラム呼出しオペレーションに
おいてより多くの状況変化か可能になった。プログラム
呼出し中の状況の保管、及び新規な命令、すなわちプロ
グラム戻り命令（ＰＲＯＧＲＡＭ　　ＲＥＴＵＲＮ）に
よるその復元のために、連係スタックが設けられる。連
係スタックを使用するブランチ型の新規な連係もある。

ＭＡＳは１６個の３２ビツト・アクセス・レジスタ０〜
１５　（ＡＲＯ−ＡＲ１５）を備えている。

これらのアクセス・レジスタは、新規なアドレス指定モ
ード、すなわちアクセス・レジスタ・モードで記憶域オ
ペランドをアドレスするのに使用される。アクセス・レ
ジスタ・モードは、ＰＳＷにおける新規なビット設定で
実現される。

アクセス・レジスタ・モードにおいては、命令のＢフィ
ールドまたはＲフィールドは、記憶域オペランド・アド
レスを含む汎用レジスタの他に、同し番号のアクセス・
レジスタも指定する。アクセス・レジスタの内容は、Ｄ
ＡＴによって記憶域オペランド・アドレスを変換するの
に用いるセグメント・テーブル記述子（ＳＴＤ）を得る
ために、アクセス・し７スタ変換（ＡＲＴ）と呼ばれる
プロセスて使用される。

アクセス・レジスタによって指定されたアドレス空間は
ＡＲ指定アドレス空間と呼ばれる。

アクセス・レジスタはデータ・アドレスにのみ適用され
、命令アドレスには適用されない。アクセス・レジスタ
・モードにおいては、命令は常に一部アドレス空間から
取り出される。（あるアドレス空間から別のアドレス空
間へブランチすることはできない。） ＲＸ形式の命令のＸフィールドで指定されたアクセス・
レジスタの内容は無視される。ＢフィールドまたはＲフ
ィールド指定されたアクセス・レジスタだけがＡＲＴで
使用される。

アクセス・レジスタの使用により、任意の２つのアドレ
ス空間の間でデータを移動することができ、完全命令セ
ットを用いて複数の異なった空間にあるデータを同時に
処理することができる。

ＤＡＳ命令のうち、二次空間から一次空間への移動を行
なう命令（ＭＯＶＥ　　Ｔｏ　　ＰＲＩＭＡＲＹ）及び
−広空間から二次空間への移動を行う命令（ＭＯＶＥ　
　Ｔｏ　　５ＥＣＯＮＤＡＲＹ）は、アクセス・レジス
タ・モードでは実行を許されないが、キーを用いた移動
命令（ＭＯＶＥ　　ＷＩＴＨＫＥＹ）は実行可能であり
、したがってＤＡＳ機構と同様に、ソース・データ域及
びターゲラ）・・データ域に対して異なったアクセス・
キーを持つことかできる。

アクセス・レジスタの内容は、一般には、アクセス・リ
ストと呼ばれるデータ域のエントリを指定するので、ア
クセス・リスト・エンｌ−ＩＪ・トークン（ＡＬＥＴ）
と呼ばれる。ＡＲＴは、指定されたアクセス・リスト・
エントリの内容を用いることによって、ＤＡＴで使用さ
れるセグメント・テーブル記述子を得る。

「１・−クン」という用語を用いた理由は、ＡＬＥＴか
アドレス空間をアクセスするとのようなケイパビリティ
も直接伝えることかないからである。

ＡＬＥＴはアクセス・リスト・エントリを指定するたけ
てあり、指定されたエントリか実際のケイパビリティを
表わす。

ＡＬＥＴは通常のデータとして操作てきる。ＭＡＳ機構
は、アクセス・し７スタ、汎用レジスタ及び記憶装置の
間でＡＬＥＴを転送するための命令を含む。特に、被呼
出しプログラムはアクセス・レジスタの内容を記憶装置
に保管し、自身の目的のためにアクセス・レジスタをロ
ードシ、シかる後、元の内容を復元することができる。

呼出しプログラム側から見れば、アクセス・レジスタの
内容は変わっていない。

ＡＬＥＴは、たとえアクセス・レジスタＯか記憶域オペ
ランドのアドレス指定に関与しないとしても、アクセス
・レジスタＯを転送元及び転送先にすることかできる。

ＡＬＥＴの値Ｏ及び１は特別な値であって、アクセス・
リスト・エントリを使用することなく、−広空間及び二
次空間をそれぞれ指定する。そのため、プログラムは自
身の命令アドレス空間を指定スるアクセス・リスト・エ
ントリを作成する必要なしに、その命令アドレス空間を
アクセスすることかでき、また空間切替えを伴なうプロ
グラム呼出し後に、被呼出しプログラムは同様にして呼
出しプログラムの空間をアクセスすることができる。被
呼出しプログラムは、呼出しプログラムの空間へのアク
セスを拒否されることもある。

アクセス・リスト・エントリは、アクセス・レジスタか
使用できるアドレス指定ケイパビリティである。アドレ
ス指定ケイパビリティの完全性を保証するため、アクセ
ス・リストは問題状態プログラムから保護される。

制御プログラムは、アクセス・リスト・エントリを割り
振ってそのエントリを指定するＡＬＥＴを戻すサービス
を提供する。プログラムは、戻されたＡＬＥＴを用いて
、対応するエントリによって指定されるアドレス空間を
アクセスすることができる。制御プログラムは、アクセ
ス・リスト・エントリの割振りを解除するサービスも提
供する。

これにより、アクセス・リスト・エントリの再使用か可
能になる。

アクセス・リスト・エントリは、割り振られた状態にな
ければ、無効としてマークされる。無効なアクセス・リ
スト・エントリを使用しようとすると、例外が認識され
る。

プログラムは２つのアクセス・リストを使用することか
できる。一方は指名可能ユニット・アクセス・リストと
呼ばれ、他方は一次空間アクセス・リストと呼ばれる。

指名可能ユニット・アクセス・リストは、プログラムが
実行される指名可能ユニット（タスクまたはプロセスを
意味するアーキテクチャ上の用語）と永続的に関連づけ
られる。−広空間アクセス・リストは、プログラムが実
行されている一部アドレス空間に属する。どちらのアク
セス・リストを使用するかはＡＬＥＴ中の特定のビット
により指定される。

アクセス・リスト・エントリは、自身が公用か使用かを
指定するビットを含んでいる。公用アクセス・リスト・
エントリの使用については許可は不要である。私用アク
セス・リスト・エントリの使用は、拡張許可指標（ＦＡ
Ｘ）による許可を受けなければならない。拡張許可指標
は、指名可能ユニット及びプログラムのいずれに属して
いてもよいが、プログラムが実行される一次空間に属す
ことはない。

拡張許可指標の使用により、指名可能ユニット・アクセ
ス・リスト中のエントリは、指名可能ユニツトの作業を
行なうへく実行されるプログラムのいくつか（すべてて
はない）によって使用され得る。

同様に、−法学間アクセス・リスト中のエントリは、対
応する一次空間で実行されるプログラムのいくつか（す
へててはない）によって使用される。

ＤＡＳの許可指標は、二次空間設定の際に二次ＡＳＮ設
定命令の使用を許可し、二次空間は１のＡＬＥＴでアク
セスできるので、アクセス・レジスタの使用に関係する
。前述のように、許可指標は一次空間に属する。

ＭＡＳでは、エントリ・テーブル・エントリ中の新規な
ビット、すなわちＰＣタイプ・ビットをテストすべくプ
ログラム呼出しが変更される。このビットがＯてあれば
、プログラム呼出しは従来のＤＡＳオペレーンヨン（基
本オペレーション）を実行する。このピント１であれば
、プログラム呼出しはスタッキング・オペレーションと
呼ばれる新規なオペレーションを実行する。スタッキン
グ・オペレーションは基本オペレーションとは異なった
いくつかの状態変化を生じ、連係スタック中の自身か生
成したエントリに古い状態を保管する。連係スタックの
状態エントリは、新規なプログラム戻り命令により論理
的に削除され、前の状態が復元される。

連係スタックは指名可能ユニットごとに設けられ、指名
可能ユニットによる直接操作から保護されている。ＭＡ
Ｓ機構は、状態エントリから情報を抽出する命令及び状
態エントリの１つのフィールドを修正する命令を含む。

ＭＡＳ機構は、ブランチ連係命令の代わりに使用可能な
ブランチ・スタック命令も含む。ブランチ・スタック命
令によって変更される情報はＰＳＷ中の命令アドレスた
けである。ブランチ・スタック命令は、ブランチ状態エ
ントリと呼ばれる状態エントリを作成する。このエント
リは、ブランチ・スタック命令によって作成されたこと
、及びＰＣ番号の代わりにブランチ・アドレスを含むこ
とを除くと、プログラム呼出し状態エントリと同しであ
る。

ブランチ状態エントリに保管される完全なＰＳＷの一部
であるアドレス指定モード・ビット及び命令アドレスは
、ＰＳＷ中の現在の値でもよ（、またブランチ・スタッ
ク命令のオペランドとしてレジスタ中で指定されてもよ
い。このレジスタは、ブランチ連係命令、ブランチ保管
命令、ブランチ・モード設定命令、ブランチ保管モード
設定命令またはブランチ・モード設定命令によって中に
連係情報を置かれたレジスタとすることができる。かく
して、ブランチ・スタック命令は、呼出しプログラムの
中または被呼出しプログラムの入口点（若しくはその近
く）で使用することができ、いずれの場合でも、被呼出
しプログラムの終りのプログラム戻り命令で呼出しプロ
グラムに戻る。入口点てブランチ・スタック命令を使用
できるので、古い呼出しプログラムを変更することなく
連係スタックを使用することができる。

ＭＡＳ機構のプログラム戻り命令は、スタッキング・プ
ログラム呼出しまたはブランチ・スタック命令により制
御を与えられたプログラムがら戻るのに用いる。プログ
ラム戻り命令は、最後の連−１０９〜 係スタック状態エントリ（プログラム呼出し状態エント
リでもブランチ状態エントリでもよい）を論理的に削除
する。最後の状態エントリがプログラム呼出し状態エン
トリであれば、プログラム戻り命令は、エントリ中に保
管されたすべての状態情報を復元する。たたし、汎用レ
ジスタ１５、。

及び１ならびにアクセス・レジスタ１５、ｏ及び１の内
容は変更されない。最後の状態エントリがブランチ状態
エントリであれば、プログラム戻り命令は、完全なＰＳ
Ｗならびに汎用レジスタ２〜１４及びアクセス・レジス
タ２〜１４の内容たけを復元する。しかし、被呼出しプ
ログラムの実行中に生じたかも知れないＰＥＲのを効化
または無効化を妨害しないようにするため、プログラム
戻り命令は常にＰＳＷ中のＰＥＲマスクを不変に保つ。

連係スタック状態エントリの特定のビットを１にしてお
くと、このエントリに対してプログラム戻り命令が実行
された時にプログラム割込みを起こすことができる。制
御プログラムは、プロゲラム戻り命令の誤った使用に対
する保護策としてこのビットを１にセットできる。たと
えば、最後に実行された連係命令か監視プログラム呼出
し命令であった場合には、プログラム戻り命令の前に制
御プログラムの出口サービスを使用する必要がある。

少なくとも最初は単一の指名可能ユニットであるジョブ
・ステ、プが開始される時は、そのジョブ・ステップに
固有のアドレス空間が使用される。

このアドレス空間はジョブ・ステップのホーム・アドレ
ス空間と呼ばれる。ンステムは、ンヨブ・ステップを表
わす主制御ブロック（たとえば、ジョブ・ステップの指
名か解除される時、状況が保管される）をそのホーム・
アドレス空間に置く。もしジョブ・ステップか別の空間
に制御を与えるためプログラム呼出しを使用した後で入
出力割込みあるいは外部割込みが生しると、ＭＡＳかな
ければ、ホーム・アドレス空間をアクセスしてンヨブ・
ステップの状況を保管するため、制御レジスタの内容を
変更しなければならない。

ホーム・アドレス空間のアクセス効率を改善するため、
ＭＡＳ機構は、ホーム・セグメント・テーブル記述子、
及びホーム空間モードと呼ばれる別のアドレス空間モー
ドを使用する。ホーム空間モードはＰＳＷ中のビット設
定により条件づけられる。

割込みか生じた時に機械によってロードされる新しいＰ
ＳＷは、ホーム・アドレス空間への即時アクセスを行な
わせるためホーム空間モードを指定することができる。

アクセス・レジスタ（ＡＲ）は３２ビツトのハードウェ
ア・レジスタであって、問題プログラムによる使用が可
能である。アクセス・レジスタは、記憶域か参照される
時に、オペランド・ベース・レジスタをアドレス空間と
関連づけるのに使用され得る。アクセス・レジスタの基
本機能は、複数の空間にある命令及び記憶域オペランド
を操作できるように３７０−ＸＡ命令セットを拡張する
ことにある。

１６個のアクセス・レジスタ（ＡＲＯ〜ＡＲＩ５）はそ
れぞれ同じ番号の汎用レジスタ（ＧＲＯ〜ＧＲ１５）と
直接関連づけられる。アクセス・レジスタは、ＣＰＵが
アクセス・レジスタ・モードで動作している場合にのみ
、アドレス指定機構で使用される。アクセス・レジスタ
・モードはＰＳＷのビット１６及び１７によって指定さ
れる。

アクセス・レジスタの一般的な特徴は次のとおりである
。

１、アクセス・レジスタの内容は、アクセス・レジスタ
・モードにあるかとうかには関係なく、問題状態または
監視プログラム状態においてプログラムか自由に操イ乍
できる。

２、アクセス・レジスタの内容は、アーキテクチャにお
ける命令により、記憶域からロードしたり、記憶域に書
き込んたり、汎用レジスタに転送したり（逆も可）、別
のアクセス・レジスタに写したりすることができる。

３、アクセス・レジスタの内容は、ハードウェア・テー
ブル索引プロセス、すなわちアクセス・レジスタ変換（
ＡＲＴ）によってアドレス空間を決定できるトークンで
ある。このトークンは、アクセス・リスト・エントリ・
トーク７　（ＡＬＥＴ）と呼ばれる。

４、記憶域参照がアクセス・レジスタ・モードで行なわ
れる時、ハードウェアがアクセス・レジスタにあるＡＬ
ＥＴ値をアドレス空間と関連づける。アクセス・レジス
タは、使用時に命令のベース・レジスタ・フィールドに
従って、ハードウェアで暗黙的に決定される。アクセス
・レジスタの暗黙指定は、既存の３７０−ＸＡ命令の機
械コード・フォーマットを変えることなく、多重アドレ
ス空間アクセス機能を３７０−ＸＡ命令へ拡張するのを
可能にする。

５、ＲＸ形式の命令の指標レジスタ・フィールドで指定
された汎用レジスタに対応するアクセス・レジスタは、
アドレス空間の選択には関与しない。

６、アクセス・レジスタ・モードにおいては、すへての
命令及び実行命令のターゲットは常に一部アドレス空間
から取り出される ７、同じＡＬＥＴ値が２以上のアクセス・レジスタにあ
ってもよい。

８、アクセス・レジスタは、ＰＳＷのビット１６及び１
７かそれぞれＯ及び１の時のアクセス・レジスタ・モー
ドにおいてのみ、アドレス指定に使用される。

アクセス・リスト（ＡＬ）は、アクセス・レジスタと共
に使用されるアドレス指定ケイパビリティ・テーブルで
あり、指名可能ユニット・アクセス・リスト（ＤＵＡＬ
）または−広空間アクセス・リスト（ＰＳＡＬ）の形を
とる。アクセス・リスト・エントリは、所与の指名可能
ユニットのためにアクセス・レジスタを介してアドレス
され得るアドレス空間を定義する。

記憶域参照命令かアクセス・レジスタ・モードで実行さ
れる時、各オペランドのベース・レジスタ・フィールド
は、対応するアクセス・レジスタにあるＡ　Ｌ　Ｅ　Ｔ
によって指定されるアクセス・リスト・エントリと関連
づけられる。

アクセス・リストはアドレス指定ケイパビリティのリス
トを表わす。これらのケイパビリティは、関連する指名
可能ユニットかアクセスできるアドレス空間を定義する
。アクセス・レジスタ・モードでのアドレス指定におい
ては、アクセス・リスト・エントリは、命令の記憶域オ
ペランドに関してＤＡＴで使用される代替セグメント・
テーブル起点をハードウェアで見つけるための手段を提
供する。アドレス空間に関連するセグメント・テーブル
及び許可権テーブルのアドレスはＡＳＮ第２テーブル・
エントリ（ＡＳＴＥ）に含まれており、アクセス・リス
ト・エントリはこのＡＳＴＥの実アドレスを含んでいる
ので、上記のことが可能になる。

Ｇ、用語解 ＡＫＭ　　　　　許可キー・マーク ＡＬ　　　　　　アクセス・リスト−アドレス指定ケイ
パビリティ・テーブル ＡＲアクセス・レジスター各ＡＲはＧ ＰＲと関連づけられる。

ＡＲＴ　　　　　アクセス・レジスタ変換−８ＴＤをＡ
Ｒと関連づけられる方法。

ＡＸ　　　　　　許可指標 ＡＬＢ　　　　　ＡＲＴルンクアサイド・バッファーＡ
ＲＴは、ＡＲがＢフィールド記 境域オペランド参照によってＧＰ Ｒて指定されるたびに生じ、ＡＬ Ｂはその間の記憶域参照回数を減 らす。

ＡＬＥ　　　　　アクセス・リスト・エントリＡＬＥＡ
Ｘ　　　アクセス・リスト・エントリ許可指標。

Ａ　Ｌ　Ｅ　Ｎ　　　　アクセス・リスト・エントリ番
号−ＡＬＥＴのビット１６〜３１が指 定されたＡＬＥの番号である。

ＡＬＬ　　　　　アクセス・リスト長−所定の数値とし
て制御レジスタに記憶されて おり、最大１０２４個のＡＬＥま で可能である。

ＡＬＥＴ　　　　アクセス・リスト・エントリ・トーク
ン−アクセス・リスト中の１つ のエントリを指定する。

ＡＬＥＳＮ　　　アクセス・リスト・エントリ順序番号
−ＡＬＥＴ及びＡＬＥのピッ ト８〜１５゜ ＡＳＮ　　　　　アドレス空間番号−アドレス空間を表
わす。

ＡＳＴＥ　　　　ＡＳＮ第２テーブル・エントリー従来
の３７０／ＸＡにおけるＡＳ ＴＥを拡張したもので、無効ピッ ト（■）及びＳＴＤを含む。

ＡＳＴＥＳＮ　　ＡＳＴＥ順序番号−ＡＬＥ及びＡＳＴ
ＥにあるＡＳＴＥＳＮが一致 するかどうかを検査する。

ＡＴＬ　　　　　許可権テーブル長 ＤＡＳ　　　　　二重アドレス空間 ＤＡＳＤ　　　　直接アクセス記憶装置ＤＡＴ　　　　
　動的アドレス変換−３ＴＤを用いて仮想アドレスを実
アドレスに変 換する。

ＤＵＡＬ　　　　指名可能ユニット・アクセス・リスト ＤＵＡＬＤ　　　ＤＵＡＬ記述子−ＤＵＡＬの起点（実
アドレス）及び長さを含む。

ＤＵＣＴ　　　　指名可能ユニント制御テーブル−ＤＵ
ＡＬＤ含み、ＣＲ２によって 指定される。

ＦＡＸ　　　　　拡張許可指標 Ｅ　Ｋ　Ｍ　　　　　エントリ・キー・マスクＥＴＥ　
　　　　エントリ・テーブル・エントリＧＰＲ（ＧＲ）
汎用レジスターオペランド及びアドレスを含む。

ＬＴＤ　　　　　連係テーブル記述子 ＭＡＳ　　　　　多重アドレス空間 Ｐビット　　　（１）ＡＬＥＴのビットで、ＤＵＡＬま
たはＰＳＡＬを選択する。

（２）ＡＬＥ中のビットで、すべ てのユーザかアクセスできるか （公用）または許可検査が必要か （私用）を示す。

ＰＡＳＴＥ　　　−次ＡＳＮ第２テーブル・エントリー
ＰＳＡＬＤを含む。

ＰＣ−ｃｐ　　　現−次に対するプログラム呼出しＰＣ
−ｓｓ　　　空間切替えを伴なうプログラム呼出し ＰＫＭ　　　　　ＰＳＷキー・マスク ＰＳＡＬ　　　　−夕空間アクセス・リストＰＳＡＬＤ
　　　ＰＳＡＬＳ逆Ｌ−ＰＡＳＴＥに含まれ、ＰＳＡＬ
の起点（実アドレ ス）及び長さからなる。

ＰＳＴＤ　　　　−次セグメント・テーブル記述子ＰＳ
Ｗ　　　　プログラム状、況ワード５ＳＴＤ　　　　二
次セグメント・テーブル記述子ＳＴＤ　　　　　セグメ
ント・テーブル記述子

【図面の簡単な説明】

第１図は本発明の概念を示すブロック図。 第２図はアクセス・レジスタ変換（ＡＲＴ）の様子を示
すブロック図。 第３図は本発明のＭＡＳ機構で使用される制御レジスタ
の構成を示す図。 第４図はＭＡＳ機構で使用されるＰＳＷの内容を示す図
。 第５図はアクセス・リスト・エントリ・トークン（ＡＬ
ＥＴ）のフォーマットを示す図。 第６図はアクセス・リスト・エントリ（ＡＬＥ）のフォ
ーマットを示す図。 第７図は連係テーブル・エントリ（ＬＴＥ）のフォーマ
ットを示す図。 第８図はエントリ・テーブル・エントリ（ＥＴＥ）のフ
ォーマットを示す図。 第９図は連係スタックを示すブロック図。 第１０図は連係スタックの状態エントリのフォーマット
を示す図。 第１１図はＡＳＮ第１テーブル・エントリ（ＡＦＴＥ）
のフォーマットを示す図。 第１２図はＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）
のフォーマットを示す図。 第１３図は許可権テーブル（ＡＴ）の構成を示す図。 第１４図は指名可能ユニット制御テーブル（ＤＵＣＴ）
のフォーマットを示す図。 第１５図はＰＣ番号変換の論理フローを示すブロック図
。 第１６図はスタッキング・オペレーションの論理フロー
を示すブロック図。 第１７図はＡＳＮ変換の論理フローを示すプロ、ツク図
。 第１８図はアクセス・レジスタ変換（ＡＲＴ）の論理フ
ローを示すブロック図。 第１９Ａ図及び第１９Ｂ図はＡＲＴオペレーションの流
れ図。 第２０図はテスト・アクセス・レジスタ命令の実行の様
子を示す図。 第２１図ないし第２５図はＡＬＢエントリの実施例を示
す図。 出願人　　インターナショナル・ビンネス・マシーンス
・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） 区

Claims (1)

1. 【特許請求の範囲】 アクセス権を与えられたプログラムにのみ特定のアドレ
   ス空間のアクセスを許可する許可手段と、前記アクセス
   権を変更する手段と、 プログラム呼出しに応答して変更前のアクセス権を表わ
   す値を保管するためのエントリを有する連係スタックと
   、 前記連係スタックの現エントリを指定するアドレスを保
   持するレジスタと、 前記許可手段に対し前記連係スタックから前記値を復元
   する手段と、 を具備するプログラム連係機構。