JPH01228038A - アクセス・レジスタ変換機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、実行中のプログラムによる多重仮想アドレス
空間への並行アクセスを可能にする技術に係る。このシ
ステムでは、汎用レジスタに対応するアクセス−レジス
タが、アドレス空間識別のためのトークンを含んでいる
。トークンは変換プロセスにおいてアクセス・リスト・
エントリを指定するのに用いられ、それによりセグメン
ト・テーブル記述子が得られる。トークンの使用は、ア
ドレス空間のシステム−制御をア゛クセス・レジスタの
プログラム制御から分離するのを可能にする。本発明は
米国特許第４３５５３５５号明細書に開示されているア
クセス・レジスタ・システムを改良したものである。

Ｂ、従来技術 多重仮想アドレス空間での仮想アドレス指定を利用する
データ処理システムはよく知られている。

このようなシステムの例として、ＭｖＳ制御プログラミ
ングを用いたＩＢＭシステム／？３７０がある。ＩＢＭ
システム／３７０の構成については”ＩＢ）ｌ　Ｓｙｓ
ｔｅｍ／３７０−ＸＡ　Ｐｒ１ｎｃｉｐｌｅｓ　ｏｒ　
０ｐｅｒａｔｉ、＋ｎ″（資料番号５Ａ２２−７０８５
−１）に詳しい。

これに記載されているＭＶＳシステムは、命令実行、割
込み処理、タイミング機能、初期プログラム・ローディ
ングその他の機械関連機能のための順序づけ及び処理機
構を備えた中央処理装置（ＣＰＵ）と、直接アドレス指
定可能でＣＰＵによる高速データ処理を可能にする主記
憶装置とを含んでいる。主記憶装置はＣＰＵと一体的に
、または独立ユニットとして構成される。

米国特許第４０９６５７３号明細書及び同第４１３６３
８５号明細書もＭＶＳシステムを開示している。それに
よれば、主記憶ｇ置は複数のユーザにより使用されるア
ドレス空間として割り振られ、各アドレス空間はすべて
のユーザに共通の部分を含む。各ユーザは、プログラム
やデータを自身に割り当てられたアドレス空間の私用部
分に置いておくと、それらを他のユーザから分離するこ
とができ、共通部分におくと、他のユーザによるアクセ
スが可能となる。このようなシステムでは、２つのアド
レス空間の間でデータを移動することができる。その場
合、第１のアドレス空間にあるプログラムがデータをそ
の私用域から共通域へ移し、ついで第２のアドレス空間
にあるプログラムにデータを移動するよう知らせる。共
通域を複数のアドレス空間の間の連絡域として使用する
と、共通域の容量が増え、その公私用域の容量が減る。

あるプログラムから別の制御プログラムへの通知はサブ
システムあるいは制御プログラムだけがなし得る。デー
タは記憶保護キーにより保護されるが、その数は１６し
がなく、共通にアドレス指定され得る情報を他のサブシ
ステムまたは許可されたプログラムによる不注意の書込
みから保護するのは不十分である。

米国特許第４３５５３５５号明細書は、汎用レジス９　
（ＧＰＲ）に関連するアクセス・レジスタ（ＡＲ）を開
示している。各ＡＲには一意的なセグメント・テーブル
記述子（ＳＴＤ）がロードされる。ＳＴＤは、主記憶装
置におけるセグメント・テーブル・アドレスとセグメン
ト・テーブル長フィールドを含む。ＡＲは所定数だけ設
けられ、それぞれＧＰＲと関連づけられて、ＡＲの数ま
でのデータ・アドレス空間のサブセットを定義する（各
ＧＰＲについてのアドレス空間の数が２以上になること
はない）。ＡＲ中のＳＴＤは、関連するＧＰＲが記憶域
オペランド・ベース・レジスタとして選択される時、た
とえばＧＰＲがＩＢＭシステム／３７０命令のＢフィー
ルドによって選択される時に、アドレス変換のために選
択される。

各ＡＲは、関連するＡＲ中のＳＴＤを用いてそのデータ
・アドレス空間を定義する代わりに、プログラム・アド
レス空間ＡＲ中のＳＴＤを用いるように指定することも
できる。しかし、関連するＧＰＲが記憶域オペランド・
ベース・レジスタ以外の目的、たとえばインデックス・
レジスタまたはデータの転送元あるいは転送先レジスタ
として選択されると、ＡＲのＳＴＤはアドレス変換のた
めには選択されない。実行プログラム・アドレス空間（
データを含んでいてもよい）を定義し制御するのに１６
番目のＡＲを設けることができる。

米国特許第４３６６５３号明細書、同第４４３０７０５
号明細書及び同第４５００９５２号明細書はいずれも二
重アドレス空間（ＤＡＳ）に関するもので、それによれ
ば、あるアドレス空間にあるプログラムは、監視プログ
ラムを呼び出すことなく、他のアドレス空間にあるデー
タをアクセスしたり、他のアドレス空間にあるプログラ
ムを呼び出したりすることができる。各アドレス空間は
アドレス空間番号（ＡＳＮ）を割り当てられており、関
連する１組のアドレス変換テーブルを持っている。第２
のアドレス空間はプログラムで指定することができる。

許可されると、プログラムは主記憶装置のデータをある
物理記憶位置から異なったアドレス空間に関連する別の
記憶位置へ転送することができる。プログラムで変更可
能な空間選択制御ビットが、２つの異なったアドレス空
間に関連する２組の異なったアドレス変換テーブルの使
用を制御する。

米国特許第４０３７２１４号明細書は、アクセス・キー
・レジスタ（ＡＫＲ）にある複数のアクセス・キーが命
令アドレス、シンク・オペランド・アドレス及びソース
・オペランド・アドレスに基づいて記憶域アクセスのア
ドレス空間を切り替える水平アドレス指定システムを開
示している。

米国特許第４５２１８４８号明細書は、データを非特権
状態でアクセスできるクロスメモリ構成において複数の
仮想アドレス空間へのアクセスを制御するための別の機
構を開示している。

米国特許第３７８７８１３号明細書は、ケイパビリティ
・レジスタを用いたデータ処理装置を開示している。こ
のデータ処理装置は中央処理装置及び記憶装置を有し、
記憶装置中の情報はセグメント化され、中央処理装置に
設けられる複数のケイパビリティ・レジスタはそれぞれ
情報セグメントのベース・アドレス及び限界アドレスを
示す記述子情報を記憶する。ケイパビリティ・レジスタ
の１つは、中央処理装置で現在実行中のプログラムに関
連するセグメント・ポインタ・テーブルを含む情報セグ
メントのベース・アドレス及び限界アドレスを定義する
情報を保持し、別の１つは、記憶装置中の各情報セグメ
ントに対するエントリを有する主ケイパビリティ・テー
ブルを含む情報セグメントのベース・アドレス及び限界
アドレスを定義する情報を保持する。セグメント・ポイ
ンタ・テーブルは、主セグメント・テーブルの異なった
エントリを定義するためのポインタとして使用されるデ
ータ・ワードのリストを含む。

米国特許第４３８６５３６号明細書は、別々に記憶され
ていてアセンブリ・レベルのコマンドからなる複数のデ
ータ処理手順を選択して連係し、さらに複数の可変デー
タ域のうちの１つを選択するディジタル計算機システム
を開示している。このシステムは、データ処理手順、可
変データ域及び連係アドレスを記憶するメモリと、デー
タ処理手順を記憶しているメモリをアクセスするための
プログラム・カウンタと、データ及び連係アドレスを記
憶しているメモリをアクセスするためのレジスタと、選
択されたデータ処理手順に含まれるアセンブリ・レベル
のコマンドを実行中のデータ処理手順に含まれるアセン
ブリ・レベルのコマンド及び前に選択されたアドレスに
従って実行するハードウェア装置とを含む。

米国特許第４２６８９０３号明細書は、スタック域を制
御するためのスタック制御レジスタ・グループを開示し
ている。スタック機構中に形成されユーザ・プログラム
によって直接制御されるデータ・スタック域の開始アド
レスは、データ・スタック・ポインタ・レジスタに保持
される。

米国特許第４４５４５８０号明細書は、ある論理アドレ
ス空間にあるプログラムから新しい論理アドレス空間に
ある別のプログラムへ実行を移す方法を開示している。

呼出しプログラムは被呼出しプログラムに対する選択的
なセグメント割振りを制御し、被呼出しプログラムは割
り振られるセグメントの長さを制御する。したがって、
同じプログラムが繰り返し呼び出されても、他のプログ
ラム又は前の呼出しにおける同じプログラムの機能また
はデータは影響を受けない。また、データ・セグメント
の割振りを実行まで延ばすことができ、それにより、他
のプログラムの詳細を知らずに書かれたプログラムの実
行に融通性を持たせることができる。

米国特許第４２９７７４３号明細書は、それぞれが異な
った特権レベルを表わす複数のリングの階層構成を開示
している。特権レベルの低いリングへの分岐が許され、
特権レベルは読取専用状況については異なっていてもよ
いが、読取書込状況についてはそれは許されない。該特
許は３つの記憶域、すなわち変数を記憶するための作業
域、レジスタの内容を保管するための保管域、及び手順
間でパラメータを移動するための連絡域を有するスタッ
ク・フレームを教示する。ユーザは手順呼出しの前に、
保管すべきレジスタを指定しなければならず、また被呼
出し手順へ渡すべきパラメータを連絡域へロードしなけ
ればならない。システムは一連のスタック・フレームに
おいて呼出しを記録しており、それにより戻りが可能に
なる。

米国特許第４０４４３３４号明細書は、アドレス可能空
間の複数のセグメントのうちの１つでデ−タベース・レ
コードを見出すためのデータベース・ポインタを検索す
るシステムを開示している。

１９８２年１月刊のＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉ
ｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ第２４巻、第８号の
４４０１〜４４０３百に掲載されているＭｅｔｈｏｄ　
ｏｆ　Ｒｅｖｏｋｉｎｇ　ａＣａｐａｂｉｌｉｔｙ　Ｃ
ｏｎｔａｉｎｉｎｇ　ａ　Ｐｏ１ｎｔｅｒ−ＴｙｐｅＩ
ｄｅｎｔｉｆｉｅｒ　ｗｉｔｈｏｕｔ　Ａｃｃｅｓｓｉ
ｎｇ　ｔｈｅ　Ｃａｐａｂｉｌｉｔｙ”と題する論文は
、アドレス空間番号（Ａ　Ｓ　Ｎ）をアドレス空間ケイ
パビリティのためのポインタ・タイプ識別子として使用
する技術を開示している。

これは二重アドレス空間機構に関するものであり、アク
セスが有効かどうかはアドレス変換に関連するＡＳＮ第
２テーブル・エントリ（ＡＳＴＥ）を用いて決定するこ
とができるので、アクセスの有効性を調べるためにアド
レス空間を設定してはならない。一般に、ケイパビリテ
ィによるオブジェクトへのアクセスは、ケイパビリティ
中の固有コードとオブジェクトが等しい場合にのみ許さ
れる。

ケイパビリティは、それを見つけてアクセスする必要な
しに、単にオブジェクト中の固有コードを変えるだけで
無効にすることができる。

Ｃ０発明が解決しようとする課題 これまで述べてきた従来技術は、計算機のユーザに対し
て進歩した機能を提供するものであるが、なお改善が望
まれる部分もある。たとえば、任意のアドレス空間の間
でデータを移動する機構及び空間内のプログラムのため
に許可指標を制御することにより同じ空間内で異なった
許可指標を使用できるようにする機構の必要性が認めら
れている。

また、アドレス空間を頻繁に切り替えたり、アドレス指
定環境の切替えに関する付加的なアドレス指定能力の獲
得または放棄を行なったりすることも必要である。制御
及び許可権機構は重要なポイントである。ＡＲの内容は
ユーザが変更できるようにすべきであるが、ユーザはＳ
ＴＤのような実際のアドレス指定情報を直接アクセスす
べきでない。したがって、使い易いアドレス空間機構と
適切な制Ｊ及び許可権機構とを組み合わせることによっ
て、アドレス空間への望ましくないアクセスを阻止する
必要がある。本発明は、このような様々な要求を清たす
ものである。

０９課題を解決するための手段 本発明に従うデータ処理システムは、システムの制御下
にある多重仮想アドレス空間を有し、アドレス空間のユ
ーザ管理は空間識別のためにシステムから与えられるト
ークンによる。トークンは、ユーザがシステムにアクセ
スされるべきアドレス空間を識別するのを可能にするが
、ユーザによる実アドレス空間または仮想アドレス空間
の直接制御は許されない。かくして、システムは、ユー
ザが直接システム管理資源を用いて作業できないように
、アドレス空間へのアクセスに対して適切な許可制御を
与える。ユーザは、どのアドレス指定方式を呼び込むか
に関していくつかの動作モードの中から選択することも
できる。

本発明に従うシステムでは、ユーザのためにアーキテク
チャに存在するすべての汎用レジスタに対応するアクセ
ス・レジスタ（ＡＲ）が設けられる。

ＡＲモードでは、各アクセス・レジスタは、汎用レジス
タがアクセスを許されるアドレス空間を示すアクセス・
リスト・エントリ・トークン（ＡＬＥＴ）を含む。ＡＬ
ＥＴはアクセス・リスト・エントリ（ＡＬＥ）を指し示
す。ＡＬＥＴによって示されたアドレス空間に対し汎用
レジスタ中のオペランドを用いた動的アドレス変換（Ｄ
ＡＴ）が行なわれる。アクセス・レジスタ変換（ＡＲＴ
）を用いてＳＴＤを得るプロセスは２ステツプ・プロセ
スである。ます、ＡＬＥＴを用いて、アドレス空間番号
第２テーブル・エントリ（ＡＳＴＥ）アドレスを含むア
クセス・リスト中のアクセス・リスト・エントリを識別
する。次に、ＡＳＴＥアドレスを用いて、動的アドレス
変換（ＤＡＴ）で使用されるＳＴＤを含むＡＳＴＥをア
クセスする。

ＳＴＤをＡＳＴＥから得る前に、ＡＬＥＴ、アクセス・
リスト及びＡＳＴＥの構成要素を用いてテストが行なわ
れる。

ＡＲＴは、信頼性、完全性及び許可権の検査を含む。ア
クセス・リスト中の正しいアクセス・リスト・エントリ
（ＡＬＥ）を見つけるためにアクセス・レジスタ中のＡ
ＬＥＴが最初に使用される時、エントリが有効かどうか
を調べる検査が行なわれる。ついで、ＡＬＥの内容を用
いて正しいＡＳＴＥが見い出され、そこからＳＴＤが得
られる。

さらに、ＡＳＴＥへの参照の正しさを検査するため、Ａ
ＬＥ及びＡＳＴＥの内容からＡＳＴＥ順序番号（ＡＳＴ
ＥＳＮ）の比較が行なわれる。

これらの比較は、計算機技術で定義されているごときケ
イパビリティを用いる。ケイパビリティは模造不能のオ
ブジェクトであって、その所有者は別のオブジェクトに
対するオペレージ１ンを実行することができる。アクセ
ス・レジスタの場合、ケイパビリティが扱うオブジェク
トはアドレス空間である。もしアドレス・レジスタがケ
イパビリティ、すなわちアドレス空間のためのＳＴＤを
直接保持することができたならば、模造不能という特性
を維持するため、特権命令だけがＡＲの内容を操作でき
るようにしなければならない。アドレス空間制御に特権
命令を使用すると、問題状態プログラム及び特権制御プ
ログラムの間で制御権を移す必要があるため、余分の時
間及び計算機資源を必要とする。

アクセス・リストはアドレス空間に対する最大のアドレ
ス可能度を含む。ＡＲＴプロセスはさらに、許可権テス
トによって最大アドレス可能度を制限し得るＡＬＥの許
可権レベルを決定する。すべてのプログラム・コードは
ある所定の許可権レベルのもとで動き、ＡＬＥへのアク
セスは許可権テストによって制御される。テストのレベ
ルは３つある。最初のレベルはＡＬＥ中の公用／私用ビ
ットである。もし公用であれば、アクセス・リストのど
のユーザもエントリを使用できる。私用であれば、第２
レベルのテストが行なわれる。その際、制御レジスタ８
にある拡張許可指標（ＦＡＸ）はＡＬＥ中のアクセスさ
れたアドレス空間に関連する許可指標（ＡＬＥＡＸ）と
同じでなければならない。制御レジスタ８は、実行プロ
グラムの空間アクセス許可権を指定する。これは事実上
、空間をアクセスする制御された空間の所有者である。

最後に、もしＥＡＸとＡＬＥＡＸが等しくなければ、３
番目のテストが行なわれる。アクセスされたＡＳＴＥの
許可権テーブルが制御レジスタ８からのＥＡＸ値によっ
て指標づけされる。もし特定のＥＡＸが許可権テーブル
において許可されたアクセスを見つけると、アクセスは
可能である。これは、特殊使用を可能にする空間の所有
者に相当する。

・　　本発明では、ＡＲがＡＬＥＴを含んでおり、した
がって特権命令を使用することなくアドレス空間を制御
することができる。ＡＲに含まれるＡＬＥＴはアクセス
・リスト・エントリを介して間接的に空間を指定するの
で、非特権命令またはサブルーチンは、制御プログラム
・サービスを用いることなく、アクセス・レジスタの内
容を保管し、アクセス・レジスタを別の目的に使用し、
ついで保管した内容を復元することができる。かくして
、アクセス・リストがユーザの許可権を制御する。

アクセス・リスト・エントリに直接ＳＴＤを含ませる代
わりに、アクセス・リスト・エントリでＳＴＤを含むＡ
ＳＴＥを指し示すようにした理由は、空間を参照するす
べてのアクセス・リスト・エントリを見つける必要なし
に、ＡＳＴＥを操作することによってアドレス空間に対
する制御及び許可権を修正できるからである。システム
におけるすべてのプログラム・アドレス空間の定義はア
ドレス空間第２テーブル（ＡＳＴ）によって与えられ、
したがってシステムはすべてのアドレス空間に対する中
央制御点を持つ。多数のユーザが１つのアドレス空間を
アクセスできるが、そうするためにはそのアドレス空間
をアクセス・リストに持っている必要がある。２以上の
アクセス・リストにおける２以上のＡＬＥが同じＡＳＴ
Ｅを指し示すことができる。したがって、ＡＲとＳＴＤ
の間には２レベルの間接的動作があり、ユーザのケイパ
ビリティ及び空間をアドレスする許可権を別々に制御で
きるようになっている。

ＡＲとＳＴＤの間の間接的動作によって容易になる他の
制御の例として、システムがＳＴＤ情報を置く実アドレ
スの管理がさらに簡単になる。セグメント・テーブル起
点は実アドレスにより識別され、通常はページ境界上に
ある。セグメント・テーブル自体は通常メモリの完全な
実フレームを占有する。したがって、アドレス空間が主
記憶装置からスワップ・アウトされる時に、セグメント
・テーブルをマツプする実フレームが他のセグメント・
テーブル又は他の仮想アドレスをマツプするよう再使用
可能であることが重要である。この要求は、ＳＴＤ中の
実アドレスを再使用する前に制御プログラムが情報を更
新しなければならない唯一の場所であるＡＳＴＥを用い
ることによって満たされる。

選択されたアクセス・リストは１以上の使用可能な定義
域からのものであり得る。たとえば、後述の実施例では
、指名可能ユニット定義域（ＤＵＡＬ）及び−次アドレ
ス空間定義域（ＰＳＡＬ）の両方が使用される。アクセ
ス・リストは指名可能ユニットまたは一次アドレス空間
の何れかと関連しているが、リスト中の有効エントリは
、指名可能ユニットの作業を遂行するために実行される
異なったプログラムと関連づけられる。ＤＵＡＬはユー
ザに属し、異なったユーザに対してはたとえ同じプログ
ラムを実行する場合であっても異なったものになり得る
。ＰＳＡＬは指名可能ユニットには関係なく関連する一
次アドレス空間で実行されるプログラムに共通である。

２つの主要な利点が一次アドレス空間定義域から得られ
る。第１に、−次アドレス空間定義域のすべてのユーザ
は、各ユーザの指名可能ユニットに対するケイパビリテ
ィの割当であるいは獲得を個々に行なう必要なしに、定
義域のケイパビリティを持つ。第２に、指名可能ユニッ
トは、個々にケイパビリティを獲得する必要なしに、−
次アドレス空間定義域を切り替えることによってケイパ
ビリティを獲得できる。

指名可能ユニット・アクセス・リスト（ＤＵＡＬ）は、
どのアドレス空間にコードがあるかには関係なく、指名
可能ユニットのもとでランするすへてのコードの最大潜
在アドレス可能度を含み、ＰＳＡＬは、どの指名可能ユ
ニットのもとてコートカランしているかに関係な（、特
定のアドレス空間でランするすべてのコードの最大空間
アドレス可能度を含む。いずれにしても、ＡＲＴプロセ
スはＦＡＸ許可権検査を受ける。これにより、たとえば
、プログラムが別のアドレス空間にあるサービスを呼び
出して公用アドレス空間での通信を可能にし、一方では
、呼び出されたサービスは保全性やプライバシー保護の
ために呼び出した空間へのアクセスを禁止される、とい
ったことが可能になる。プログラム呼出しくＰＣ）はＦ
ＡＸを変更し得るので、これを行なうのは簡単である。

たとえアクセス・リストがサービス・アドレス空間で使
用可能であっても、指名可能ユニットが第２の空間にあ
る間、私用空間に対するエントリのアクセスは阻止でき
る。

さらに、本発明は、ＡＬＤｌＡＬＥ、ＡＳＴＥ及び許可
権テーブルのための記憶域参照の回数を減らすＡＲＴル
ックアサイド・バッファ（ＡＬＢ）を使用する。これが
なければ、関連するＧＰＲが記憶域オペランド参照を含
むたびに記憶装置を参照しなければならない。ＡＲＴ時
の記憶域参照回数はきわめて多くなり得るので、ＡＬＢ
を用いてＡＲＴ機能の結果を得るようにするき、アクセ
ス・レジスタ機能に関し計算機資源の効率的な使用が可
能になる。

ＡＬＢを使用する時、ＣＰＵは当該ＡＲエントリを用い
た初期アクセスに対してのみ実記憶域でＡＲＴプロセス
を遂行する。ＡＲＴプロセスからの情報はＡＬＢに置か
れ、それが無効になるかまたは他のＡＲＴオペレーショ
ンの結果によって置き換えられることのない限り、後続
のＡＲＴオペレーンヨンはＡＬＢ中の情報を用いて遂行
される。

ＡＬＢはまた出力を生じる前に、必要な許可権検査を行
なう。ＡＲＴでＡＬＢを使用すると、実記憶域でＡＲＴ
を遂行するのに用いる情報の内容が変化しても、それが
必ずしもただちに、ＳＴＤが得られるかどうか、あるい
はどのＳＴＤがＡＬＢから得られるかということに影響
するわけではない。

ＡＬＢは論理的にはＣＰＵのテーブルであって、いくつ
かのタイプのエントリを含む。ＡＬＢの構成を複雑にす
ると、ＡＲＴの特定の時点において１以上のＡＬＢエン
トリが使用可能である確率、したがってその時点におい
て実記憶域への１以上の参照を避けることができる確率
が高くなる。これに対して、ＡＬＢの構成を簡単にする
と、実記憶域への参照を回避する確率が低くなる。

連係スタック機構は、任意の異なった許可権レベルで動
いているプログラムが制御プログラムの介入なしに直接
連係されるのを可能にする。呼出しプログラム及び被呼
出しプログラムのシーケンスにおける各プログラムの許
可権の程度は任意に異なっていてもよ＜、シたがって非
階層的なプログラム構造を確立することができる。ＥＡ
Ｘ、ＰＳＷキー、ＰＳＷキー・マスク及び二次アドレス
空間の変更についての許可権に関するオプシロンは、異
なった許可権を異なったプログラムまたは同じ被呼出し
プログラムと関連づける手段を与える。各プログラムの
許可権は、制御プログラムによって管理されるエントリ
・テーブルで規定される。同じプログラムを異なったＰ
Ｃ番号で呼び出せるようにエントリ・テーブルを設定す
ることにより、どのＰＣ番号を呼出しに用いるかに応じ
て異なった許可権をプログラムに割り当てることができ
る。エントリ・テーブルは、プログラムがどのＰＣ番号
を用いて他のプログラムを呼び出せるかということの制
御も可能にする。

連係スタック機構によって提供されるスクッキング・プ
ログラム呼出し及びプログラム戻りの連係オペレージロ
ンは、異なったアドレス空間にあって異なったレベルの
許可権を持つプログラムを連係することができる。実行
状態ならびに汎用レジスタ及びアクセス・レジスタの内
容はスクッキング・プログラム呼出し命令の実行の間係
管され、プログラム戻り命令の実行の間に部分的に復元
される。連係スタックは、連係オペレーションにおいて
実行状態及びレジスタ内容の保管及び復元を効率的に行
なう手段を提供する。

Ｅ、実施例 本発明の多重アドレス空間（ＭＡ　Ｓ　）機構は、二重
アドレス空間（ＤＡＳ）機構及びアクセス・レジスタ・
システムを改良したものである。ＭＡＳ機構は、ＤＡＳ
機構との互換性を有しかつそれに追加する形で動くよう
に設計されており、若干の変更及び改良はあるが、はと
んどの部分でＤＡＳ機構のものと同じテーブル及びレジ
スタ配置を使用する。アクセス・レジスタ変換（ＡＲＴ
）システムは、ユーザがアクセス・レジスタ・システム
を十分に利用できるようにすると共に、機械のアドレス
指定機能をユーザから分離し保護する。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）の使用はＡ
ＲＴの性能を高める。

サービス提供者（プログラム）は普通、ユーザに使用さ
せたいデータまたはプログラムを含むアドレス空間を１
以上所存する。サービス提供者は、プログラムにプログ
ラム呼出しくＰＣ）番号を割り当てることによって、ユ
ーザに対してそれらのプログラムを使用可能にする。Ｐ
Ｃ番号割当て操作は、プログラム制御を移すためのリン
クを確立すること、サービス呼出し者（プログラム）に
必要とされる許可特性を指定すること、及びサービス提
供者のプログラムの許可特性を割り当てることを含む。

プログラム制御はあるアドレス空間から別のアドレス空
間へ移すことができ、また同じアドレス空間に留まって
いてもよい。いずれにしても、それに伴なって許可があ
るレベルから別のレベルへ変えられることがあり、その
結果、より大きな、より小さな、または異なった許可が
与えられる。サービス提供者は呼出し者のレベルとは異
なった許可レベルでランすることができ、それによりサ
ービス提供者ルーチンは呼出し者がアクセスできないア
ドレス空間にあるデータをアクセスすることができる。

ユーザ及びサービス提供者は、アクセス・リストにおい
て私用アドレス空間として指示されていないすべての空
間をアクセスすることができる。さらにサービス提供者
はユーザがアクセスできない選択されたアドレス空間を
アクセスすることができる。同様に、サービス提供者に
対し、ユーザがアクセスできる選択されたアドレス空間
へのアクセスを禁止することができる。

プログラム命令の実行は２つのオペレージ式ンに分ける
と都合がよい。最初のオペレーションは、実行すべき命
令の取出しである。２番目のオペレーションはオペラン
ドのアドレス指定であり、命令実行中に処理されるデー
タを取り出したり記憶したりするために行なわれる。Ａ
ＲモードのＭＡＳでは、命令は一次アドレス空間として
設定されたアドレス空間から取り出される。−次アドレ
ス空間の設定には空間切替え操作が必要な場合もある。

第１図は、本発明に従うアクセス・レジスタを用いてオ
ペランドをアドレス指定する様子を示している。動的ア
ドレス変換で使用するＳＴＤを得るためにアクセス・レ
ジスタの内容を使用するプロセスをアクセス・レジスタ
変換（ＡＲＴ）オペレーションと呼び、第１図では参照
番号１０で示されている。命令１２は、ＯＰコード、ベ
ース・アドレスを含む汎用レジスタ１４を指定するＢフ
ィールド、及び加算器１５で汎用レジスタ１４のペース
・アドレスと組み合わされて記憶域オペランドの論理ア
ドレスを生成する変位りを含んでいる。アクセス・レジ
スタ・モードにおいては、ＢフィールドはＡＬＥＴを含
むアクセス・レジスタ１６も指定する。ＡＬＥＴは、Ａ
ＲＴ　１０で変換されると、データを記憶するアドレス
空間に対するＳ　Ｔ　Ｉ）を５える。ＡＲＴｌ　０から
のＳＴＤは加算器１５からの論理アドレスと組み合わせ
ることができ、動的アドレス変換（ＤＡＴ）１８で一緒
に変換されると、／ステムによって使用されるオペラン
ドの実アドレスが生成される。命令１２は、図示のＢフ
ィールド及び変位りの他に、記憶域オペランドの論理ア
ドレスを含む汎用レジスタを指定するＲフィールドを含
んでいてもよい。

本発明に従うアクセス・レジスタの使用は、次の移動（
ＭＶＣ）命令で説明することもできる。

ＭＶＣＯ（Ｌ、１）、０（２） この命令は、長さしの第２オペランドを第１オペランド
記憶位置に移動する。第２オペランドの論理アドレスは
汎用レジスタ２にあり、第１オペランド記憶位置の論理
アドレスは汎用レジスタ１にある。第２オペランドを含
むアドレス空間はアクセス・レジスタ２にあるＡＬＥＴ
により指定され、第１オペランドのアドレス空間はアク
セス・レジスタ１にあるＡＬＥＴにより指定される。こ
れら２つのアドレス空間は異なっていてもよく、また現
命令のアドレス空間と異なっていてもよい。

Ａ　Ｌ　Ｅ　Ｔを用いた実アドレスへの変換の概要を第
２図に示す。２０は０番から１５番までの汎用レジスタ
のアレイを示す。２２は同じく０番から１５番までのア
クセス・レジスタのアレイを示し、各アクセス・レジス
タはアレイ２０の対応する汎用レジスタと対になってい
る。ＡＬＥＴ中のアクセス・リスト・エントリ番号（Ａ
ＬＥＮ）がアクセス・リスト２４または２５の１つのエ
ントリを選択する。アクセス・リスト２４はＤＵＡＬ（
指名可能ユニット・アクセス・リスト）であり、アクセ
ス・リスト２５はＰＳＡＬ　（−次空間アクセス・リス
ト）である。第２図の例では、アクセス・レジスタ２の
ＡＬＥＮは、ＰＳＡＬ２５のエントリ３を指し示す。Ｄ
ＵＡＬ２４の起点は指名可能ユニット・アクセス・リス
ト記述子（ＤＵＡＬＤ）２６により指定され、ＰＳＡＬ
２５の起点は一次空間アクセス・リスト記述子（ＰＳＡ
ＬＤ）２７により指定される。あとで述べるように、Ｄ
ＵＡＬＤ２６は制御レジスタ２　（ＣＲ２）にあるエン
トリを解読することにより見い出され、ＰＳＡＬＤ２７
は制御レジスタ５　（ＣＲ５）にあるエントリを解読す
ることにより見い出される。ＡＲＴで使用するアクセス
・リスト記述子は有効アクセス・リスト記述子（ＡＬＤ
）として知られている。

アクセス・リストの各エントリは、ＡＳＮ第２テーブル
・エントリ（ＡＳＴＥ）９８を指し示すＡＳＴＥ７ドｌ
／スを含むが、Ａ　Ｓ　Ｔ　Ｅ　ハＡ　Ｓ　Ｎ第２テー
ブル（ＡＳＴ）３０にあることもないこともある。実際
にＡＳＴ３０に入っているものとはまったく独立に、Ａ
ＲＴのためにＡＳＴＥを生成してその機能を遂行させる
ことができる。ただし、ｐｃで使用されるＡＳＴＥはＡ
ＳＴ３０になければならない。各ＡＳＴＥはＤＡＳ機構
で使用されるものと同様であり、ＤＡＴ１８で実アドレ
スを決定するためのＳＴＤ値を含む。

プログラムに対しては、それぞれが異なったケイハビリ
ティ定義域を表わす２つのアクセス・すストが同時に使
用可能である。一方のアクセス・リストは指名可能ユニ
ット・アクセス・リスト（ＤＵＡＬ）と呼ばれ、他方は
一次空間アクセス・リスト（ＰＳＡＬ）と呼ばれる。Ａ
ＬＥＴのＡＬＥＮがいずれのアクセス・リストのエント
リを指し示しているかは、ＡＬＥＴ中の１ピツトにより
指定される。プログラムは、アクセス・リスト２４及び
２５の各エントリを使用することができる。

ＤＵＡＬ定義域は、指名可能ユニット（タスクまたはプ
ロセス）により実行されるプログラムのために永続的に
指名可能ユニットと関連づけられる。システムの指名可
能ユニットごとに固宵のＤＵＡＬがある。ＤＵＡＬは、
たとえ関連する指名可能ユニットが多くの異なったアド
レス空間にあるプログラムを実行できるとしても、変更
することはない。ＰＳＡＬ定義域は一次アドレス空間と
関連づけられる。−次アドレス空間で実行されるすべて
のプログラムは、そのアドレス空間のＰＳＡＬを共用す
る。これにより、−次アドレス空間で実行されるプログ
ラムは、共通の一組のアドレス空間へのアクセスを共用
することができる。−次アドレス空間がたとえば空間切
替えＰＣオペレージロンによって変わると、ＰＳＡＬも
変わる。有効ＡＬＥＴを所有するユーザはＤＵＡＬ２４
またはＰＳＡＬ２５のアクセス・リスト・エントリをア
クセスできる。アクセスされたエントリは所望のアドレ
ス空間を指定する。ＡＬＥＴ及び選択された制御レジス
タを用いて同様に制御される他の定義域を設けることも
可能である。たとえば、システムにおけるすべてのプロ
グラムのケイパビリティを有するシステム・ワイド・ア
クセス・リス）　（ＳＷＡＬ）を生成することができる
。既存の機構をさらに改良するため、５ＡＳＮ定義域ア
クセス・リスト（ＳＳＡＬ）のごとき種々の定義域のサ
ブセットを構成することもできる。

ＡＲモードにおいては、ＡＬＥＴが一次アドレス空間及
び二次アドレス空間にあるオペランドをそれぞれアクセ
スするように予約されているので、ＤＵＡＬ２４のエン
トリ０及び１は使用されない。

ＣＰＵのアドレス指定モードは、後述のように、ＰＳＷ
中のビットによって指定される。ＣＰＵがＡＲアドレス
指定モードにあれば、０のＡＬＥＴは常に一次アドレス
空間を示し、１のＡＬＥＴは常に二次アドレス空間を示
す。第２図のブロック２８はこれらの特別なＡＬＥＴを
識別し、ＤＡＴ１８へのＰＡＳＮ及び５ＡＳＮに対する
正しいＳＴＤを与える。ＣＰＵがホーム・アドレス指定
モードにあれば、ホーム・アドレス空間が実行すべき命
令及びデータのソースである。ホーム・アドレス空間は
、実行中のプログラムに対する監視プログラム制御情報
を有するアドレス空間として定義される。オペレーティ
ング・システムは、データ・アクセスの目的で各ホーム
空間に対して２のＡＬＥＮを割り当て、ホーム空間のた
めのＳＴＤはＡＲＴによって得られる。−次アドレス空
間及び二次アドレス空間に対するＳ　Ｔ　Ｄ値はそれぞ
れ制御レジスタ１及び７に保持されるので（第３図参照
）、アクセス・リスト・エントリ０及び１は使用されな
い。第２図の例では、ＰＳＡＬ２５のエントリ０１１及
び２は使用されず、無効エントリとしてマークされる。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）ｉ９９は、
ＡＲＴから生ずるＳＴＤを保持するため、ＡＲアレイ２
２、ＰＳＡＬ２５及びＡＳＴ３０からの入力を受は取り
保管する。ＡＬＢ１９９はアクセス・リスト記述子ＤＵ
ＡＬＤまたはＰＳＡＬＤも保持する。同じＡＬＥＴが再
び使用される場合、ＡＬＢ１９９は正しい出力を直接Ｄ
ＡＴ　１８へ供給し、ＡＲＴを繰り返す必要はない。

命令実行中のプログラムの制御及びＣＰＵの状態に関す
る情報を与える制御レジスタ及びＰＳＷをそれぞれ第３
図及び第４図に示す。

第３図は、本発明のＭＡＳ機構に関係する制御レジスタ
０〜１５の内容を示している。これらの内容の多くは公
知のＤＡＳ機構のものと同じであり、したがって、以下
では主としてＭＡＳ機構のためになされた変更個所につ
いて述べることにする。

制御レジスタ０のビット１５（Ｍ）が１であれば、ＣＰ
ＵがＭＡＳモードで動作していること、及び制御プログ
ラムがＭＡＳをサポートすることを示す。ＭＡＳ機構は
、エントリ・テーブル・エントリ、ＡＳＮ第２テーブル
・エントリ、連係スタックの使用可能性、及びアクセス
・レジスタ・モードに入る能力について新しいフォーマ
ットを使用する。制御レジスタ１は一次セグメント・テ
ーブル記述子（ＰＳＴＤ）を含む。そのビット１〜１９
は一次セグメント・テーブル起点（ＰＳＴＯ）を指定し
、ビット２５〜３１は一次セグメント・テーブル長（Ｐ
ＳＴＬ）を指定する。制御レジスタ２のビット１〜２５
は、後述のように、ＤＵＡＬＤを見つけるためにＭＡＳ
機構によって使用される指名可能ユニット制御テーブル
起点（ＤＵＣＴｏ）を指定する。制御レジスタ５のビッ
ト１〜２５は、−次ＡＳＴＥ起点（ＰＡＳＴＥＯ）を指
定する。後述のように、制御レジスタ５の内容は、ＰＳ
ＡＬ起点と、−次アドレス空間についてのＡＳＴＥ中の
他の情報を見つけるべくＡＳＴＥエントリを１旨し示す
。

制御レジスタ７は、ビット１〜１９が二次セグメント・
テーブル起点（ＳＳＴＯ）を指定し、ビット２５〜３１
が二次セグメント・テーブル長（ＳＳＴＬ）を指定する
二次セグメント・テーブル記述子（Ｓ　Ｓ　Ｔ　ｌ）　
）含む。制御レジスタ８のビットＯ〜１５は、本発明の
ＭＡＳ機構で使用される拡張許可化＋５（ＦＡＸ）を含
む。後述のように、ＥＡＸはサービス提供者の制御のも
とにエントリ・テーブル・エントリ中のビット内容の指
定にしたがって変えることができ、これにより、プログ
ラムによるアドレス空間のアクセスの許可を変更するこ
とができる。

制御レジスタ１３は、ビット１〜１９がホーム・セグメ
ント・テーブル起点（ＨＳ　Ｔ　Ｄ　）を指定し、ビッ
ト２５〜３１がホーム・セグメント・テーブルＡ（Ｈ３
ＴＬ）を指定するホーム・セグメント・テーブル記述子
（Ｈ３ＴＤ）を含む。制御レジスタ１５のビット１〜２
８は、後述のように、最後の連係スタック・オペレー／
ヨンで定義された連係スタック・エントリのアドレスを
含む。

第４図に示したＰＳＷのフォーマットにおいて、ビット
５はＤＡＴ　１８が活動状態かどうかを示すＤＡＴモー
ド・ビット（Ｔ）である。ビット１６及び１７はアドレ
ス指定モードを指定する。ＤＡＴ１８が活動状態の場合
、ビット１６及び１７の組合せは、ＣＰＵが一次モード
（００）、二次モード（１０）、アクセス・レジスタ・
モード（０１）、及びホーム・モード（１１）のいずれ
にあるかを示す。ＰＳＷのビット３２は、ビット３３〜
６３の命令アドレスのフォーマットを指定するアドレス
指定モード・ビットである。ＰＳＷの残り（７）フィー
ルドの機能及びフォーマットはＩＢＭシステム／３７０
で公知のものである。

第２図のところで説明し、たＡＬＥＴのフォーマットを
第５図に示す。ＡＬＥＴのビット７は一次リスト・ビッ
トであり、これが１であれば、ＡＬＥＮがＰＳＡＬを参
照することを示す。ビット７が０であれば、ＡＬＥＮは
ＤＵＡＬを参照する。ビット１６〜３１はＡＬＥＮを含
む、ＡＬＥＮを１６倍すると、その積は、有効アクセス
・リストの開始点から指定されたアクセス・リスト・エ
ントリまでのバイト数に等しい。ＡＲＴの間にもしＡＬ
ＥＮが有効アクセス・リスト外のエントリを指定するか
、またはＡＬＥＴの左から７ビツト（ビット０〜６）が
オールゼロでなければ、例外が認識される。ＡＬＥＮが
有効ＡＬＤのアクセス・リスト長（ＡＬＬ）によって決
定されるアクセス・リストの終わりを越えたアドレスを
指し示していると、アクセス・リスト・エントリは有効
アクセス・リストの外にある。ＡＬＬについては第１４
図を参照されたい。ＡＬＥＴがｘ’ｏｏｏｏｏｏｏｏ。

またはＸ“０００００００１　’　（Ｘ”は１６進表記
を意味する）の場合は、上述のＡＬＥＴのフォーマット
は適用されない。これら２つのＡＬＥＴ値はＡＲＴプロ
セスによって特別の欲味を割り当てられている。

ＡＬＥＴは、アクセス・レジスタ、汎用レジスタ及び記
憶装置のいずれにも保持することができ、ユーザの問題
プログラムによる操作からは保護されない。どのプログ
ラムも命令によってＡＬＥＴの値をアクセス・レジスタ
、汎用レジスタ及び記憶ａｔの間で自由に転送すること
ができる。呼び出されたプログラムは、アクセス・レジ
スタの内容を自身が使用できる任意の記憶域に保管する
こと、アクセス・レジスタを自身の目的のためにロード
し使用すること、及び呼出しプログラムへ戻る前にアク
セス・レジスタの元の内容を復元することが可能である
。ＡＬＥＴのビット８〜１５はアクセス・リスト・エン
トリ順序番号（ＡＬＥＳＮ）を含む。ＡＬＥＴは問題プ
ログラムからは保護されず、ユーザが誤ってその内容を
別の値に変えてしまう可能性があるので、信頼性を高め
るためにＡＬＥＳＮをＡＬＥＴに含ませている。これは
ＡＲＴの間に検査される。

アクセス・リスト・エントリ（ＡＬＥ）のフォーマット
を第６図に示す。ＡＬＥのビット０ハ、ＡＬＥが無効か
どうかを示す無効ビットである。ビ・ソト７は私用ビッ
トで、もしＯであれば、どのプログラムもＡＲＴオペレ
ージ望ンでこのアクセス・リスト・エントリを使用する
ことができる。ビット７が１であれば、呼出しプログラ
ムがこのアクセス・リスト・エントリを使用できるかど
うかを決定するため、ビット１８〜３１のアクセス・リ
スト拡張許可権ｔ！　（ＡＬＥＡＸ）が使用される。Ａ
ＬＥはビット８〜１５にＡＬＥＳＮ値を含む。これは、
有効性検査のために、当該ＡＬＥを指定したＡＬＥＴの
ＡＬＥＳＮと比較される。ＡＬＥのビット６５〜８８は
、関連するアドレス空間の対応するＡＳＴＥアドレスを
含む。ＡＬＥのビット９６〜１２６は、後述のＡＳＴＥ
エントリに関する有効性検査で使用されるＡＳＴＥ順序
番号（ＡＳＴＥＳＮ）を含む。

第２図に示したアクセス・リスト２４及び２５のエント
リは、問題プログラムによる直接操作から保護するため
、制御プログラムによって与えられる。この保護は、キ
ー制御型の保護、またはアクセス・リストを問題プログ
ラムがＤＡＴでアクセスできない実記憶域に置くことに
より実現できる。ＡＬＥが宵効か無効かはビットＯによ
って示される。有効ＡＬＥは、適切に許可されたプログ
ラムがアクセスできるアドレス空間を指定する。

無効ＡＬＥは、割振り又は再割振りの場合は有効エント
リとして使用できる。制御プログラムは、有効ＡＬＥを
割り一ったり、以前に割り振ったＡＬＥを無効にしたり
するサービスを提供する。

ＡＬＥの割振りは次のようなステップで行なわれれる。

まず、問題プログラムが、アドレス空間の識別子及びＤ
ＵＡＬ２４またはＰＳＡＬ２５を指定する標識、すなわ
ちＡＬＥＴの一次リスト・ビット７を制御プログラムに
渡す。制御プログラムはこれに応答して、問題プログラ
ムがアドレス空間のアクセスを許されているかどうかを
検査する。もし許されていると、制御プログラムは指定
されたアクセス・リストから無効エントリを１つ選択し
、それを有効エントリに変え、その中にＡＳＴＥアドレ
ス及びＡＳＴＥＳＮを含ませることにより当該アドレス
空間を指定し、割り振られたＡＬＥを指定するＡＬＥＴ
の値を問題プログラムに戻す。かくして、問題プログラ
ムは新しいＡＬＥＴをアクセス・レジスタに置くことに
より、アドレス空間をアクセスできるようになる。割り
振られたＡＬＥはあとで制御プログラムの無効化サービ
スにより、無効にされることがある。

無効にされたＡＬＥが再割振りされる場合、前の割振り
で指定されたアドレス空間とは別のアドレス空間が指定
される。ユーザが概念的に正しくないアドレス空間を指
定するＡＬＥＴを誤って使用するのを避けるために、Ａ
ＬＥＴ及びＡＬＥの両方にＡＬＥＳＮが保持される。制
御プログラムは、ＡＬＥを割り振る時、同じＡＬＥＳＮ
をＡＬＥ及び指定されたＡＬＥＴの両方に置き、ＡＬＥ
Ｔを問題プログラムに戻す。ＡＬＥを再割振りする時は
、制御プログラムは再割振りされるＡＬＥの中のＡＬＥ
ＳＨの値を変え、それが前に指定されたＡＬＥＴ中のＡ
ＬＥＳＨの値と一致しないようにする。

ＡＬＥのＡＳＴＥＳＮについては、あとでＡＳＴＥに関
連してさらに詳しく説明するが、ここで重要なのは、Ａ
ＬＥ及びＡＳＴＨに含まれるＡＳＴＥＳＮの値を比較す
ることによって、ＡＳＴＨの指定に関するＡＬＥの権限
が確認されるということである。かくして、ＡＳＴＥの
再割当てが可能になり、このＡＳＴＥを参照していたす
べてのＡＬＥを調べる必要なしに、異なったＡＳＴＥＳ
Ｎを割り当ててその使用を制御することができる。

ＡＳＴＥＳＨの使用により、制御プログラムは、ＡＳＴ
Ｅを使用することができたすべてのプログラムまたは指
名可能ユニットを保持する必要はない。かくして、ＡＳ
ＴＥＳＮを変えることでアクセス権限を変えることがで
き、適切なＡＳＴＥＳＮなしにＡＳＴＥを使用しようと
すると、例外又は割込みが生じる。これにより、オペレ
ーティング・システムは、ＡＳＴＥＳＨの変更前にＡＬ
Ｅで許可されたケイパビリティでＡＳＴＥをアクセスし
ようとする試みを知ることができる。かくしテ、オペレ
ーティング・システムは、新しいあるいは異なった空間
のためにＡＳＴＥを安全に再使用する、または既存の空
間を使用するためその空間の現アクセス者の権限を再び
有効化する機構を有する。

第７図、第８図及び第１０図はそれぞれ連係テーブル、
エントリ・テーブル及び連係スタックのエントリのフォ
ーマットを示している。これらのテーブルは、同じまた
は異なったアドレス空間にあるプログラムの間で制御を
移すために連係を確立するために本発明に従って使用さ
れる。

前述のように、ＰＣ番号は、システムによって呼び込ま
れかつサービス提供者によって構成される特定のＰＣル
ーチンを識別する。ＰＣルーチンを提供する各サービス
提供者は、自身のルーチンを定義するための１以上のエ
ントリ・テーブルを所有する。エントリ・テーブルは、
ＰＣルーチンへのアクセスを要求するアドレス空間の連
係テーブルに接続される。エントリ・テーブルの各エン
トリは１つのＰＣルーチンを定義し、その入口点及び動
作特性を含むと共に、ＰＣ命令がスクッキングＰＣかど
うかも示す。第７図は連係テーブル・エントリ（ＬＥＴ
）のフォーマットを示したもので、無効ビット（■）、
エントリ・テーブル起点（ＥＴＯ）及びエントリ・テー
ブル長（ＥＴＬ）を含み、これらによりエントリ・テー
ブル記述子が定義される。

第８図は第７図の連係テーブル・エントリにより指し示
されるエントリ・テーブルのエントリのフォーマットを
示している。エントリ・テーブル・エントリのビットＯ
〜１５は許可キー・マスク（ＡＫＭ）を含み、これは、
ＰＣ命令を出したプログラムが問題状態においてこのエ
ン）　ＩＪ点を呼び出すことを許されているかどうかを
検査するのに用いられる。ビット１６〜３１は、ＰＣ−
ＳＳ及びＰＣ−ｃｐのいずれが生じるかを示すエントリ
・アドレス空間番号（ＥＡＳＮ）を含む。ＥＡＳＮがオ
ールゼロであれば、ＰＣ−ｃｐが指定され、さもなけれ
ばＰＣ−ｓｓが指定される。後者の場合、ＥＡＳＮは一
次ＡＳＮ　（ＰＡＳＮ）を置き換えるアドレス空間番号
（ＡＳＮ）を識別する。

ビット３２はアドレス指定モード・ビットであり、ＰＣ
オペレーションでＰＳＷ中のアドレス指定モード・ビッ
トを置き換える。ビット３３〜６２に含まれるエントリ
命令アドレス（Ｅ　Ｉ　Ａ）は、ＰＣオペレージ８ンで
ＰＳＷ中の命令アドレスを置き換える。ビット６３はエ
ントリ問題状態ビットであり、ＰＣオペレーンヨンで現
ＰＳＷの問題状態ビット（ビット１５）を置き換える。

ビット６４〜９５は、ＰＣオペーンヨンで汎用レノスタ
４に置かれるエントリ・パラメータを含む。ビット９６
〜１１１は、後述のＭビットの値に応じて汎用レジスタ
３の内容とオア結合されるかまたはその内容を置き換え
るエントリ・キー・マスク（ＥＫＭ）を含む。ビット１
２８はＰＣタイプ・ビット（Ｔ）で、これが１であれば
、ＰＣ命令がスクッキング・オペレーンヨンを遂行する
ことを示す。ビット１３１はＰＳＷキー制御ビット（Ｋ
）であり、これが１であれば、ビット３６〜１３９のエ
ントリ・キー（ＥＫ）がスタッキングＰＣオペレーンヨ
ンでＰＳＷ中のＰＳＷキーを置き換えることを示す。

このにビットが０であれば、ＰＳＷキーは変更されない
。ビット１３２はＰＳＷキー・マスク制御ビア　）　（
Ｍ）であり、これが１であれば、ＥＫＭがスタッキング
ＰＣオペレーションで汎用レジスタ３にあるＰＳＷキー
・マスクを置き換えることを示す。Ｍビットが０であれ
ば、ＥＫＭはスタッキングＰＣオペレージロンで制御レ
ジスタ３にあるＰＳＷキー・マスクとオア結合される。

ビット１３３は拡張許可を旨標制御ピット（Ｅ）であり
、これが１であれば、ビット１４４〜１５９のエントリ
ＦＡＸがスクッキングＰＣオペレージ１ンで制御レジス
タ８にある現ＦＡＸを置き換えることを示す。Ｅビット
が０であれば、制御レジスタ８にある現ＥＡＸは変更さ
れない。ビット１３４はアドレス空間制御ビット（Ｃ）
であり、これが１であれば、現ＰＳＷのビット１７がス
タッキングＰＣオペレーションで１にセットされること
を示す。Ｃピットが０であれば、現ＰＳＷのビット１７
もＯにセットされる。スクッキングＰＣ命令が出される
時は、ＣＰＵは一部空間モードまたはアクセス・レジス
タ・モードのいずれかになければならないので、Ｃビッ
トが１であれば、ＣＰＵはアクセス・レジスタ・モード
になり、Ｃビットが０であれば、−広空間モードになる
。ビット１３５は二次ＡＳＮ制御ビット（Ｓ）であり、
これが１であれば、スクッキングＰＣ−ｓｓオペレージ
ロンでビット１６〜３１のＥＡＳＮが新しい二次ＡＳＨ
になりかつ新しい二次セグメント・テーブル記述子（Ｓ
ＳＴＤ）が新しい一部セグメント・テーブル記述子（Ｐ
ＳＴＤ）に等しく設定されることを示す。Ｓピッが０で
あれば、新しい二次アドレス空間番号（ＳＡＳＮ）及び
５ＳＴＤは、呼出しプログラムの古い一部アドレス空間
番号（ＰＡＳＮ）及びＰＳＴＤにそれぞれ等しく設定さ
れる。

ＥＡＳＮがオールゼロでなければ、ビット１６１〜１８
５のＡＳＴＥアドレスはその右側に６個のゼロを付加さ
れて、ＥＡＳＮのＡＳＮ変換を適用した結果の実ＡＳＴ
Ｅアドレスを形成する。かくして、エントリ・テーブル
・エントリ中のＥＡＳＮ及びＡＳＴＥアドレスがＳＴＤ
を含むＡＳＴ３０のエントリを指し示すことがわかる。

ＥＡＳＮのＡＳＮ変換がＡＳＴＥアドレスを得るために
遂行されるかどうか、あるいはビット１６１〜１８５の
ＡＳＴＥアドレスがその指定されたＡＳＴＥを見つける
のに使用されるかどうかは予測できない。

ＣＰＵは性能改善のために、ビット１６１〜１８５のＡ
ＳＴＥアドレスを用いてその指定されたＡＳＴＥを見つ
けることができる。

第９図は、指名可能ユニットごとに制御プログラムによ
って作成され得る連係スタック３５を示している。この
連係スタックは、スクッキング・オペレージタンの間、
実行状態と汎用レジスタ及びアクセス・レジスタの内容
とを保管するのに用いる。連係スタックは、戻りオペレ
ージロンの間に保管内容の一部を復元するのにも使用さ
れる。

連係スタックは仮想記憶域にあり、関連する指名可能ユ
ニットのためのホーム・アドレス空間に置かれる。第３
図の制御レジスタに関連して説明したように、ホームΦ
アドレス空間は制御レジスタ１３のＨ８ＴＤによって指
定される。これは連係スタック情報を保護し、ユーザ・
アドレス空間で障害が発生した場合に連係スタック情報
の回復を可能にする。

連係スタックは問題状態プログラムからは保護されてお
り、それらのプログラムは、特別の抽出及び修正命令に
よる場合を除いて、連係スタックに保管されている情報
を調べたり修正したりすることはできない。連係スタッ
ク３５は、正方向ポインタ及び逆方向ポインタによって
連鎖される複数の連係スタック・セクション３６．３７
及び３８からなっていてもよい。

連係スタックには３種類のエントリ、すなわち逆方向ポ
インタを有する見出しエントリ４０、正方向ポインタを
存する後書きエントリ４２、及び状態エントリ４３（連
係スタック・セクション３６参照）がある。見出しエン
トリ及び後書きエントリはそれぞれ連係スタック・セク
ションの始め及び終りにあり、連係スタック・セクショ
ンを連鎖するのに使用される。見出しエントリ及び後書
きエントリは制御プログラムにより作成され、スクッキ
ング・オペレージロンで実行状態及びレジスタ内容を保
管すべく状態エントリが付加される。

制御レジスタ１５にある連係スタック・エントリ・アド
レスは現状態エントリ４４を指し示すか、またはセフシ
ーン中の最後の状態エントリが除去されていると現セク
ションの見出しエントリをｔ＝　ｔ。

示す。

第１０図は連係スタック状態エントリの内容を示したも
ので、スタッキングＰＣ命令の場合、汎用レジスタの内
容（ＧＲｓ）、アクセス・レジスタの内容（ＡＲｓ）　
、ＰＳＷキー・マスク（ＰＫＭ）、二次アドレス空間番
号（ＳＡＳＮ）　、制御レジスタ８からのＦＡＸ、−次
アドレス空間番号（ＰＡＳＮ）　、及びＰＳＷの内容を
含む。これらはすべてスタッキング命令の開始時のもの
である。

さらに、使用されるＰＣ番号も含まれる。後述するブラ
ンチ・スタック命令の場合は、ＰＣ番号の代りにアドレ
ス指定モード・ビット及びブランチ・アドレスが保管さ
れる。

連係スタック・エントリはいずれのタイプも８バイトの
倍数の長さを有する。見出しエン）　ＩＪ及び後書きエ
ントリはそれぞれ１６バイトである。

状態エントリは１６８バイトである（第１０図の下側の
数字はバイト番号を示している）。いずれのタイプもそ
の終りに８バイトのエントリ記述子（第１０図の連係ス
タック状態エン）　ＩＪの４６参！！６）を有する。

エントリ記述子のビットＯはアンスタック抑止ビット（
Ｕ）である。見出しエントリまたは状態エントリのエン
トリ記述子においてビットＵが１であれば、プログラム
戻りでのアンスタッキング・プロセスの間にスタック・
オペレーション例外が認識される。状態エントリがスタ
ッキング・プロセスの間に作成される時、そのエントリ
記述子のビットＵはＯにセットされる。

エントリ記述子のビット１〜７はエントリ・タイプ（Ｅ
Ｔ）・コードで、当該エントリ記述子を含む連係スタッ
ク・エントリのタイプを指定する。

ＥＴフードには次の４種類がある。

００００００１　　見出しエントリ ０００００１０　　後書きエントリ ｏｏｏｏｉｏｏ　　ブランチ状態エントリ００００１０
１　　プログラム呼出し状態エントリ エントリ記述子のビット８〜１５は制御プログラムによ
って与えられるセクション識別子（ＳＩ）である。スタ
ッキング・プロセスで作成されるエントリでは、プロセ
スはＳｌを先行の連係スタック・エントリのＳＩに等し
く設定する。エントリ記述子のビット１６〜３１は、当
該エントリの終りから同じ連係スタック・セク／＝１ン
中の後書きエントリの始めまでのバイト数を指定する残
余自由空間（ＲＦＳ）フィールドを形成する。エントリ
記述子のビット３２〜４７は、同じ連係スタック・セク
シヨンにおける次の連係スタック・エントリ（後書きエ
ントリを除く）のサイズをバイトで指定する次エントリ
・サイズ（ＮＦＳ）フィールドを形成する。

スタッキング・プロセスの間に連係スタックで新しい状
態エン）　ＩＪを作成する場合、現連係スタック・セク
ションが新しいエントリを含むのに十分な自由空間を持
っていると、新しいエントリは現連係スタック・エント
リのエントリ記述子の直後に置かれる。現セクションに
十分な自由空間がなくても、現セクションの後に別のセ
クションがあることを現セク／ｇンの後書きエントリが
示していると、その後続セクションに十分な残余自由空
間があれば、新しいエントリは後続セクションの見出し
エントリのエントリ記述子の直後に置かれる。後続セク
ションがないことを後書きエントリが示していると、例
外が認識され、プログラム割込みが起こる。その場合、
制御プログラムが別のセクションを割り振り、それを現
セクションに連鎖して、スタッキング・オペレーション
を再実行させる。後続セクションがあっても、その中に
十分な自由空間がなければ、例外が認識される。

スタッキング・オペレーションで新しい状態エントリ４
４がうまく作成されると、制御レジスタ１５にある連係
スタック・エントリ・アドレスは、新しいエントリのエ
ントリ記述子の一番左のバイトを指定するように更新さ
れ、かくしてこのエントリが新しい現連係スタック・エ
ントリになる。

スタッキング・プロセスで状態エントリを作成する場合
、そのＮＦＳフィールドにはゼロが置かれ、作成された
状態エントリの長さは先行エントリのＮＦＳフィールド
に置かれる。戻りオペレーションでは、汎用レジスタ及
びアクセス・レジスタの内容、ならびに制御レジスタの
種々の内容が連係スタック状態エントリ４４から復元さ
れ、制御レジスタ１５にある連係スタック・エントリ・
アドレスは前の連係スタック・エントリを指し示すよう
に変更される。状態エントリが戻りオペレージロンのア
ンスタッキング・プロセスの間に論理的に削除されると
、先行エントリのＮＦＳフィールドにゼロが置かれる。

上述から明らかなように、連係スタックを使用すると、
プログラム制御が戻り命令によって被呼出しプログラム
から戻される時、呼出しプログラムの動作環境及び許可
レベルを復帰させることができる。連係オペレーション
は開始点まで遡れると共に、無効な変更が生じないよう
ユーザに強要する。

制御プログラムは、プログラムを含む各アドレス空間に
対してアドレス空間番号（ＡＳＮ）を割り当てる。ＤＡ
Ｓ機構に関連して述べたように、ＡＳＮ！ｔＰｃ−ｓｓ
オペレーシーンの間に変換されることがある。しかし、
ＡＳＴＥアドレスがＥＴＥにあるので（第８図参照）％
ＰＣ−ｓｓオペレージロンにおいて、ＡＳＴＥへのアク
セスをＡＳＮＷ、換なしにＥＴＥを用いて直接行なうこ
とができる。制御プログラムは、アドレス空間に関連す
るＡＳＴＥにポインタを置くことによって、ＳＴＤ、Ａ
Ｔ及び連係テーブルを各ＡＳＮと関連づける。それらの
アドレス空間にあるデータも、ＡＳＴＥを指し示すアク
セス・リスト・エントリを制御プログラムに作成させる
ことにより、アクセスすることができる。アドレス空間
によってはデータしか含まないものもある。そのような
アドレス空間はＡＳＮを持たない。データだけの空間の
場合は、ＡＳＴＥ％ＳＴＤ、ＡＴ及びＡＬＥだけが使用
される。

第１１図及び第１２図はそれぞれＡＳＮ第１テーブル及
びＡＳＮ第２テーブルのエントリのフォーマットを示し
たものであるが、これらは前述のＤＡＳ機構のものとき
わめてよく似ている。第１１図及び第１２図の各エント
リは１つのアドレス空間を表わし、そのアドレス空間へ
の連係及びアドレス可能性を与えるべく制御プログラム
によって設定される。

第１２図はＡＳＴＨのフォーマットを示している。ＡＳ
ＴＥのビットＯは、ＡＳＴＥが無効かどうかを示す無効
ビットである。許可権テーブル起点（ＡＴＯ）及び許可
権テーブル畏（ＡＴＬ）は、関連する許可権テーブルの
許可権テーブル記述子（ＡＴＤ）を示す。ビット９８〜
１２７は関連する連係テーブル記述子（ＬＴＤ）を含み
、ビット１２８〜１５８は関連するアクセス・リスト記
述子（ＡＬＤ）を含む。ビット１８０〜１９１はＡＳＴ
Ｅ順序番号（ＡＳＴＥＳＮ）を含む。ＡＳＴＥは、制御
プログラムによるアドレス空間の作成及び削除に伴なっ
て再割り振りされることがあるので、新しく作成された
各ＡＳＴＥは新しい開存のＡＳＴＥＳＮを割り当てられ
る。

ＡＲＴオペレージ１ンを実行する時、ＡＳＴＥが異なっ
たアドレス空間または異なった権限に対して安全に再使
用できるように、有効性検査として、アクセス・リスト
中のＡＳＴＥＳＮとＡＳＴＥ中のＡＳＴＥＳＮが比較さ
れる。

第１３図は、各ＡＳＴＥに関連する許可権テーブルを示
している。ＤＡ８Ａ８機構じく、各許可権テーブル・エ
ントリはＰビット及びＳビットを１つずつ持っている。

許可権テーブルのエントリは、関連するアドレス空間を
アクセスするために、使用されているＥＡＸの各値に対
して許可権テーブルに１つのエントリが存在するように
指標づけされる。後述のように、制御レジスタ８　（Ｃ
Ｒ８）にあるＥＡＸの値に対応する許可権テーブル・エ
ントリを用いて、プログラムがＡＳＴＥに関連するアド
レス空間のアクセスを許されているかどうかを調べるこ
とができる。

第１４図は、制御レジスタ２にアドレスが保持されてい
る指名可能ユニット制御テーブル（ＤＵＣＴ）のフォー
マットを示している。ＤＵＣＴのバイト１６〜１９は指
名可能ユニット・アクセス・リスト記述子（ＤＵＡＬＤ
）を含む。ＤＵＣＴの他のバイトはＭＡＳ機構では使用
されないので、説明は省略する。

プログラム呼出しくＰＣ）命令は、連係機構の機能を上
げるべく改善された。ＰＣ命令が出された時、ＥＴＥ　
（第８図）のＴビット、すなわちビット１２８が１であ
れば、スクッキングＰＣオペレージθンが実行される。

スタッキングＰＣは、エントリ・テーブル・エントリ中
の許可キー・マスクにより、エントリ・テーブルから入
ることを許される。特に、空間切替えを伴なうスタッキ
ングＰＣは、（新しいプログラムに関連する）新しいＦ
ＡＸを制御レジスタ８に置くことがある。スタッキング
ＰＣは、汎用レジスタＯ〜１５の内容、アクセス・レジ
スタ０〜１５の内容、更新された命令アドレス（戻りア
ドレス）を含む完全なｐｓｗ。

ＰＡＳＮ、５ＡＳＮ、ＰＫＭ、ＥＡＸ、エントリがプロ
グラム呼出しによって作成されたことを示す標識、及び
２ワ一ド分の修正可能域をエントリに保管する。修正可
能域の目的は、プログラムの障害が生じた時に適切な回
復動作がとれるように、プログラムの進行状況を記録で
きるようにすることにある。

連係機能を改善するため２つの新しい命令、すなわちブ
ランチ・スタック及びプログラム戻りが追加された。

ブランチ・スタック命令はＰＳＷ中の命令アドレスを変
更し、第９図の連係スタックにブランチ状態エントリと
呼ばれる状態エントリを作成する。

ブランチ状態エントリは、ブランチ・スタック命令によ
り作成されかつＰＣ番号の代わりにブランチ・アドレス
を含むということを除くと、プログラム呼出し状態エン
トリと同じである。ブランチ・スタック命令は、呼出し
プログラムの中、または被呼出しプログラムの入口点（
もしくはその近く）で使用することができる。入口点で
のブランチ・スタック命令は、古い呼出しプログラムを
変更することなく連係スタックを使用することを可能に
する。

プログラム戻り命令は、スタッキングＰＣ命令またはブ
ランチ・スタック命令によって制御権を与えられたプロ
グラムから戻るのに用いられる。

プログラム戻り命令は最後の連係スタック状態エントリ
を論理的に削除する。このエントリはプログラム呼出し
状態エントリでもブランチ状態エントリでもよい。最後
の状態エントリがプログラム呼出し状態エントリであれ
ば、プログラム戻り命令は、エントリ中に保管されてい
たすべての状態情報ならびに汎用レジスタ２〜１４及び
アクセス・レジスタ２〜１４の内容を復元する。０番、
１番及び１５番の汎用レジスタ及びアクセス・レジスタ
は、プログラム戻り命令によっては変更されない。最後
の状態エントリがブランチ状態エントリであれば、プロ
グラム戻り命令は、完全なＰＳＷ（ＰＥＲマスク・ビッ
トＲを除く）ならびに汎用レジスタ２〜１４及びアクセ
ス・レジスタ２〜１４の内容だけを復元する。ＰＥＲマ
スク・ビットＲ（第４図参照）はプログラム戻りオペレ
ージロンによっては復元されない。スタッキング・プロ
グラム呼出し及びプログラム戻りの組合せは、非階層的
なプログラム連係、すなわちある範囲の権限を持ったプ
ログラムから、より小さい、より大きいまたはまったく
異なる権限を持ったプログラムへの連係を可能にする。

第１５図、第１６図及び第１７図は、スクッキングＰＣ
オペレーンヨンを実行するのに必要なステップの論理フ
ローを示している。この論理フローは、ＤＡＳのプログ
ラム呼出し命令の実行にも使用できる。図面中の説明は
、種々の値が数学的にどのように操作されてアドレスを
生成するかを述べている。第３図に戻って、制御レジス
タＯのビット１５　（ＣＲｏ、１５）が０であれば、Ｅ
ＴＥは１６バイトであり、ＤＡＳプログラム呼出しオペ
レーションだけを実行できる。ＣＲｏ、１５が１であれ
ば、ＥＴＥは３２バイトであり、ＥＴＥビット１２８が
ＤＡＳ　　ＰＣ及びスタッキングＰＣのいずれを実行す
るのかを示す。

第１５図は、プログラム呼出しのＰＣ番号変換オペレー
ノヨンの論理フローを示している。ＣＲｏ、１５＝１で
あれば、制御レジスタ５にあるＰＡＳＴＥＯ（第３図参
照）によって指定されるＡＳＴＥが取り出される。この
−次ＡＳＴＥはビット９６〜１２７にＬＴＤを含む（第
１２図参照）。

プログラム呼出しがＤＡＳプログラム呼出しであれば（
ＣＲｏ、１５＝Ｏ）、通常のＤＡＳオペレージ替ンと同
じ＜、ＬＴＤは制御レジスタ５にある。

プログラム呼出し命令５０は、ＤＡＳの場合と同様に、
ＬＸ５１及びＥＸ５２からなるＰＣ番号を指定する。Ｌ
Ｘ５１は、加算操作５４により連係テーブル起点（ＬＴ
Ｏ）５３と結合され、連係テーブル・エントリ５５の実
アドレスを生成する。ＥＸ５２は、加算操作５６により
連係テーブル・エンドＩＪ５５のエントリ・テーブル起
点（ＥＴＯ）と結合され、エントリ°・テーブルにおけ
るエントリ・テーブル・エントリ（ＥＴＥ）５７の実ア
ドレスを生成する。

第１θ図は、現−次に対するスクッキング・プログラム
呼出しくＰＣ−ｃｐ）及び空間切替えを伴なうスクッキ
ング・プログラム呼出しくＰＣ−ＳＳ）を実行するため
に第１５図から続く論理フローを示している。前述のよ
うに、ＥＴＥ５７のＴビット６０が１であれば、スクッ
キング・オペレーションが実行される。まず、ＡＫＭ８
２の値が、問題吠態におけるプログラム呼出し命令の実
行前に制御レジスタ３に存在していたＰＫＭ８４と８３
でアンド結合される。θ３でのアンド操作の結果がオー
ルゼロであれば、プログラム呼出し命令はこの点から入
ることを許されず、オペレージ纏ンは終了する。６３で
のアンド操作でいずれかのビットが一致していると、プ
ログラムはこのエントリのところでプログラム呼出しを
行なうことを許され、オペレーションが続けられる。プ
ログラム呼出しが許されると、その実行前に存在してい
たＰＳＷ６５、ＥＡＸ８６、ＰＫＭＥｉ４．５ＡＳＮＥ
ｉ８及びＰＡＳＮ８９が連係スタック（ＬＳ）に置かれ
る。図には示していないが、汎用レジスタの内容、アク
セス・レジスタの内容及びＰＣ番号も連係スタックに置
かれる（第１０図参照）。アドレス指定モード・ビット
Ａ及びエントリ命令アドレス（ＥＩＡ）はそれぞれＰＳ
Ｗの７０及び７１のところに置かれる。ＥＴＥ５７のＰ
ビット及びＣビットはそれぞれＰＳＷの７２及び７３の
ところに置かれる。Ｋビットが１であれば、ＥＴＥ５７
のエントリ・キー（ＥＫ）はＰＳＷのキー・フィールド
７４に置かれる。Ｅビットが１であれば、ｚン）　！Ｊ
ＥＡＸ　（ＥＥＡＸ）４ｔ７５に示すように制御レジス
タ８に置かれる。エントリ・パラメータ（ＥＰ）は７６
に示すように汎用レジスタ４に置かれる。ＥＴＥ５７の
Ｍビットが１であれば、エントリ・キー・マスク（ＥＫ
Ｍ）は７７に示すように制御レジスタ３にあるＰＫＭを
置き換える。しかし、Ｍビットが０であれば、ＥＫＭは
オア操作７８により制御レジスタ３のＰＫＭとオア結合
される。ＰＣ−ｃｐオペレージロンが実行されるか、ま
たはスクッキングＰＣ−ｓｓが実行されかつＳビットが
Ｏであれば、制御レジスタ４にあったＰＡＳＮθ９が制
御レジスタ３の５ＡＳＮ７９を置き換え、制御レジスタ
１にあったＰＳＴＤ８０が制御レジスタ７の５ＳＴＤ８
１を置き換える。スクッキングＰＣ−ｓｓが実行されか
つＳビットが１であれば、制御レジスタ３の５ＡＳＮは
新しいＰＡＳＮによって置き換えられ、制御レジスタ７
の５ＳＴＤは新しいＰＳＴＤによって置き換えられる。

これらのオペレーションの後、ＥＴＥ５７のＡＳＮが８
３でテストされる。ＡｓＮがＯであれば、ＰＣ−Ｃｐオ
ペレーシ−ンの実行が完了したことを示す。しかし、Ａ
ＳＮが０でなければ、ＰＣ−ｓｓオペレージ１ンが実行
され、宛先空間に対するＡＳＴＥが得られる。

プログラム呼出しは、次の命令の保護されたコードを取
り出すために、ＰＳＷキー７４をＥＫで変更することも
できる（Ｋビット＝１）。

制御レジスタ８にあるＥＡＸを変更することにより（７
５参照）、指名可能ユニットの作業を行なうように実行
される各プログラムに対して、ＤＵＡＬ及びＰＳＡＬに
あるＡＬＥを使用する許可を異なった形で与えることが
できる。制御レジスタ８のＦＡＸ７５は、スクッキング
・プログラム呼出しによってＥＥＡＸに等しく設定する
ことができる（Ｅビット＝１）。元のＥＡＸは、プログ
ラム戻りによって連係スタックから復元される。

かくして、各プログラムはプログラムの呼出しに使用さ
れるＥＴＥで指定されたＦＡＸを用いて実行することが
できる。一方、呼出し連係の間ＦＡＸを不変にしておく
ことも可能であり（Ｅビット＝０）、それにより呼出し
プログラムと同じアクセス権を被呼出しプログラムに持
たせることができる。

制御レジスタ３のＰＫＭ７７をプログラム呼出しによっ
てＥＫＭに等しく設定することにより（Ｍビット＝１）
、被呼出しプログラムは呼出しプログラムのＰＫＭとは
無関係のＰＫＭを持つ。

この結果、被呼出しプログラムは、それが設定できるＰ
ＳＷキー値の点から、呼出しプログラムよりも小さいア
クセス権を持つことが可能になる。

一方、新しいＰＫＭ７７は、所望であれば、古いＰＫＭ
６４及びＥＫＭのオア結合（７８参照）に等しく設定さ
れることもある（Ｍビット＝０）。

新しい５ＡＳＮ及び新しい５ＳＴＤをそれぞれ新しいＰ
ＡＳＮ及び新しいＰＳＴＤに等しく設定すると（Ｓ＝１
）、被呼出しプログラムがＡＬＥＴ４１１Ｘ　’　００
０００００１　’の使用によって自動的に呼出しプログ
ラムの一次アドレス空間のアクセス権を持つようになる
のを阻止できる（アクセス権はＡＬＥまたはＤＡＳの二
次ＡＳＮ設定命令で得ることができる）。これは、被呼
出しプログラムのアクセス権を呼出しプログラムのもの
より小さくする別の方法である。一方、新しい５ＡＳＮ
７９及び新しい５ＳＴＤ８１がそれぞれ古いＰＡＳＮ６
９及び古いＰＳＴＤ８０に等しく設定されることもある
（Ｓビット＝０）。

第１７図は、ＡＳＮ変換のステップの論理フローを示し
ている。ＤＡＳ機構と同じく、プログラムを含む各アド
レス空間はＡＳＮを割り当てられ、その値は対応するＥ
ＴＥ５７の９０のところに書き込まれる。ＡＳＮ９０は
２つの数値ＡＦＸ９１及びＡＳＸ９２からなる。これも
ＤＡＳ機構と同様である。制御レジスタ１４はＡＳＮ第
１テーブル起点（ＡＦＴＯ）９３を含み、これは加算操
作９４でＡＦＸ９１と組み合わせると、ＡＳＮ第１テー
ブルにおけるＡＦＴＥ９５の実アドレスを与える。ＡＦ
ＴＥ９５はＡＳＮ第２テーブル起点（ＡＳＴＯ）９６を
含み、これは加算操作９７でＡＳＸ９２と組み合わせる
と、ＡＳＮ第２テーブル３０におけるＡＳＴＥ９８の実
アドレスを与える。ＣＲｏ、１５が１の時は、ＥＴＥ５
７にあるＡＳＴＥアドレス１００をＡＳＮ変換の代わり
に使用することができる。制御レジスタ１４のビット１
２はＡＳＮ変換ビット（ＴＩＯＩ）である。

これがＯであれば、ＡＳＴＥアドレス１００もＡＳＮ９
０も使用できない。Ｔビット１０１が１であれば、いず
れかを使用できる。ＰＣ−ｓｓオペレーションの場合、
ＡＳＴＥ９８のＡＸ１０２及びＥＴＥ５７のＡＳＮ９０
がそれぞれ制御レジスタ４の１０３及び１０４のところ
に置かれる。ＡＳＴＥ９８の５ＴＤ１０５は制御レジス
タ１の１０６のところに置かれる。ＣＲｏ、１５＝１で
あれば、ＡＳＴＥアドレスはＰＡＳＴＥＯ１０７として
制御レジスタ５に置かれる。ＣＲｏ、１５＝０であれば
、制御レジスタ５にはＡＳＴＥ９８のＬＴＤ　１０８が
置かれる。第１７図のＡＳＮ変換はＤＡＳ及びＭＡＳの
いずれのオペレーンボンにも適用できる。

第１５〜１７図に関連して説明したＰＣ−ｓｓオペレー
ションは、命令取出しのために制御を新しいアドレス空
間へ移すのに使用できる。その場合、新しいアドレス空
間は一次アドレス空間として設定される。たとえば、Ｐ
Ｃ番号、エントリ・テーブル・エントリ及び連係テーブ
ル・エントリがサービス提供者によって設定される時、
そのＰＣ番号を呼び出すプログラムのアクセス権を設定
するためＡＫＭが特定される。呼出しプログラムがエン
トリ・テーブル・エントリによって定義されたプログラ
ムを呼び出す権限を持っていると（第１６図のアンド操
作６３かられかる）、ＰＣオペレージａンは制御レジス
タ８にあるＦＡＸを変更し得る。

たとえば、ＰＣオペレーンヨンは、システム・サービス
を呼び出して、アクセス・リスト２４及び２５の一方に
新しいＡＬＥを付加するのにも使用できる。サービス・
プログラムは新しいアクセス・リスト・エントリを設定
して、アクセス・レジスタ・モードのオペレージロンで
呼出しユーザが使用する新しいＡＬＥＴを供給すること
ができる。アクセス・リスト・エントリを作成する時、
呼出しユーザの制御レジスタ８からのＥＡＸがＡＬＥＡ
ＸとしてＡＬＥ中に置かれる。ＡＬＥが作成されると、
サービス・プログラムはそのＡＬＥに対するＡＬＥＴを
ユーザ・プログラムに戻す。

ＡＬＥＴは、オペランドの取出しまたは記憶に使用する
のに都合のよい形で、記憶させたり、他のアドレス空間
へ送ったりすることができる。上述の許可手順は、許可
されていないプログラムがＡＬＥＴを使用するのを阻止
する。

アクセス・リスト・エントリの所有者は、アクセス・リ
スト・エントリの生成時にそれを私用エントリまたは公
用エントリとして指定することができる。私用エントリ
の場合は、所有者または許可されたユーザだけがアドレ
ス空間をアクセスでき、公用エントリの場合は、すべて
のユーザがアクセスできる。公用エントリはＰビット（
ビット７）＝０により示され、どのプログラムからも自
由に使用できる。Ｐビットが１であれば、その人ＬＥは
許可されたプログラムしか使用できない。

もし２以上のＦＡＸがＡＬＥを使用できるのであれば、
制御プログラムは、関連するアドレス空間のＡＴにエン
トリを追加するための機構を提供する。

第１８図は、プログラム許可検査付きのアクセス・レジ
スタ変換を示している。アクセス・レジスタ・オペレー
ションでＡＬＥＴを用いてオペランドの取出しまたは記
憶を行なう場合、ＡＬＥＴが有効であることを確かめる
ため、ＡＬＥＴのビット０〜６が１１５で調べられる。

ＡＬＥＴ中のＰビット１１６がＯであれば、アクセス・
リストはＤＵＡＬであり、Ｐビット１１θが１であれば
、アクセス・リストはＰＳＡＬである。ＤＵＡＬの場合
、有効ＡＬＤは制御レジスタ２にアドレスが記憶されて
いるＤＵＣＴから取り出される。ＰＳＡＬの場合、有効
ＡＬＤは制御レジスタ５にアドレスが記憶されている一
次ＡＳＴＥ　（ＰＡＳＴＥ）から取り出される。有効Ａ
ＬＤは、アクセス・リスト起点及びアクセス・リスト長
（ＡＬＬ）を含む。ＡＬＥＮがアクセス・リストの外に
ないことを確かめるため、１１７でＡＬＥＮ及びＡＬＬ
が比較される。ＡＬＥＮがこの検査をパスすると、有効
アクセス・リスト起点は加算操作１１９によりＡＬＥＮ
と結合され、アクセス・リスト１２１中のＡＬＥ１２０
のアドレスを生成する。まずＡＬＥ１２０の無効ビット
（ビット０）が１２１で検査される。無効ビットがＯで
ＡＬＥ１２０が有効であることを示していると、１２４
でＡＬＥＴのＡＬＥＳＮ１２２及びＡＬＥ１２０のＡＬ
ＥＳＮ１２３が比較される。ＡＬＥＳＮ１２２及びＡＬ
ＥＳＮ１２３が等しければ、ＡＬＥＴはＡＬＥ１２０の
アクセスを許されており、ＡＳＴＥアドレス１２５を用
いてＡＳＴＥ１２Ｂが取り出される。ＡＳＴＥ１２８の
有効性は、１２８で無効ビット１２７を検査することに
より確かめられる。ＡＳＴＥ　１２θが有効であれば、
ＡＬＥ１２０がＡＳＴＥ１２Ｂのアクセスを許されてい
るかどうかを確かめるため、ＡＳＴＥＳＮ１３０及びＡ
ＳＴＥＳＮ１３１が１３２で比較される。これらの検査
により、ＡＲＴの有効性が確認される。

次に、呼出しプログラムのアドレス空間アクセス権が検
査される。最初の検査は１３５で行なわれ、Ｐビット１
３８がＯかどうかを調べる。Ｐビット１３６が０であれ
ば、すべてのプログラムがＡＬＥに関連するアドレス空
間をアクセスすることができ、これ以上の検査は行なわ
れない。Ｐピット１３６が１であれば、ＡＬＥＡＸ１３
７及び制御レジスタ８にあるＥＡＸ１３８が比較器１３
９で比較される。これらが等しければ、プログラムはこ
のアドレス空間のアクセスを許されており、これ以上の
検査は行なわれない。１８８での比較が不一致であれば
、ＡＳＮ拡張許可検査が１４０で行なわれる。ＡＳＮ拡
張許可検査１４０では、制御レジスタ８にあるＥＡＸ１
３８が許可権テーブルの外にあるエントリを指定してい
ないことを確かめるため、ＥＡＸ１３８及び許可権テー
ブル長（ＡＴＬ）１４１が比較される。制御レジスタ８
にあるＥＡＸ１３８は、ＡＴＯ１４２によって起点が指
定される許可権テーブルへの指標として使用される。許
可権テーブル中のＳビットがこのＦＡＸに対して１にセ
ットされていると、プログラムはアドレス空間のアクセ
スを許され、１４５でのＤＡＴオペレージ鱈ンのために
５ＴＤ１４４が供給される。

アクセス・リスト・エントリ中の私用ビット及びＡＬＥ
ＡＸフィールドは、ＡＬＥによって表わされるアドレス
空間へのプログラムのアクセスを許可したり禁止したり
する高性能の許可機構を提供する。私用ビットを０にし
ておくと、アクセス・リストを用いて実行されるすべて
のプログラムがＡＬＥによって表わされるアドレス空間
をアクセスできる。ＡＬＥの私用ビットを１にセットし
かつ制御レジスタ８にあるユーザのＦＡＸをＡＬＥＡＸ
フィールドに等しくしておくと、特定のＦＡＸを持った
プログラムがＡＬＥによって表わされるアドレス空間を
アクセスできる。最後に、ＡＬＥの私用ピットを１にセ
ットしかつ制御レジスタ８にあるユーザのＦＡＸが目標
空間の許可権テーブルにおいてＳビットが１であるエン
トリを選択できるようにしておくと、異なったＦＡＸで
実行される複数のプログラムがＡＬＥによって表わされ
るアドレス空間をアクセスできる。

第１９Ａ図及び第１９Ｂ図は、アクセス・レジスタ変換
ステップ及び例外の流れを示している。

ＡＲＴ論理が呼び込まれる時、アクセス・レジスタ０　
（ＡＲＯ）が指定されたかどうかが１５０で調べられる
。アクセス・レジスタＯが指定されていると、ＡＲＴが
テスト・アクセス・オペレージ關ン（後述）によって呼
び込まれたかどうかが１５１で調べられる。アクセス・
レジスタＯが指定されていないか、またはテスト・アク
セス・オペレーションであったならば、アクセス・レジ
スタにあるＡＬＥＴの使用が１５２で示される。アクセ
ス・レジスタ０が指定されかつこれがテスト・アクセス
・オペレーションでなければ、１５３でＸ１Ｏｏｏｏｏ
ｏｏｏ　’がＡＬＥＴに割り当てられる。

ついで、ＡＬＥＴがｘ’　ｏｏｏｏｏｏｏｏ　’かどう
かが１５４で検査される。もし「はい」であれば、１５
５で一次アドレス空間のためのＳＴＤが制御レジスタ１
から得られる。「いいえ」の場合は、１５６でＡＬＥＴ
がＸ　’　０００００００１゜かどうかが検査される。

もし「はい」であれば、１５７で二次アドレス空間のた
めのＳＴＤが制御レジスタから得られる。「いいえ」の
場合は、１５８でＡＬＥＴのビット０〜６がＯかどうか
が検査される。ビットＯ〜６がＯでなければ、ＡＬＥＴ
の割り当てられた値はを効ではなく、１５９でＡＬＥＴ
指定例外が認識され、オペレーションは抑止される。

ビット０〜６がＯの場合は、１６０でＡＬＥＴのビット
７が１かどうかが検査される。１であれば、制御レジス
タ５にあるＰＡＳＴＥＯが１６１で解読され、ＰＳＡＬ
のための有効ＡＬＤが取り出される。ＡＬＥＴのビット
７がＯであれば、制御レジスタ２にあるＤＵＣＴＯが１
６２で解読され、ＤｔＪＡＬのための有効ＡＬＤが取り
出される。

１６３で取出しアドレスが無効であることがわかると、
１６４でアドレス指定例外が認識され、オペレーション
は抑止される。アドレスが有効であれば、ＡＬＥＴのＡ
ＬＥＮが有効ＡＬＬ　（有効ＡＬＤのビット２５〜３１
）の範囲外かどうかが１６５で検査される。もし範囲外
であれば、１６６でＡＬＥＮ変換例外が認識され、オペ
レーションは無効にされる。１６５での答えが「いいえ
」であれば、１６７でＡＬＥが見つけられ、ＡＬＥアド
レスが有効かどうかが検査される。ＡＬＥアドレスが有
効でなければ、１６８でアドレス肯定例外が認識され、
オペレーションは抑止される。ＡＬＥアドレスがを効で
あれば、ＡＬＥが有効かどうかを見るため１６９でＡＬ
Ｅの有効ビットが検査される。ＡＬＥが有効でなければ
、１７０でＡＬＥＮ変換例外が認識され、オペレーショ
ンは無効にされる。ＡＬＥが有効であれば、１７１でＡ
ＬＥＴのＡＬＥＳＮ及びＡＬＥのＡＬＥＳＮが比較され
る。１７１での比較の結果が不一致であれば、１７２で
ＡＬＥ順序例外が認識され、オペレーションは無効にさ
れる。１７１で一致が検出されると、ＡＬＥ中のＡＳＴ
Ｅアドレスを用いて１７３でＡＳＴＥが見つけられる。

ＡＳＴＥアドレスが有効かどうかが検査され、もし有効
でなければ、１７４でアドレス指定例外が認識されて、
オペレージ瑳ンは抑止される。ＡＳＴＥアドレスが有効
であれば、ＡＳＴＥが有効かどうかを見るため１７５で
ＡＳＴＥの有効ビットが検査される。ＡＳＴＥが有効で
なければ、１７θでＡＳＴＥ有効性例外が認識され、オ
ペレージ１ンは無効にされる。

ＡＳＴＥが有効であれば、１７７でＡＬＥのＡＳＴＥＳ
Ｎ及びＡＳＴＥの−ＡＳＴＥＳＮが比較される。１７７
での比較の結果が不一致であれば、１７８でＡＳＴＥ順
序例外が認識され、オペレーシーンは無効にされる。

上述のステップ１６３〜１７８は、得られたエントリが
有効かどうかを決定するものである。次の１７９では、
ＡＬＥの私用ビット（ビット７）がＯかどうかが検査さ
れる。また、ＡＬＥにあるＡＬＥＡＸ及び制御レジスタ
８にあるＦＡＸの比較も１７９で行なわれる。いずれか
の検査で一致が検出されると、１８０でオペランドのた
めのＳＴＤがアドレス空間のＡＳＴＥから得られる。私
用ピットがＯであれば、プログラムはアクセスを許され
ており、アクセス・レジスタ変換の許可ステップは完了
する。私用ピットが１であってもＡＬＥＡＸがＥＡＸと
等しければ、プログラムはアクセスを許されており、ア
クセス・レジスタ変換の許可ステップは完了する。

プログラムが１７９ではまだ許可されていない場合は、
１８１でＡＳＴＥのビット３０．３１．６０〜６３がＯ
かどうかを見ることによりＡＳＴＥの有効性が検査され
る。これらのビットがＯでなければ、１８２でＡＳＮ変
換指定例外が認識され、オペレーションは抑止される。

ＡＳＴＥが有効であれば、ＦＡＸが許可権テーブルの外
のエントリを指定していないことを確かめるため、１８
３で制御レジスタ８にあるＥＡＸビットＯ〜１１の値及
び許可権テーブルの長さ（ＡＴＬ）が比較される。ＥＡ
ＸビットＯ〜１１の値の方がＡＴＬよりも大きければ、
１８４で拡張許可例外が認識され、オペレーシーンは抑
止される。ＥＡＸが許可権テーブルの範囲内のエントリ
を指定していると、１８５で関連するエントリが許可権
テーブルで見つけられる。この許可権テーブル・エント
リのアドレスが有効でなければ、１８６でアドレス指定
例外が認識され、オペレージ１ンは抑止される。アドレ
スが有効であれば、１８６で見つけられた許可権テーブ
ル・エントリの二次許可ビット（Ｓビット）が１かどう
かを見る拡張許可検査が１８７で行なわれる。１８７で
の検査結果が「はい」でアレば、呼出しプログラムはこ
のアドレス空間に関連する許可権テーブルによって許可
されているプログラムのうちの１つであり、１８８でこ
のアドレス空間のためのＳＴＤがＡＳＴＥから得られる
。１８７での検査結果が「いいえ」であれば、プログラ
ムは許可されておらず、１８９で拡張許可例外が認識さ
れ、オペレージ１ンは無効にされる。

ＭＡＳ機構は、前述のテスト・アクセス・オペレージ耀
ンを実行するため、テスト・アクセス・レジスタ（ＴＡ
Ｒ）命令を使用する。ＴＡＲ命令のフォーマットは次の
とおりである。

ＴＡＲＡ１．Ｒ２ ＴＡＲ命令では、第１オペランドＡ１のアクセス・レジ
スタにあるものとして指定されたＡＬＥＴが、第２オペ
ランドＲ２によって指定された汎用レジスタにあるＦＡ
Ｘを用いてＡＬＥＴ変換例外を検査される。ＴＡＲ命令
は、第１９Ａ図のステップ１５１で「はい」と判定され
ると、第１８Ａ図及び第１９Ｂ図のＡＲＴオペレージロ
ンを実行させる。ＴＡＲ命令は、次のテスト結果をＰＳ
Ｗの条件コード（ＣＣ；第４図参照）に戻す。

０　＝指定されたＡＬＥＴはＯであり、アクセスに対し
て有効である。

１　＝指定されたＡＬＥＴはＯまたは１ではなく、制御
レジスタ２によってアドレスされるＤＵＡＬにあり、指
定されたＥＡＸでのアクセスに対して有効である。

２　＝指定されたＡＬＥＴは０または１ではなく、制御
レジスタ５によってアドレスされるＰＳＡＬにあり、指
定されたＦＡＸでのアクセスに対して有効である。

３　＝指定されたＡＬＥＴは１であるか、または指定さ
れたＦＡＸでのアクセスに対して無効である。

入力ＦＡＸを用いて許可例外についてＡＬＥＴをテスト
できるようにしておくと、プログラムは、ＡＬＥＴが呼
出しプログラムのＰＡＳＮを参照するのか（ＡＬＥＴ＝
Ｏ）　、ＤＵＡＬを参照するのか、呼出しプログラムの
ＰＳＡＬを参照するのかを決定することができる。これ
は、プログラムをＡＬＥＴの内部フォーマットとは無関
係にする。

ＴＡＲ命令を用いてＡＲＴを実行する時、ＡＬＢエント
リが作成される。かくして、ＡＲＴ中に例外が生じなけ
れば、ＡＲにあるＡＬＥＴが実際に使用される時、ＡＬ
Ｂはエントリを含む。

第２０図はＴＡＲ命令の使用例を示している。

指名可能ユニットのタスク制御ブロックＴＣＢＩは、２
００での実行中、５のＦＡＸを持っている。

このＦＡＸにより、プログラムは、ＴＣＢｌについての
指名可能ユニット・アクセス・リスト（ＤＵＡＬ）の特
定のエントリを使用することができる。２０１で、第１
プログラムがアドレス空間ＡＳＮ２にある第２プログラ
ムに対しプログラム呼出しを行ない、第２プログラムで
使用すべきＡＬＥＴを渡す。２０２で、ＡＳＮ２にある
プログラムが８のＦＡＸを用いて実行されるが、これは
呼出しプログラムのＦＡＸとは異なっている。もしプロ
グラムが２０２で呼出しプログラムによって与えられた
ＡＬＥＴを使用すると、システム保全の問題が生じる。

呼出しプログラムはＡＬＥＴを参照するＦＡＸ権限を持
っていないことがあるが、ＡＳＮ２のプログラムは持っ
ている。ＡＳＮ２のプログラムは、呼出しプログラムが
渡されたＡＬＥＴを使用する権限を持っていたかどうか
を調べるを動性検査を実行しなければならない。２０３
で、ＡＳＮ２のプログラムは、入力ＡＬＥＴ及び呼出し
プログラムのＦＡＸ　（＝５）を指定するＴＡＲ命令を
用いて、有効性検査を実行する。呼出しプログラムのＦ
ＡＸは、ＡＳＮ２へのプログラム呼出しで作成された連
係スタック・エントリから得られる。ＴＡＲ命令の実行
の結果、呼出しプログラムがＡＬＥＴの使用を許されて
いたことを示す条件コードが与えられると、ＡＳＮ２の
プログラムはその機能の遂行を続けることができる。

呼出しプログラムがＡＬＥＴの使用を許されていなけれ
ば、ＡＳＮ２のプログラムは呼出しプログラムを打ち切
るか、または呼出しが成功しなかったことを示す戻りコ
ードを呼出しプログラムに戻す。２０４で戻り命令によ
り制御が戻されると、呼出しプログラムのＦＡＸ　（＝
５）がスタックから復元され、ＡＳＮｌのプログラムは
このＦＡＸを用いて実行を続ける。

ＡＬＥＴ有効性検査機能は頻繁に要求される。

第２０図の例では、ＡＳＮ２にあるプログラムへの呼出
しのたびに必要とされる。この機能はオペレーティング
・システムのサービス・ルーチンによっても提供できる
が、そうするとオーバーヘッドが大きくなり過ぎる。も
しＴＡＲ機能がなければ、呼出しプログラムのＡＬＥＴ
を参照してＥＡＸを変更しなければならないプログラム
は、たとえば２つのＰＣ命令を使用する必要がある。最
初のＰＣ命令はＦＡＸを変更せず、呼出しプログラムの
ＦＡＸを用いて呼出しプログラムのパラメータが参照さ
れる。あとで２番目のＰＣ命令が実行され、被呼出しプ
ログラムが使用する新しいＦＡＸが与えられる。呼び出
されたサービスは、その機能を遂行するのに異なったＦ
ＡＸを必要とすることがあり、この機構は正しいＥＡＸ
の使用を可能にする。かくして、ＴＡＲ機能はより効率
のよい検査を可能にする。第２０図の例では、ＴＡＲ命
令がＤＵＡＬのＡＬＥＴと共に使用されているが、ＤＵ
ＡＬ及びＰＳＡＬのいずれのＡＬＥＴも使用できる。

第２１図〜第２５図を参照するに、アクセス・レジスタ
変換（ＡＲＴ）機構は、通常、アクセス・リスト記述子
ならびにアクセス・リスト、ＡＳＮ第２テーブル及び許
可権テーブルで指定される情報が、ＡＲＴルックアサイ
ド・バッファ（ＡＬＢ；第２図の１９９）と呼ばれる特
別のバッファに保持されるように構成される。アクセス
・リスト記述子（ＡＬＤ）、アクセス・リスト・エント
リ（ＡＬＥ）　、ＡＳＮ第２テーブル・エントリ（ＡＳ
ＴＥ）及び許可権テーブル・エントリ（ＡＴＥ）は集合
的にＡＲＴテーブル・エントリと呼ばれる。

ＣＰＵｇｔ、ＡＲＴテーブル・エントリを最初にアクセ
スする場合にのみ、実記憶域にあるＡＲＴテーブル・エ
ントリを参照する必要がある。エントリ中の情報をＡＬ
Ｂに置いておくと、そのあとのＡＲＴオペレージ四ンを
ＡＬＢ中の情報を用いて実行することができる。ＡＲＴ
プロセスでＡＬＢを用いた場合、実記憶域でのＡＬＤ、
ＡＬＥｌＡＳＴＥまたはＡＴＥの変更は必ずしもただち
に変攬に影響を及ぼさなくてもよい。

ＡＬＢの大きさ及び構造は実施態様に応じて異なる。た
とえば、アクセス・レジスタ１〜１５とそれぞれ１対１
に対応する１５個のエントリを含み、各エントリがセグ
メント・テーブル記述子（ＳＴＤ）だけからなるように
ＡＬＢを構成することができ（第２４図参照）、またＡ
ＬＥＴ１現指名可能ユニット制御テーブル起点または一
次ＡＳＴＥ起点、及び現拡張許可指標に基づいて選択さ
れる値の配列を含むようにＡＬＢを構成することができ
る。前者の場合、アクセスφレジスタが再ロードされる
と対応するＡＬＢエントリがクリアされ、制御レジスタ
２．５または８の内容が変更されるとＡＬＢ全体がクリ
アされる。後者の場合、アクセス・レジスタ又は制御レ
ジスタの内容が変更されても、ＡＬＢの中の情報は維持
される。

ＡＬＢ内部のエントリは、プログラムによる明示的なア
ドレス指定ができないようになっている。

ＡＬＢにおける情報の保持はたとえ可能であったとして
も、そのすべての場合において保持しなければならない
ということはない。さらに、ＡＬＢ中の情報は、クリア
しなければならない場合以外にもクリアすることができ
る。ＡＬＢ中のすべての情報がクリアされるのは、ＡＬ
Ｂ除去命令もしくはプレフィクス設定命令の実行または
ＣＰＵリセットによる場合だけである。

ＡＬＢエントリは、実記憶域にあるＡＲＴテーブル・エ
ントリから取り出された情報、及び実記憶域にあるＡＲ
Ｔテーブル・エントリを選択するのに用いる情報を含む
。実記憶域にあるＡＬＤはアクセス・リスト記述子ソー
ス起点（ＡＬＤＳＯ）を用いて選択される。ＡＬＤＳＯ
は、変換中のＡＬＥＴにある一次リスト・ビットがＯで
あれば、制御レジスタ２にある指名可能ユニット制御テ
ーブル起点（ＤＵＣＴＯ）であり、−次リスト・ビット
が１であれば、制御レジスタ５にある一次ＡｓＮ第２テ
ーブル・エントリ起点（ＰＡＳＴＥＯ）である。

ＡＬＤのアクセス・リスト起点部分は、ＡＬＥＴと共に
、実記憶域にあるＡＬＥを選択するのに使用される。

ＡＬＥ中のＡＳＴＥアドレスは、実記憶域にあるＡＳＴ
Ｅを選択するのに使用される。

ＡＳＴＥ中の許可権テーブル起点は、制御レジスタ８に
あるＥＡＸと共に、実記憶域にあるＡＴＥを選択するの
に使用される。

第２１図を参照するに、ＡＬＢの最初の実施例では、Ａ
ＬＢ−ＡＬＤ及びＡＬＢ−ＡＬＥが結合されてＡＬＢ−
ＡＬＤ／ＡＬＥになり、したがうてアクセス・リスト起
点をＡＬＢエントリに置く必要はない。ＡＲＴ要求のた
めのＡＬＤＳＯ及びＡＬＥＴがＡＬＢエントリの内容と
一散すると、ＡＬＢは次のような情報を与える＝Ｐピッ
ト、ＡＬＥＡＸ、ＡＳＴＥアドレス及びＡＳＴＥＳＮ。

これらはすべてＡＬＥからのものである。かくして、こ
のタイプのエントリは、アクセス権の再検査を可能にし
、またＳＴＤを得るためのＡＳＴＥへのアクセスを、Ａ
ＳＴＥＳＮエントリの検査を伴なって、使用時に実行す
ることができる。異なったＡＬＥＴが同じＡＳＴＥ及び
ＳＴＤを指し示していてもよいので、これはＡＬＢの効
率的な使用を可能にする。このようなＡＬＢの設計は、
適切なアクセス・リストの使用及びＡＬＥの決定の代わ
りになるものであるが、ＡＳＴＥ及び許可機構は前と同
様に使用される。

第２２図を参照するに、ＡＳＴＥの機能もＡＬＢに組み
込めば、ＡＬＢから直接ＳＴＤを得ることができる。Ａ
ＬＤＳＯ及びＡＬＥＴは、もしＡＬＢにおいて一致が生
じていると、次のような情報を与える：Ｐピッ）、ＡＬ
ＥＡＸ、許可権テーブル起点（ＡＴＯ）　、許可権テー
ブル長（ＡＴＬ）及びＳＴＤ、ＳＴＤ、ＡＴＯ及びＡＴ
ＬがすでにＡＬＢに保持されているので、これらを得る
ためにＡＳＴＥがアクセスされることはない。しかし、
ＡＳＴＥＳＮがＡＳＴＥにおいて変更されるのであれば
、ＡＬＢはＡＳＴＥＳＨによるケイパビリティの再検査
なしにＳＴＤを含むことになるので、ＡＬＢを除去しな
ければならない。

第２３図を参照するに、ＡＬＢの第３の実施例は、ＡＬ
Ｄ、ＡＬＥ、ＡＳＴＥ及びＡＴＥからの情報及び属性を
単一のＡＬＢエン）　ＩＪに組み込んでいる。簡略化を
考えると、ＡＬＤソース起点が制御レジスタ２または５
で変更される度に、第２３図の実施例におけるＡＬＢの
すべてのエントリが自動的にクリアされるのであれば、
ＡＬＢエントリにＡＬＤＳＯフィールドを含ませておく
必要はない。また、ＦＡＸフィールドが制御レジスタ８
で変更される度に、機械がＡＬＢのエントリをクリアす
るのであれば、Ｐ、ＡＬＥＡＸ、ＥＡＸ及びＳの各フィ
ールドを含ませておく必要はない。

このような簡略化した実施例は第２４図に示されており
、そこでは各ＡＬＥＴは、ＳＴＤを不適切な使用から保
護するのに必要なＡＬＢ除去操作によって左右されるが
、単にＳＴＤを取り出すだけである。最後に、各エント
リがアクセス・レジスタ１〜１５のそれぞれと１対１に
対応しており、かつ対応するアクセス・レジスタが再ロ
ードされる時にクリアされるのであれば、ＡＬＥＴフィ
ールドも不要である。

Ｏ及び１のＡＬＥＴ値の変換はＡＬＢの使用を許されな
い。実際の構成が制御レジスタ１及び７の内容の付加的
な写しを有するのであれば、これらの制御レジスタの変
更を追跡するために機械は何らかの動作を実行する必要
があるかも知れない。

ＡＬＢエントリの作成、及びプログラムによるＡＲＴテ
ーブル・エントリ（実記憶域にある）の操作の効果は、
ＡＲＴテーブル・エントリが特定のＣＰＵに属している
かどうか、及びエン）　ＩＪが有効かどうかによって異
なる。

ＡＲＴテーブル・エントリが特定のＣＰＵに属している
場合、そのＣＰＵはアクセス・レジスタ変換に当該エン
トリを使用することができる。ＡＲＴテーブル・エント
リは一時に２以上のＣＰＵに属していてもよい。

アクセス・リスリ・エントリまたはＡＳＮ第２テーブル
・エントリは、関連する無効ビットがＯであれば、有効
である。アクセス・リスト記述子及び許可権テーブル・
エントリは無効ビットを持っておらず、したがって常に
有効である。−夕空間アクセス・リスト記述子は、−次
ＡＳＴＥ中の無効ビットの値とは無関係に有効である。

ＡＲＴテーブル・エントリは、ＣＰＵに付属させられて
有効な時、ＡＬＢ中に置くことができる。

アクセス・リスト記述子は、制御レジスタ２にある指名
可能ユニット制御テーブル起点によって指定される指名
可能ユニット制御テーブルの内部、または制御レジスタ
５にある一次ＡＳＴＥ起点（ＰＡＳＴＥＯ）によって指
定される一次ＡＳＴＥの内部にあるとき、ＣＰＵに付属
させられる。

制御レジスタ５は、制御レジスタＯのビット１５、すな
わち多重アドレス空間制御ビットの値とは無関係に一次
ＡＳＴＥ起点を含むものと考えられる。

第２５図はＡＬＢの良好な実施例を示している。

この実施例では、ＡＬＢはいくつかの異なったテーブル
で構成され、これらのテーブルはＡＬＢの使用中に別々
にかつ順次にアクセスされ、ＳＴＩ〕に対する２以上の
パスを与える。最初のステップでは、ＡＬＤＳＯ及びＡ
ＬＴＥからなるエントリを探索キーとして用いてＡＬＢ
−ＡＬＤ／ＡＬＥテーブルがアクセスされ、キーとすべ
てのテーブル・エントリが比較されて（ブロックＣ）、
もし一致が検出されると、正しい結果が次のステップヘ
ゲートされる（ブロックＧ）。ＡＬＢ−ＡＬＤ／Ａ　Ｌ
　Ｅエントリは結果の情報として、Ｐビット（私用ビッ
ト）、ＡＬＥＡＸ、ＡＳＴＥアドレス及びＡＳＴＥＳＮ
を供給する。次のステップでは、ＡＳＴＥアドレスがＡ
ＬＢ−ＡＳＴＥテーブルへの探索キーとして使用される
（比較ブロックＣ）。一致が検出されると、ＡＳＴＥＳ
Ｎ、ＡＴＯｌＡＴＬ及びＳＴＤからなるＡＬＢ−ＡＳＴ
Ｅエントリがゲートされる（ブロックＧ）。ＡＳＴＥＳ
ＮはＡＬＢ−ＡＬＤ／ＡＬＥエントリからのＡＳＴＥＳ
Ｎと比較される。ＡＬＢプロセスを続けるためには、こ
れらが一致していなければならない。ＡＬＢ−ＡＬＤ／
ＡＬＥエントリからのＰビットが１でかつ制御レジスタ
８　（ＣＲ８）！、あるＥＡＸがＡＬＢ−ＡＬＤ／ＡＬ
Ｅエントリ中の、ＡＬＥＡＸと一致しなければ、ＡＬＢ
−ＡＴＥテーブルを用いた許可検査が行なわれる。その
場合、ＡＴＯ及びＥＡＸが検索キーとして使用される。

ＦＡＸは制御レジスタ８から得られ、ＡＴＯは２番目の
ステップで見つかった結果から得られる。

一致が検出されると、一致したＡＬＢ−ＡＴＥエントリ
から二次ビット、すなわちＳビットが検査結果としてゲ
ートされる。

ＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）は、ＡＬＢ
−ＡＬＤ／ＡＬＥエントリまたは付属されたを効なＡＬ
ＥにあるＡＳＴＥアドレスによって指定されると、ＣＰ
Ｕに付属させられる。

許可権テーブル・エントリはＡＬＢ−ＡＳＴＥエントリ
または付属された何効なＡＳＴＥによって指定される許
可権テーブル内にあると、ＣＰＵに付属させられる。

ＡＬＢ−ＡＬＤ／ＡＬＥエントリは、以下の条件がすべ
て満たされた場合にのみＡＲＴに使用されるようにして
もよい。

１、変換すべきＡＬＥＴが１より大きい値を持っている
。（もしＡＬＥＴが０または１であれば、ＣＲＩまたは
ＣＲ７の内容が使用される。）２、ＡＬＢ−ＡＬＤ／Ａ
ＬＥにあるＡＬＤＳＯが使用中のＡＬＤＳＯと一致して
いる。

３、ＡＬＢ−ＡＬＤ／ＡＬＥエントリにあるＡＬＥＴが
変換すべきＡＬＥＴと一致している。

４、ＡＬＢ−ＡＬＤ／ＡＬＥエントリがＡＬＥ許可検査
に合格する、すなわち以下の条件のいずれかが真である
。

ａ、ＡＬＢ−ＡＬＤ／ＡＬＥｘントリにある私用ビット
が０゜ ｂ、ＡＬＢ−ＡＬＤ／ＡＬＥエントリにあるＡＬＥＸが
現ＥＡＸに等しい。

Ｃ０現ＥＡＸが、ＡＬＢ−ＡＬＤ／ＡＬＥによってアド
レスされたＡＳＴＥにより指定される許可権テーブルに
つき１の二次ビット（Ｓビット）を選択。

ＡＬＢ−ＡＳＴＥエントリは、その中のＡＳＴＥアドレ
ス及びＡＳＴＥＳＮが使用中のＡＬＥまたはＡＬＢ−Ａ
ＬＤ／ＡＬＥにあるＡＳＴＥアドレス及びＡＳＴＥＳＮ
と一致する時はいつでもＡＲＴのために使用することが
できる。

また、２以上のＡＬＢ−ＡＬＤ／ＡＬＥエントリが同じ
ＡＬＢ−ＡＳＴＥエントリを指定してもよく、そうすれ
ばＡＬＢ−ＡＳＴＥテーブルに対するより多くのパスを
提供することができ、ＡＬＢに別々のタイプのテーブル
を使用することが正当化される。

ＡＬＢ−ＡＴＥエントリは、以下の条件が両方共満たさ
れると、ＡＲＴのために使用することができる。

１、ＡＬＢ−ＡＴＥエントリにあるＡＴＯが使用中のＡ
ＳＴＥまたはＡＬＢ−ＡＳＴＥエントリにあるＡＴＯと
一致する。

２、ＡＬＢ−ＡＴＥエントリにあるＥＡＸが現ＥＡＸと
一致する。

付属された無効なＡＲＴテーブル・エントリが有効化さ
れる時、または付属されていない有効なＡＲＴテーブル
・エントリが付属され、かつＡＲＴテーブル・エントリ
から生成される使用可能なエントリがまだＡＬＢにない
時は、変更の効果は遅くとも現命令の終了までに生じる
。

ＡＬＢの内容は、ＡＲ内容の変更による影響を受けない
。ＡＬＢは、異なったＡＲ内容、または異なった指名可
能ユニットを有する異なったＦＡＸ定義域に関係する情
報を同時に含むことができる。もしタスクが切替え後に
再び指名されるのであれば、ＡＬＢはＡＲＴのための使
用可能なエン　　　゛トリを含み得る。

付属された有効なＡＲＴテーブル・エントリが変更され
る時、及びＡＬＢがそのエントリの写しをクリアされる
前にそのエントリを必要とするＡＲＴが実行されようと
する時は、次のような予測不能の結果が生じ得る。新し
い値の使用が、命令と命令の間、または命令の実行中（
変更を生じさせた命令を含む）に始まり得る。さらに、
ＡＬＢは、当該エントリの写しをクリアされるまで、古
い値及び新しい値の両方を含む可能性があるため、特定
のＡＲＴオペレージ式ンでどちらの値が選択されるかは
予測できない。

アクセス多重ロード命令＜ＬＯＡＤ　　ＡＣＣＥＳＳ　
　ＭＵＬＴＩＰＬＥ）または制御情報ロード命令（ＬＯ
ＡＤ　　Ｃ０ＮＴＲ０Ｌ）がＡＲＴに関連するパラメー
タを変更する時、オペレーシヨンの開始時におけるこれ
らのパラメータの値はオペレージ日ンの間中有効である
。

ＡＬＢは、ＡＬＢ除去命令（ＰＵＲＧＥ　　ＡＬＢ）ま
たはプレフィクス設定命令（ＳＥＴ　　ＰＲＥＦＩＸ）
の実行、及びＣＰＵリセットによりすべてのエントリを
クリアされる。これらの命令は、ＡＬＢに望ましくない
状態が生じるのを阻止するために使用される。

Ｆ、まとめ及び究明の効果 多重アドレス空間（ＭＡＳ）機構は、次の２つの主要領
域において改善をもたらす。

１、データ・アクセス：　プログラムは、命令空間を含
む１６までの異なったアドレス空間にあるデータを、ど
の制御パラメータも変更することなく、同時にアクセス
することができる。これは、１６個の新規なレジスタ、
すなわちアクセス・レジスタにより可能となる。アクセ
ス・レジスタの内容を変えれば、より多くのアドレス空
間をアクセスすることができる。

２、プログラム連係：　エントリ・テーブル・エントリ
の内容が拡張され、プログラム呼出しオペレーションに
おいてより多くの状況変化が可能になった。プログラム
呼出し中の状況の保管、及び新規な命令、すなわちプロ
グラム戻り命令（ＰＲＯＧＲＡＭ　　ＲＥＴＵＲＮ）に
よるその復元のために、連係スタックが設けられる。連
係スタックを使用するブランチ型の新規な連係もある。

ＭＡＳは１６個の３２ビツト・アクセス・レジスタＯ〜
１５　（ＡＲＯ−ＡＲ１５）を備えている。

これらのアクセス・レジスタは、新規なアドレス指定モ
ード、すなわちアクセス・レジスタ・モードで記憶域オ
ペランドをアドレスするのに使用される。アクセス・レ
ジスタ・モードは、ＰＳＷにおける新規なビット設定で
実現される。

アクセス・レジスタ帝モードにおいては、命令のＢフィ
ールドまたはＲフィールドは、記憶域オペランド・アド
レスを含む汎用レジスタの他に、同じ番号のアクセス・
レジスタも１旨定する。アクセス・レジスタの内容は、
ＤＡＴによって記憶域オペランド・アドレスを変換する
のに用いるセグメント・テーブル記述子（ＳＴＤ）を得
るために、アクセス・レジスタ変換（ＡＲＴ）と呼ばれ
るプロセスで使用される。

アクセス・レジスタ（こよってｔ５定されたアドレス空
間はＡＲ指定アドレス空間と呼ばれる。

アクセス・レジスタはデータ・アドレスにのみ適用され
、命令アドレスには適用されない。アクセス・レジスタ
・モードにおいては、命令は常に一次アドレス空間から
取り出される。（あるアドレス空間から別のアドレス空
間へブランチすることはできない。） ＲＸ形式の命令のＸフィールドで指定されたアクセス・
レジスタの内容は無視される。ＢフィールドまたはＲフ
ィールド指定されたアクセス・レジスタだけがＡＲＴで
使用される。

アクセス・レジスタの使用により、任意の２つのアドレ
ス空間の間でデータを移動することができ、完全命令セ
ットを用いて複数の異なった空間にあるデータを同時に
処理することができる。

ＤＡＳ命令のうち、二次空間から一次空間への移動を行
なう命令（ＭＯＶＥ　　Ｔｏ　　ＰＲＩＭＡＲＹ）及び
−次空間から二次空間への移動を行う命令（ＭＯＶＥ　
　Ｔｏ　　５ＥＣＯＮＤＡＲＹ）　は、アクセス・レジ
スタ・モードでは実行を許されないが、キーを用いた移
動命令（ＭＯＶＥ　　ＷＩＴＨＫＥＹ）は実行可能であ
り、したがってＤＡＳ機構と同様に、ソース・データ域
及びターゲット・データ域に対して異なったアクセス・
キーを持つことができる。

アクセス・レジスタの内容は、一般には、アクセス・リ
ストと呼ばれるデータ域のエントリを指定するので、ア
クセス・リスト・エントリ・トークン（ＡＬＥＴ）と呼
ばれる。ＡＲＴは、指定されたアクセス・リスト・エン
トリの内容を用いることによって、ＤＡＴで使用される
セグメント・テーブル記述子を得る。

「トークン」という用語を用いた理由は、ＡＬＥＴがア
ドレス空間をアクセスするどのようなケイパビリティも
直接伝えることがないからである。

ＡＬＥＴはアクセス・リスト・エントリを指定するだけ
であり、指定されたエントリが実際のケイパビリティを
表わす。

ＡＬＥＴは通常のデータとして操作できる。ＭＡＳ機構
は、アクセス・レジスタ、汎用レジスタ及び記憶装置の
間でＡＬＥＴを転送するための命令を含む。特に、被呼
出しプログラムはアクセス・レジスタの内容を記憶装置
に保管し、自身の目的のためにアクセス・レジスタをロ
ードシ、シかる後、元の内容を復元することができる。

呼出しプログラム側から見れば、アクセス・レジスタの
内容は変わっていない。

ＡＬＥＴは、たとえアクセス・レジスタＯが記憶域オペ
ランドのアドレス指定に関与しないとしても、アクセス
・レジスタＯを転送元及び転送先にすることができる。

ＡＬＥＴの値０及び１は特別な値であって、アクセス・
リスト・エントリを使用することなく、−夕空間及び二
次空間をそれぞれ指定する。そのため、プログラムは自
身の命令アドレス空間を指定するアクセス・リスト・エ
ントリを作成する必要なしに、その命令アドレス空間を
アクセスすることができ、また空間切替えを伴なうプロ
グラム呼出し後に、被呼出しプログラムは同様にして呼
出しプログラムの空間をアクセスすることができる。被
呼出しプログラムは、呼出しプログラムの空間へのアク
セスを拒否されることもある。

アクセス・リスト・エントリは、アクセス・レジスタが
使用できるアドレス指定ケイパビリティである。アドレ
ス指定ケイパビリティの完全性を保証するため、アクセ
ス・リストは問題状態プログラムから保護される。

制御プログラムは、アクセス・リスト・エントリを割り
振ってそのエントリを指定するＡＬＥＴを戻すサービス
を提供する。プログラムは、戻されたＡＬＥＴを用いて
、対応するエントリによって指定されるアドレス空間を
アクセスすることができる。制御プログラムは、アクセ
ス・リスト・エントリの割振りを解除するサービスも提
供する。

これにより、アクセス・リスト・エントリの再使用が可
能になる。

アクセス・リスト・エントリは、割り振られた状態にな
ければ、無効としてマークされる。無効なアクセス・リ
スト・エントリを使用しようとすると、例外が認識され
る。

プログラムは２つのアクセス・リストを使用することが
できる。一方は指名可能ユニット・アクセス・リストと
呼ばれ、他方は一次空間アクセス・リストと呼ばれる。

指名可能ユニット・アクセス・リストは、プログラムが
実行される指名可能ユニット（タスクまたはプロセスを
意味するアーキテクチャ上の用語）と永続的に関連づけ
られる。−夕空間アクセス・リストは、プログラムが実
行されている一次アドレス空間に属する。どちらのアク
セス・リストを使用するかはＡＬＥＴ中の特定のビット
により指定される。

アクセス・リスト・エントリは、自身が公用か使用かを
指定するピットを含んでいる。公用アクセス・リスト・
エントリの使用については許可は不要である。私用アク
セス・リスト・エントリの使用は、拡張許可指標（ＥＡ
Ｘ）による許可を受けなければならない。拡張許可指標
は、指名可能ユニット及びプログラムのいずれに属して
いてもよいが、プログラムが実行される一次空間に属す
ことはない。

拡張許可指標の使用により、指名可能ユニット・アクセ
ス・リスト中のエントリは、指名可能ユニットの作業を
行なうべく実行されるプログラムのいくつか（すべてで
はない）によって使用され得る。

同様に、−広空間アクセス・リスト中のエントリは、対
応する一次空間で実行されるプログラムのいくつか（す
べてではない）によって使用される。

ＤＡＳの許可指標は、二次空間設定の際に二次ＡＳＮ設
定命令の使用を許可し、二次空間は１のＡＬＥＴでアク
セスできるので、アクセス・レジスタの使用に関係する
。前述のように、許可上ＪＭは一次空間に属する。

ＭＡＳでは、エントリ・テーブル・エントリ中の７斤蜆
なビット、すなわちＰＣタイプ・ビットをテストすべく
プログラム呼出しが変更される。このビットがＯであれ
ば、プログラム呼出しは従来のＤ　Ａ　Ｓオペレーショ
ン（基本オペレーション）を実行する。このビット１で
あれば、プログラム呼出しはスタッキング・オペレーシ
ョンと呼ばれる新規なオペレーションを実行する。スタ
ッキング・オペレーションは基本オペレーションとは異
なったいくつかの状態変化を生し、連係スタック中の自
身が生成したエントリに古い状態を保管する。連係スタ
ックの状態エントリは、新規なプログラム戻り命令によ
り論理的に削除され、前の状態が復元される。

連係スタックは指名可能ユニットごとに設けられ、指名
可能ユニットによる直接操作から保護されている。ＭＡ
Ｓ機構は、状態エントリから情報を抽出する命令及び状
態エントリの１つのフィールドを修正する命令を含む。

ＭＡＳ機構は、ブランチ連係命令の代わりに使用可能な
ブランチ・スタック命令も含む。ブランチ・スタック命
令によって変更される情報はＰＳＷ中の命令アドレスだ
けである。ブランチ・スタック命令は、ブランチ状態エ
ントリと呼ばれる状態エントリを作成する。このエント
リは、ブランチ・スタック命令によって作成されたこと
、及びＰＣ番号の代わりにブランチ・アドレスを含むこ
とを除くと、プログラム呼出し状態エントリと同じであ
る。

ブランチ状態エントリに保管される完全なＰＳＷの一部
であるアドレス指定モード・ビット及び命令アドレスは
、ＰＳＷ中の現在の値でもよく、またブランチ・スタッ
ク命令のオペランドとしてＬ’シスタ中で指定されても
よい。このレジスタは、ブランチ連係命令、ブランチ保
管命令、ブランチ・モード設定命令、ブランチ保管モー
ド設定命令またはブランチ・モード設定命令によって中
に連係情報を置かれたレジスタとすることができる。か
くして、ブランチ・スタック命令は、呼出しプログラム
の中または被呼出しプログラムの入口点（若しくはその
近く）で使用することができ、いずれの場合でも、被呼
出しプログラムの終りのプログラム戻り命令で呼出しプ
ログラムに戻る。入口点でブランチ・スタック命令を使
用できるので、古い呼出しプログラムを変更することな
く連係スタックを使用することができる。

ＭＡＳ機構のプログラム戻り命令は、スタッキング・プ
ログラム呼出しまたはブランチ・スタック命令により制
御を与えられたプログラムから戻るのに用いる。プログ
ラム戻り命令は、最後の連係スタック状態エントリ（プ
ログラム呼出し状態エントリでもブランチ状態エントリ
でもよい）を論理的に削除する。最後の状態エンドＩＪ
がプログラム呼出し状態エントリであれば、プログラム
戻り命令は、エントリ中に保管されたすべての状態情報
を復元する。ただし、汎用レジスタ１５．０及び１なら
びにアクセス・レジスタ１５、Ｏ及び１の内容は変更さ
れない。最後の状態エントリがブランチ状態エントリで
あれば、プログラム戻り命令は、完全なＰＳＷならびに
汎用レジスタ２〜１４及びアクセス・レジスタ２〜１４
の内容だけを復元する。しかし、被呼出しプログラムの
実行中に生じたかも知れないＰＥＲの有効化または無効
化を妨害しないようにするため、プログラム戻り命令は
常にＰＳＷ中のＰＥＲマスクを不変に保つ。

連係スタック状態エントリの特定のビットを１にしてお
くと、このエントリに対してプログラム戻り命令が実行
された時にプログラム割込みを起こすことができる。制
御プログラムは、プログラム戻り命令の誤った使用に対
する保護策としてこのビットを１にセットできる。たと
えば、最後に実行された連係命令が監視プログラム呼出
し命令であった場合には、プログラム戻り命令の前に制
御プログラムの出口サービスを使用する必要がある。

少なくとも最初は単一の指名可能ユニー／　）であるジ
ョブ・ステップが開始される時は、そのジョブ・ステッ
プに固有のアドレス空間が使用される。

このアドレス空間はジョブ・ステップのホーム・アドレ
ス空間と呼ばれる。システムは、ジョブ・ステップを表
わす主制御ブロック（たとえば、ジョブ・ステップの指
名が解除される時、状況が保管される）をそのホーム・
アドレス空間に置く。もしジョブ・ステップが別の空間
に制御を与えるためプログラム呼出しを使用した後で入
出力割込みあるいは外部割込みが生じると、ＭＡＳがな
ければ、ホーム・アドレス空間をアクセスしてジョブ・
ステップの状況を保管するため、制御レジスタの内容を
変更しなければならない。

ホーム・アドレス空間のアクセス効率を改善するため、
ＭＡＳ機構は、ホーム・セグメント・テーブル記述子、
及びホーム空間モードと呼ばれる別のアドレス空間モー
ドを使用する。ホーム空間モードはＰＳＷ中のビット設
定により条件づけられる。

割込みが生じた時に機械によってロードされる新しいＰ
ＳＷは、ホーム・アドレス空間への即時アクセスを行な
わせるためホーム空間モードを指定することができる。

アクセス・レジスタ（ＡＲ）は３２ビツトのハードウェ
ア・レジスタであって、問題プログラムによる使用が可
能である。アクセス・レジスタは、記憶域が参照される
時に、オペランド・ベース・レジスタをアドレス空間と
関連づけるのに使用され得る。アクセス・レジスタの基
本機能は、複数の空間にある命令及び記憶域オペランド
を操作できるように３７０−ＸＡ命令セットを拡張する
ことにある。

１６個のアクセス・レジスタ（ＡＲＯ−ＡＲ１５）はそ
れぞれ同じ番号の汎用レジスタ（ＧＲＯ〜ＧＲ１５）と
直接関連づけられる。アクセス・レジスタは、ＣＰＵが
アクセス・レジスタ・モードで動作している場合にのみ
、アドレス指定機構で使用される。アクセス・レジスタ
・モードはＰＳＷのビット１６及び１７によって指定さ
れる。

アクセス・レジスタの一般的な特徴は次のとおりである
。

１、アクセス・レジスタの内容は、アクセス・レジスタ
・モードにあるかどうかには関係なく、問題状態または
監視プログラム状態においてプログラムが自由に操作で
きる。

２、アクセス・レジスタの内容は、アーキテクチャにお
ける命令により、記憶域からロードしたり、記憶域に書
き込んだり、汎用レジスタに転送したり（逆も可）、別
のアクセス・レジスタに写したりすることができる。

３、アクセス・レジスタの内容は、ハードウェア・テー
ブル索引プロセス、すなわちアクセス・レジスタ変換（
ＡＲＴ）によってアドレス空間を決定できるトークンで
ある。このトークンは、アクセス・リスト・エントリ・
トークン（Ａ　Ｌ　Ｅ　Ｔ）と呼ばれる。

４、記憶域参照がアクセス・レジスタ・モードで行なわ
れる時、ハードウェアがアクセス・レジスタにあるＡＬ
ＥＴ値をアドレス空間と関連づける。アクセス・レジス
タは、使用時に命令のベース・レジスタ・フィールドに
従って、ハードウェアで暗黙的に決定される。アクセス
・レジスタの暗黙指定は、既存の３７０−ＸＡ命令の機
械コード・フォーマットを変えることなく、多重アドレ
ス空間アクセス機能を３７０−ＸＡ命令へ拡張するのを
可能にする。

５、ＲＸ形式の命令の指標レジスタ・フィールドで指定
された汎用レジスタに対応するアクセス・レジスタは、
アドレス空間の選択には関与しない。

６、アクセス・レジスタ・モードにおいては、すべての
命令及び実行命令のターゲットは常に一次アドレス空間
から取り出される ７、同じＡＬＥＴ値が２以上のアクセス・レジスタにあ
ってもよい。

８．アクセス・レジスタは、ＰＳＷのビット１６及び１
７がそれぞれＯ及び１の時のアクセス・レジスタ・モー
ドにおいてのみ、アドレス指定に使用される。

アクセス・リスト（ＡＬ）は、アクセス・レジスタと共
に使用されるアドレス指定ケイパビリティ・テーブルで
あり、指名可能ユニット・アクセス・リスト（ＤＵＡＬ
）または−次空間アクセス・リスト（ＰＳＡＬ）の形を
とる。アクセス・リスト・エントリは、所与の指名可能
ユニットのためにアクセス・レジスタを介してアドレス
され得るアドレス空間を定義する。

記憶域参照命令がアクセス・レジスタ・モードで実行さ
れる時、各オペランドのベース・レジスタ・フィールド
は、対応するアクセス・レジスタにあるＡ　Ｌ　Ｅ　Ｔ
によって指定されるアクセス・リスト・エントリと関連
づけられる。

アクセス・リストはアドレス指定ケイパビリティのリス
トを表わす。これらのケイパビリティは、関連する指名
可能ユニットがアクセスできるアドレス空間を定義する
。アクセス・レジスタ・モードでのアドレスをヒポ（こ
おいては、アクセス・リスト・エントリは、命令の記憶
域オペランドに関してＤＡＴで使用される代替セグメン
ト・テーブル起点をハードウェアで見つけるための手段
を提供する。アドレス空間に関連するセグメント・テー
ブル及び許可権テーブルのアドレスはＡＳＮ第２テーブ
ル・エントリ（ＡＳＴＥ）に含まれており、アクセス・
リスト・エントリはこのＡＳＴＥの実アドレスを含んで
いるので、上記のことが可能になる。

Ｇ、用語群 ＡＫＭ　　　　　許可キー・マーク ＡＬ　　　　　　アクセス・リスト−アドレス指定ケイ
パビリティ・テーブル ＡＲアクセス・レジスター各ＡＲはＧ ＰＲと関連づけられる。

ＡＲＴ　　　　　アクセス・レジスタ変換−５ＴＤをＡ
Ｒと関連づけられる方法。

ＡＸ　　　　　　許可指標 ＡＬＢＡＲＴルックアサイド・バッファーＡＲＴは、Ａ
ＲがＢフィールド記 憶域オペランド参照によってＧＰ Ｒで指定されるたびに生じ、ＡＬ Ｂはその間の記憶域参照回数を減 らす。

ＡＬＥ　　　　　アクセス・リスト・エントリＡＬＥＡ
Ｘ　　　アクセス・リスト・エントリ許可指標。

ＡＬＥＮ　　　　アクセス・リスト・エントリ番号−Ａ
ＬＥＴのビット１６〜３１が指 定されたＡＬＥの番号である。

ＡＬＬ　　　　　アクセス・リスト長−所定の数値とし
て制御レジスタに記憶されて おり、最大１０２４個のＡＬＥま で可能である。

ＡＬＥＴ　　　　アクセス・リスト・エントリ・トーク
ン−アクセス・リスト中の１つ のエントリを指定する。

ＡＬＥＳＮ　　　アクセス・リスト・エントリ順序番号
−ＡＬＥＴ及びＡＬＥのピッ ト８〜１５゜ ＡＳＮ　　　　　アドレス空間番号−アドレス空間を表
わす。

ＡＳＴＥ　　　　ＡＳＮ第２テーブル・エントリー従来
の３７０／ＸＡにおけるＡＳ ＴＥを拡張したもので、無効ピッ ト（Ｉ）及びＳＴＤを含む。

ＡＳＴＥＳＮ　　ＡＳＴＥ順序番号−ＡＬＥ及びＡＳＴ
ＥにあるＡＳＴＥＳＮが一致 するかどうかを検査する。

ＡＴＬ　　　　　許可権テーブル長 ＤＡＳ　　　　　二重アドレス空間 ＤＡＳＤ　　　　直接アクセス記憶装置ＤＡＴ　　　　
　動的アドレス変換−８ＴＤを用いて仮想アドレスを実
アドレスに変 換する。

ＤＵＡＬ　　　　指名可能ユニット・アクセス・リスト ＤＵＡＬＤ　　　ＤＵＡＬ記述子−ＤＵＡＬの起点（実
アドレス）及び長さを含む。

ＤＵＣＴ　　　　指名可能ユニット制御テーブル−ＤＵ
ＡＬＤ含み、ＣＲ２によって 指定される。

ＦＡＸ　　　　　拡張許可指標 ＥＫＭ　　　　　エントリ・キー・マスクＥＴＥ　　　
　　エントリ・テーブル・エントリＧＰＲ（ＧＲ）汎用
レジスターオペランド及びアドレスを含む。

ＬＴＤ　　　　　連係テーブル記述子 ＭＡＳ　　　　　多重アドレス空間 Ｐビット　　　　（１）ＡＬＥＴのビットで、ＤＵＡＬ
またはＰＳＡＬを選択する。

（２）ＡＬＥ中のビットで、すべ てのユーザがアクセスできるか （公用）または許可検査が必要か （私用）を示す。

ＰＡＳＴＥ　　　−次ＡＳＮ第２テーブル・エントリー
ＰＳＡＬＤを含む。

ＰＣ−ｃｐ　　現−次に対するプログラム呼出しＰＣ−
ｓｓ　　　空間切替えを伴なうプログラム呼出し ＰＫＭ　　　　　ＰＳＷキー・マスク ＰＳＡＬ　　　　−夕空間アクセス・リストＰＳＡＬＤ
　　　ＰＳＡＬＳ逆Ｌ−ＰＡＳＴＥに含まれ、ＰＳＡＬ
の起点（実アドレ ス）及び長さからなる。

ＰＳＴＤ　　　　−次セグメント・テーブル記述子ＰＳ
Ｗ　　　　プログラム状況ワード ５ＳＴＤ　　　　二次セグメント・テーブル記述子ＳＴ
Ｄ　　　　　セグメント・テーブル記述子

【図面の簡単な説明】

第１図は本発明の概念を示すブロック図。 第２図はアクセス・レジスタ変換（ＡＲＴ）の様子を示
すブロック図。 第３図は本発明のＭＡＳ機構で使用される制御レジスタ
の構成を示す図。 第４図はＭＡＳ機構で使用されるＰＳＷの内容を示す図
。 第５図はアクセス・リスト・エントリ・トークン（ＡＬ
ＥＴ）のフォーマットを示す図。 第６図はアクセス・リスト・エントリ（ＡＬＥ）のフォ
ーマットを示す図。 第７図は連係テーブル・エントリ（ＬＴＥ）のフォーマ
ットを示す図。 第８図はエントリ・テーブル・エントリ（ＥＴＥ）のフ
ォーマットを示す図。 第９図は連係スタックを示すブロック図。 第１０図は連係スタックの状態エントリの７１−マット
を示す図。 第１１図はＡＳＮ第１テーブル・エントリ（ＡＦＴＥ）
のフォーマットを示す図。 第１２図はＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）
のフォーマットを示す図。 第１３図は許可権テーブル（ＡＴ）の構成を示す図。 第１４図は指名可能ユニット制御テーブル（ＤＵＣＴ）
のフォーマットを示す図。 第１５図はＰＣ番号変換の論理フローを示すブロック図
。 第１６図はスクッキング・オペレーションの論理フロー
を示すブロック図。 第１７図はＡＳＮ変換の論理フローを示すブロック図。 第１８図はアクセス・レジスタ変換（ＡＲＴ）の論理フ
ローを示すブロック図。 第１９Ａ図及び第１９Ｂ図はＡＲＴオペレージａンの流
れ図。 第２０図はテスト・アクセス・レジスタ命令の実行の様
子を示す図。 第２１図ないし第２５図はＡＬＢエントリの実施例を示
す図。 出願人　　インターナショナル・ビジネス・マシーンズ
１コーボレーシ鱈ン 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） プログラム状、兄ワード（ＰＳＷ） 第４図 ｌ１１２図 ｌ１１５図 第９図 連係スタック（Ｌ’Ｓ） ｌ！− 第１３囚 許可権テーブル（ＡＴ） 第１４図 バイト　　　　指名可能ユニット制御テーブル（ＤＵＣ
Ｔ）ｔ＋ｓｇ アクセス・レレスタ！換（ＡＲＴ） 第１８因 第２０図 ＡＬＢ−ＡＬＤ／ＡＬＥ／ＡＳＴε／ＡＴε第２３図

Claims (1)

1. 【特許請求の範囲】 それぞれがアドレス変換情報を含む複数のエントリを有
   するテーブル手段と、 それぞれが前記テーブル手段の特定のエントリのアドレ
   スを含む複数のエントリを有するアクセス・リスト手段
   と、 複数の汎用レジスタと、 前記汎用レジスタとそれぞれ１対１に対応して設けられ
   、対応する汎用レジスタがアドレス指定動作で選択され
   ると前記アクセス・リスト手段の特定のエントリを取り
   出す複数のアクセス・レジスタと、 前記テーブル手段から出力されたアドレス変換情報を用
   いて仮想アドレス変換を実行する手段と、を具備するア
   クセス・レジスタ変換機構。