JPH01208018A - 固体リレー - Google Patents
固体リレーInfo
- Publication number
- JPH01208018A JPH01208018A JP63032486A JP3248688A JPH01208018A JP H01208018 A JPH01208018 A JP H01208018A JP 63032486 A JP63032486 A JP 63032486A JP 3248688 A JP3248688 A JP 3248688A JP H01208018 A JPH01208018 A JP H01208018A
- Authority
- JP
- Japan
- Prior art keywords
- photovoltaic
- gate
- impedance
- impedance element
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006698 induction Effects 0.000 abstract 1
- 230000004043 responsiveness Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101150073536 FET3 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、入力信号を発光素子で光信号に変換し、発光
素子と光結合された光起電力ダイオードアレイで光信号
を電気信号に変換し、その電気信号によって、出力用の
金属酸化膜半導体電界効果トランジスタ(MOSFET
)を駆動させ、出力用接点信号を得るようにした光結合
を用いた固体すレーに関するものである。
素子と光結合された光起電力ダイオードアレイで光信号
を電気信号に変換し、その電気信号によって、出力用の
金属酸化膜半導体電界効果トランジスタ(MOSFET
)を駆動させ、出力用接点信号を得るようにした光結合
を用いた固体すレーに関するものである。
[従来の技術]
第6図は従来の固体リレー(特願昭61−255022
号)の回路図である。入力端子6−6°間には、発光ダ
イオード1が接続されている。光起電力ダイオードアレ
イ2は、発光ダイオード1と光結合されている。入力端
子6−6°間に入力電流が流れると、発光ダイオード1
が光信号を発生し、この光信号により光起電力ダイオー
ドアレイ2の両端に光起電力が発生する。
号)の回路図である。入力端子6−6°間には、発光ダ
イオード1が接続されている。光起電力ダイオードアレ
イ2は、発光ダイオード1と光結合されている。入力端
子6−6°間に入力電流が流れると、発光ダイオード1
が光信号を発生し、この光信号により光起電力ダイオー
ドアレイ2の両端に光起電力が発生する。
出力端子7−7°間には、絶縁ゲート型の電界効果トラ
ンジスタ3(以下rMOSFET3」という)のドレイ
ン及びソースがそれぞれ接続されている。このMOSF
ET3の基板はソースと共通接続されている。前記光起
電力ダイオードアレイ2の両端に発生する光起電力は、
インピーダンス要素4を介して出力用のMOSFET3
のゲート・ソース間に印加されると同時に、ノーマリ・
オン型の静′:rS、誘導型トランジスタ(SIT)又
は電界効果型トランジスタ(FET)よりなる駆動用l
・ランジスタ5を介して流れる。したがって、MOSF
ET3のゲート容量を充電する電流と、駆動用トランジ
スタ5を介して流れる電流が、インピーダンス要素4を
介して流れる。このため、インピーダンス要素′4の両
端電圧降下により駆動用トランジスタ5のゲーI・・ソ
ース間に図示された極性のバイアス電圧が加わる。この
バイアス電圧により駆動用トランジスタ5が瞬時に高イ
ンピーダンス状態となる。それ故、駆動用トランジスタ
5の存在により出力用のMOSFET3のゲー!・・ソ
ース間の充電動作を遅延することはない、出方用MOS
FET3がエンハンスメンI・モードである場合には、
ゲート・ソース間の電圧が上昇することにより、ドレイ
ン・ソース間のインピーダンス状態が高インピーダンス
状態がら低インピーダンス状態に変化する。したがって
、リレーの入力端子6−6°間に入力電流が流れると、
出力端子7−7°間が○FF状態がらON状態に変化し
、機械的な可動部分を持たずに、電気機械的なリレーと
同じ作用をすることになる。
ンジスタ3(以下rMOSFET3」という)のドレイ
ン及びソースがそれぞれ接続されている。このMOSF
ET3の基板はソースと共通接続されている。前記光起
電力ダイオードアレイ2の両端に発生する光起電力は、
インピーダンス要素4を介して出力用のMOSFET3
のゲート・ソース間に印加されると同時に、ノーマリ・
オン型の静′:rS、誘導型トランジスタ(SIT)又
は電界効果型トランジスタ(FET)よりなる駆動用l
・ランジスタ5を介して流れる。したがって、MOSF
ET3のゲート容量を充電する電流と、駆動用トランジ
スタ5を介して流れる電流が、インピーダンス要素4を
介して流れる。このため、インピーダンス要素′4の両
端電圧降下により駆動用トランジスタ5のゲーI・・ソ
ース間に図示された極性のバイアス電圧が加わる。この
バイアス電圧により駆動用トランジスタ5が瞬時に高イ
ンピーダンス状態となる。それ故、駆動用トランジスタ
5の存在により出力用のMOSFET3のゲー!・・ソ
ース間の充電動作を遅延することはない、出方用MOS
FET3がエンハンスメンI・モードである場合には、
ゲート・ソース間の電圧が上昇することにより、ドレイ
ン・ソース間のインピーダンス状態が高インピーダンス
状態がら低インピーダンス状態に変化する。したがって
、リレーの入力端子6−6°間に入力電流が流れると、
出力端子7−7°間が○FF状態がらON状態に変化し
、機械的な可動部分を持たずに、電気機械的なリレーと
同じ作用をすることになる。
入力端子6−6°間の入力電流が遮断されると、MOS
FET3のゲート容量に蓄積されていた電荷は、駆動用
トランジスタ5を介して放電される。
FET3のゲート容量に蓄積されていた電荷は、駆動用
トランジスタ5を介して放電される。
このとき、駆動用1ヘランジスタ5のゲート・ソース間
には前記バイアス電圧が加わらないので、駆動用トラン
ジスタ5はオン状態であり、したがって、この放電動作
は極めて短時間で完了する。
には前記バイアス電圧が加わらないので、駆動用トラン
ジスタ5はオン状態であり、したがって、この放電動作
は極めて短時間で完了する。
[発明が解決しようとする課1M]
上述の従来技術において、入力電流が入力端子6−6°
間に定常的に流れている場合には、駆動用トランジスタ
5を介してわずかな電流がインピーダンス要素4に流れ
、これにより駆動用トランジスタ5のゲート・ソース間
にバイアス電圧が加わり、高インピーダンス状態を維持
する。このとき、インピーダンス要素4に加わる電圧値
■、は、駆動用トランジスタ5の遮断特性とインピーダ
ンス要素4の値に応じて決まる。駆動用トランジスタ5
の遮断特性が一定であれば、光起電力のバイパスロス分
(つまり出力用MOSFET3のゲート・ソース間に供
給されないで駆動用トランジスタ5を介して消費される
分)を少なくするには、インピーダンス要素4はできる
だけ大きな値とする方が良い、つまり、インピーダンス
要素4が大きい値であれば、入力端子6−6゛間の入力
電流が少なくてもリレーを感動動作させることができる
。しかしながら、インピーダンス要素4の抵抗値が大き
過ぎると、出力用MOSFET3のゲー1へ・ソース間
の静電容及を充電する電流(MOSFET3のゲート電
位を上昇させるための電流)もインピーダンス要素4を
介して流れるため、この電流値に制限を与えてしまう、
つまり、入力電流の立ち上がりに対する出力端子7−7
°間のインピーダンス変化の応答速度を高めるには、イ
ンピーダンス要素4の値は小さくしなければならない。
間に定常的に流れている場合には、駆動用トランジスタ
5を介してわずかな電流がインピーダンス要素4に流れ
、これにより駆動用トランジスタ5のゲート・ソース間
にバイアス電圧が加わり、高インピーダンス状態を維持
する。このとき、インピーダンス要素4に加わる電圧値
■、は、駆動用トランジスタ5の遮断特性とインピーダ
ンス要素4の値に応じて決まる。駆動用トランジスタ5
の遮断特性が一定であれば、光起電力のバイパスロス分
(つまり出力用MOSFET3のゲート・ソース間に供
給されないで駆動用トランジスタ5を介して消費される
分)を少なくするには、インピーダンス要素4はできる
だけ大きな値とする方が良い、つまり、インピーダンス
要素4が大きい値であれば、入力端子6−6゛間の入力
電流が少なくてもリレーを感動動作させることができる
。しかしながら、インピーダンス要素4の抵抗値が大き
過ぎると、出力用MOSFET3のゲー1へ・ソース間
の静電容及を充電する電流(MOSFET3のゲート電
位を上昇させるための電流)もインピーダンス要素4を
介して流れるため、この電流値に制限を与えてしまう、
つまり、入力電流の立ち上がりに対する出力端子7−7
°間のインピーダンス変化の応答速度を高めるには、イ
ンピーダンス要素4の値は小さくしなければならない。
このように、上述の従業技術においては、リレーを動作
させるために要する最低の入力電流、つまり、感動電流
(Ipon)を小さくするためには、インピーダンス要
素4の値を大きく設定する必要があり、また、入力電流
が流れてから出力端子7−7′間がONするまでの応答
時間Tonを短くするためには、インピーダンス要素4
の値を小さく5q定する必要がある。
させるために要する最低の入力電流、つまり、感動電流
(Ipon)を小さくするためには、インピーダンス要
素4の値を大きく設定する必要があり、また、入力電流
が流れてから出力端子7−7′間がONするまでの応答
時間Tonを短くするためには、インピーダンス要素4
の値を小さく5q定する必要がある。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、感動電流が小さく、しかも応答
速度が速い固体リレーを簡単な構成で提供することにあ
る。
の目的とするところは、感動電流が小さく、しかも応答
速度が速い固体リレーを簡単な構成で提供することにあ
る。
[課題を解決するための手段]
本発明にあっては、上記の課題を解決するために、添付
図面に示すように、入力信号に応答して光信号を発生す
る発光ダイオード1のような発光素子と、前記光信号を
受光して光起電力を発生する光起電力ダイオードアレイ
2と、光起電力ダイオードアレイ2と直列的に接続され
たインピーダンス要素4と、前記光起電力を前記インピ
ーダンス要素4を介してゲーI・・基板間に印加されて
、第1のインピーダンス状態から第2のインピーダンス
状態に変化する出力用M OS F F、 T 3と、
出力用MOS F ET 3のゲート・基板間に一対の
通電電極を接続され、前記インピーダンス要素4と光起
電力ダイオードアレイ2との接続点に制御電極を接続さ
れて、光起電力ダイオードアレイ2による光起電力の発
生時に前記インピーダンス要素4の両端に生じる電圧に
て高インピーダンス状態にバイアスされるノーマリ・オ
ン型の駆動用トランジスタ5とを有して成る固体リレー
において、インピーダンス要素4は低濃度の不純物半導
体領域或44に導電型の異なる不純物を拡散さぜた拡散
領域40の抵抗よりなり、不純物半導体領域44と拡散
領域40の間に生じるPN接合が光起電力の発生時には
逆バイアスされるように不純物半導体領域44を拡散領
域40の一端(アルミニウム電極42)に接続し、拡散
領域40は所定の間隔で蛇行するように形成され、拡散
領域40の蛇行する間隔は、光起電力による出力用MO
SFET3のゲート・基板間容重の充電時に拡散領域4
0と不純物半導体領域44の間に生じる空乏層がつなが
るような間隔に設定され、且つアルミニウム膜49が拡
散領域を覆うように被着されていることを特徴とするも
のである。
図面に示すように、入力信号に応答して光信号を発生す
る発光ダイオード1のような発光素子と、前記光信号を
受光して光起電力を発生する光起電力ダイオードアレイ
2と、光起電力ダイオードアレイ2と直列的に接続され
たインピーダンス要素4と、前記光起電力を前記インピ
ーダンス要素4を介してゲーI・・基板間に印加されて
、第1のインピーダンス状態から第2のインピーダンス
状態に変化する出力用M OS F F、 T 3と、
出力用MOS F ET 3のゲート・基板間に一対の
通電電極を接続され、前記インピーダンス要素4と光起
電力ダイオードアレイ2との接続点に制御電極を接続さ
れて、光起電力ダイオードアレイ2による光起電力の発
生時に前記インピーダンス要素4の両端に生じる電圧に
て高インピーダンス状態にバイアスされるノーマリ・オ
ン型の駆動用トランジスタ5とを有して成る固体リレー
において、インピーダンス要素4は低濃度の不純物半導
体領域或44に導電型の異なる不純物を拡散さぜた拡散
領域40の抵抗よりなり、不純物半導体領域44と拡散
領域40の間に生じるPN接合が光起電力の発生時には
逆バイアスされるように不純物半導体領域44を拡散領
域40の一端(アルミニウム電極42)に接続し、拡散
領域40は所定の間隔で蛇行するように形成され、拡散
領域40の蛇行する間隔は、光起電力による出力用MO
SFET3のゲート・基板間容重の充電時に拡散領域4
0と不純物半導体領域44の間に生じる空乏層がつなが
るような間隔に設定され、且つアルミニウム膜49が拡
散領域を覆うように被着されていることを特徴とするも
のである。
[作用コ
本発明の作用を第3図(a)、(b)により説明する。
光起電力の発生時には、インピーダンス要素4に光起電
力による電流が流れて、拡散領域40と不純物半導体領
域44の間のPN接合は、逆バイアス状態となる。不純
物半導体領域44の不純物濃度が低いので、印加電圧が
低くても、空乏層は第3図(i+)の破線で示すように
不純物半導体領域44の側に大きく拡がる。しかも、拡
散領域40の上には遮光を目的としたアルミニウム膜4
9が存在するために、このアルミニウム膜49が電界印
加膜として作用し、空乏層をさらに拡げる。そして、前
記逆バイアス電圧が所定値を越えると、第3図(b)の
破線で示すように、不純物半導体領域44の中で空乏層
がつながってしまい、同図の矢印で示すように、電子が
流れ得る状慧となる。したがって、蛇行する拡散領域4
0を蛇行せずに電流が流れるようになり、インピーダン
ス要素4の抵抗値が下がる。このため、本発明にあって
は、入力信号の発生した過渡時にはインピーダンス要素
4の抵抗値が下がり、出力用MOS F ET 3のゲ
ート・ソース間容量を急速に充電することができる。ま
た、入力信号が安定した定常時には、第3図(a)に示
すように、空乏層がつながる状想には至らないので、蛇
行する拡散領域40により高抵抗が得られ、小さな入力
信号でノーマリ・オン型の駆動用トランジスタ5を高イ
ンピーダンス状態にバイアスすることができるものであ
る。
力による電流が流れて、拡散領域40と不純物半導体領
域44の間のPN接合は、逆バイアス状態となる。不純
物半導体領域44の不純物濃度が低いので、印加電圧が
低くても、空乏層は第3図(i+)の破線で示すように
不純物半導体領域44の側に大きく拡がる。しかも、拡
散領域40の上には遮光を目的としたアルミニウム膜4
9が存在するために、このアルミニウム膜49が電界印
加膜として作用し、空乏層をさらに拡げる。そして、前
記逆バイアス電圧が所定値を越えると、第3図(b)の
破線で示すように、不純物半導体領域44の中で空乏層
がつながってしまい、同図の矢印で示すように、電子が
流れ得る状慧となる。したがって、蛇行する拡散領域4
0を蛇行せずに電流が流れるようになり、インピーダン
ス要素4の抵抗値が下がる。このため、本発明にあって
は、入力信号の発生した過渡時にはインピーダンス要素
4の抵抗値が下がり、出力用MOS F ET 3のゲ
ート・ソース間容量を急速に充電することができる。ま
た、入力信号が安定した定常時には、第3図(a)に示
すように、空乏層がつながる状想には至らないので、蛇
行する拡散領域40により高抵抗が得られ、小さな入力
信号でノーマリ・オン型の駆動用トランジスタ5を高イ
ンピーダンス状態にバイアスすることができるものであ
る。
[実施例]
図示実施例にあっては、第6図に示す構成の固体リレー
において、光起電力ダイオードアレイ2と、インピーダ
ンス要素4及び駆動用トランジスタ5を1チツプの誘電
体分離基板上に形成している。第1図はこの誘電体分1
11ff基板におけるインピーダンス要素4の部分の斜
視図であり、第2図は第1図のA−A’線についての断
面図である。誘電体分層基板は、多結晶シリコン基板4
6の上に、複数個の単結晶シリコン領域が、SiO2の
ような絶縁膜45に包まれて島のように存在する基板で
ある0本実施例では、インピーダンス要素4がD成され
る単結晶シリコン領域にN型の不純物を低濃度にドープ
して不純物半導体領域44としている。また、表面には
、P型の不純物を高濃度に拡散された拡散領域40が形
成されている。この拡散領域40は、第1図に示すよう
に、蛇行して形成されている。拡散領域40は不純物濃
度が高いので、低抵抗層となっており、その不純物濃度
に応じた抵抗率を有する。拡散領域40及び不純物半導
体領域44の表面は、SiO2よりなる絶縁膜47で覆
われている。拡散領域40の両端にはオーミック接触で
アルミニウム電f!41.42が接続されている。アル
ミニウム電[41,42間の抵抗値は、拡散領域40の
抵抗率と、拡散領域40の幅と長さでほぼ決まる。拡散
領域40の不純物濃度は表面はど高く、T、液密度は表
面近くほど高い。したがって、拡散領域40の深さは抵
抗値には余り関係しない、実施例では、N型の不純物半
導体領域44の比抵抗は60Ωcm、 P型の不純物拡
散領域40の幅は3μ晴、間R3は4μ【^、不純物と
してはB(ボロン)を用い、濃度は2.5X10 ”d
oseとした。一方のアルミニウム7I!極42は、N
型の不純物を低濃度に拡散された不純物半導体領域44
にもオーミック接触している。したがって、N型の不純
物半導体領域44は、駆動用1−ランジスタ5のソース
並びに出力端子7°と同じ安定な電位に保持される。な
お、アルミニウム電極42と不純物半導体領域44がオ
ーミック接触する部分には、N型の不純物を高濃度に拡
散した電極領域43が形成されている。基板の」二には
、アルミニウム電[41,42の形成後に、CVD法を
用いてSiO□よりなる5000人程度0バッシベーシ
ョン膜48が被着されている。また、光起電力ダイオー
ドアレイ2以外の部分には、光によるリーク電流の発生
を防止するために、遮光用のアルミニウム膜49を被着
している。ただし、第1図においては、遮光用のアルミ
ニウム膜4つを被着する前の状態を図示している。
において、光起電力ダイオードアレイ2と、インピーダ
ンス要素4及び駆動用トランジスタ5を1チツプの誘電
体分離基板上に形成している。第1図はこの誘電体分1
11ff基板におけるインピーダンス要素4の部分の斜
視図であり、第2図は第1図のA−A’線についての断
面図である。誘電体分層基板は、多結晶シリコン基板4
6の上に、複数個の単結晶シリコン領域が、SiO2の
ような絶縁膜45に包まれて島のように存在する基板で
ある0本実施例では、インピーダンス要素4がD成され
る単結晶シリコン領域にN型の不純物を低濃度にドープ
して不純物半導体領域44としている。また、表面には
、P型の不純物を高濃度に拡散された拡散領域40が形
成されている。この拡散領域40は、第1図に示すよう
に、蛇行して形成されている。拡散領域40は不純物濃
度が高いので、低抵抗層となっており、その不純物濃度
に応じた抵抗率を有する。拡散領域40及び不純物半導
体領域44の表面は、SiO2よりなる絶縁膜47で覆
われている。拡散領域40の両端にはオーミック接触で
アルミニウム電f!41.42が接続されている。アル
ミニウム電[41,42間の抵抗値は、拡散領域40の
抵抗率と、拡散領域40の幅と長さでほぼ決まる。拡散
領域40の不純物濃度は表面はど高く、T、液密度は表
面近くほど高い。したがって、拡散領域40の深さは抵
抗値には余り関係しない、実施例では、N型の不純物半
導体領域44の比抵抗は60Ωcm、 P型の不純物拡
散領域40の幅は3μ晴、間R3は4μ【^、不純物と
してはB(ボロン)を用い、濃度は2.5X10 ”d
oseとした。一方のアルミニウム7I!極42は、N
型の不純物を低濃度に拡散された不純物半導体領域44
にもオーミック接触している。したがって、N型の不純
物半導体領域44は、駆動用1−ランジスタ5のソース
並びに出力端子7°と同じ安定な電位に保持される。な
お、アルミニウム電極42と不純物半導体領域44がオ
ーミック接触する部分には、N型の不純物を高濃度に拡
散した電極領域43が形成されている。基板の」二には
、アルミニウム電[41,42の形成後に、CVD法を
用いてSiO□よりなる5000人程度0バッシベーシ
ョン膜48が被着されている。また、光起電力ダイオー
ドアレイ2以外の部分には、光によるリーク電流の発生
を防止するために、遮光用のアルミニウム膜49を被着
している。ただし、第1図においては、遮光用のアルミ
ニウム膜4つを被着する前の状態を図示している。
上述のように、光起電力の発生時には、インピーダンス
要素4に光起電力による電流が流れて、一方のアルミニ
ウム電極42が他方のアルミニウム電極41よりも高電
位となるので、拡散領域40と不純物半導体領域44の
間のPN接合は、逆バイアス状態となる。不純物半導体
領域44の不純物濃度が低いので、印加電圧が低くても
、空乏層は第3図(a)の破線で示すように不純物半導
体領域44の側に大きく拡がる。しかも、拡散領域40
の上には遮光を目的としたアルミニウム膜4つが存在す
るために、このアルミニウム膜4つが電界印加膜として
作用し、空乏層をさらに拡げる。
要素4に光起電力による電流が流れて、一方のアルミニ
ウム電極42が他方のアルミニウム電極41よりも高電
位となるので、拡散領域40と不純物半導体領域44の
間のPN接合は、逆バイアス状態となる。不純物半導体
領域44の不純物濃度が低いので、印加電圧が低くても
、空乏層は第3図(a)の破線で示すように不純物半導
体領域44の側に大きく拡がる。しかも、拡散領域40
の上には遮光を目的としたアルミニウム膜4つが存在す
るために、このアルミニウム膜4つが電界印加膜として
作用し、空乏層をさらに拡げる。
そして、前記逆バイアス電圧が所定値を越えると、第3
図(1」)の破線で示すように、不純物半導体領域44
の中で空乏層がつながってしまい、同図の矢印で示すよ
うに、電子が流れ得る状態となる。
図(1」)の破線で示すように、不純物半導体領域44
の中で空乏層がつながってしまい、同図の矢印で示すよ
うに、電子が流れ得る状態となる。
したがって、拡散領域40の蛇行する抵抗パターンをA
−A’線方向にバイパスして電流が流れるようになり、
インピーダンス要素4の抵抗値が下がる。
−A’線方向にバイパスして電流が流れるようになり、
インピーダンス要素4の抵抗値が下がる。
第4図は、インピーダンス要素4の印加電圧と通電電流
との関係を示す0図中、光起電力の発生時における印加
電圧と通電電流の関係は、第1象眼に示された特性のよ
うになり、所定値(ここでは約IV)以上の印加電圧が
加わると、通電電流が急速に増加する。したがって、入
力信号が立ち上がって、出力用MOSFET3のゲート
・ソース間容量が充電されるときに、インピーダンス要
素4に加わる電圧が前記所定値よりも大きければ、イン
ピーダンス要素4の通電電流は著しく増大し、ゲート・
ソース間容量が急速に充電されるものである。
との関係を示す0図中、光起電力の発生時における印加
電圧と通電電流の関係は、第1象眼に示された特性のよ
うになり、所定値(ここでは約IV)以上の印加電圧が
加わると、通電電流が急速に増加する。したがって、入
力信号が立ち上がって、出力用MOSFET3のゲート
・ソース間容量が充電されるときに、インピーダンス要
素4に加わる電圧が前記所定値よりも大きければ、イン
ピーダンス要素4の通電電流は著しく増大し、ゲート・
ソース間容量が急速に充電されるものである。
第5図は入力信号が立ち上がった場合におけるインピー
ダンス要素4の印加電圧の変化を示している。同図(a
)に示すように、入力信号が立ち上がると、光起電力ダ
イオードアレイ2が光起電力を発生ずるが、出力用MO
8FET3のゲーI・・ソース間容量の充電電圧が上昇
するまでは、光起電力の大部分がインピーダンス要素4
に分担されるので、インピーダンス要素4の印加電圧は
高い。
ダンス要素4の印加電圧の変化を示している。同図(a
)に示すように、入力信号が立ち上がると、光起電力ダ
イオードアレイ2が光起電力を発生ずるが、出力用MO
8FET3のゲーI・・ソース間容量の充電電圧が上昇
するまでは、光起電力の大部分がインピーダンス要素4
に分担されるので、インピーダンス要素4の印加電圧は
高い。
この印加電圧が前記所定値を越えている間は、インピー
ダンス要素4の抵抗値が低下し、ゲート・ソース間容量
が急速に充電される。出力用MO8FET3のゲート・
ソース間容量の充電電圧が上昇すると、インピーダンス
要素4に分担される電圧は低くなるので、インピーダン
ス要素4の抵抗値が増大し、少ない通電電流で大きなバ
イアス電圧を発生することができるようになる。
ダンス要素4の抵抗値が低下し、ゲート・ソース間容量
が急速に充電される。出力用MO8FET3のゲート・
ソース間容量の充電電圧が上昇すると、インピーダンス
要素4に分担される電圧は低くなるので、インピーダン
ス要素4の抵抗値が増大し、少ない通電電流で大きなバ
イアス電圧を発生することができるようになる。
なお、実施例においては、出力用MOSFET3がエン
ハンスメントモードである場合を例示したが、デプリー
ションモードであっても良い。
ハンスメントモードである場合を例示したが、デプリー
ションモードであっても良い。
[発明の効果]
本発明は上述のように、入力信号の発生した過渡時には
出力用MOS F ETのゲート・ソース間容量に充電
電流を流し、入力信号が安定した定常時には出力用MO
SFETのゲート・ソース間に接続されたノーマリ・オ
ン型の駆動用l・ランジスタにバイアス電圧を与えるイ
ンピーダンス要素として、低濃度の不純物半導体領域に
導電型の異なる不純物を拡散させた拡散領域の抵抗を使
用し、不純物半導体領域と拡散領域の間に生じるPN接
合が光起電力の発生時には逆バイアスされるように不純
物半導体領域を拡散領域の一端に接続し、拡散領域は所
定の間隔で蛇行するように形成し、拡散領域の蛇行する
間隔は、光起電力によるH1力用MOSFETのゲーI
・・基板間容量の充電時に拡散領域と不純物半導体領域
の間に生じる空乏層がつながるような間隔に設定し、且
つアルミニウム膜が拡散領域を覆うようにしたから、単
にインピーダンス要素の構成を工夫するだけで、入力信
号の発生した過渡時には蛇行する拡散領域をバイパスし
て大きな電流が流れることにより出力用MO8FETの
ゲート・ソース間8呈を急速に充電することができ、ま
た、入力信号が安定した定常時には、蛇行する拡散領域
により高抵抗が得られるので、小さな入力信号でノーマ
リ・オン型の駆動用トランジスタをバイアスすることが
できるものであり、したがって、高感度で且つ高速応答
性を有する固体リレーを実現できるという効果がある。
出力用MOS F ETのゲート・ソース間容量に充電
電流を流し、入力信号が安定した定常時には出力用MO
SFETのゲート・ソース間に接続されたノーマリ・オ
ン型の駆動用l・ランジスタにバイアス電圧を与えるイ
ンピーダンス要素として、低濃度の不純物半導体領域に
導電型の異なる不純物を拡散させた拡散領域の抵抗を使
用し、不純物半導体領域と拡散領域の間に生じるPN接
合が光起電力の発生時には逆バイアスされるように不純
物半導体領域を拡散領域の一端に接続し、拡散領域は所
定の間隔で蛇行するように形成し、拡散領域の蛇行する
間隔は、光起電力によるH1力用MOSFETのゲーI
・・基板間容量の充電時に拡散領域と不純物半導体領域
の間に生じる空乏層がつながるような間隔に設定し、且
つアルミニウム膜が拡散領域を覆うようにしたから、単
にインピーダンス要素の構成を工夫するだけで、入力信
号の発生した過渡時には蛇行する拡散領域をバイパスし
て大きな電流が流れることにより出力用MO8FETの
ゲート・ソース間8呈を急速に充電することができ、ま
た、入力信号が安定した定常時には、蛇行する拡散領域
により高抵抗が得られるので、小さな入力信号でノーマ
リ・オン型の駆動用トランジスタをバイアスすることが
できるものであり、したがって、高感度で且つ高速応答
性を有する固体リレーを実現できるという効果がある。
第1図は本発明の一実施例に用いるインピーダンス要素
の斜視図、第2図は同上のA−A’線についての断面図
、第3図(n)、(b)は同上の動作説明図、第4図は
同上の電圧−電流特性を示す図、第5図は同上の動作波
形図、第6図は従来例の回路図である。 1は発光ダイオード、2は光起電力ダイオードアレイ、
3は出力用、MOSFET、4はインピーダンス要素、
5は駆動用I・ランジスタ、40は拡散領域、41.4
2はアルミニウム電極、44は不純物半導体領域、4つ
はアルミニウム膜である。
の斜視図、第2図は同上のA−A’線についての断面図
、第3図(n)、(b)は同上の動作説明図、第4図は
同上の電圧−電流特性を示す図、第5図は同上の動作波
形図、第6図は従来例の回路図である。 1は発光ダイオード、2は光起電力ダイオードアレイ、
3は出力用、MOSFET、4はインピーダンス要素、
5は駆動用I・ランジスタ、40は拡散領域、41.4
2はアルミニウム電極、44は不純物半導体領域、4つ
はアルミニウム膜である。
Claims (1)
- (1)入力信号に応答して光信号を発生する発光素子と
、前記光信号を受光して光起電力を発生する光起電力ダ
イオードアレイと、光起電力ダイオードアレイと直列的
に接続されたインピーダンス要素と、前記光起電力を前
記インピーダンス要素を介してゲート・基板間に印加さ
れて、第1のインピーダンス状態から第2のインピーダ
ンス状態に変化する出力用MOSFETと、出力用MO
SFETのゲート・基板間に一対の通電電極を接続され
、前記インピーダンス要素と光起電力ダイオードアレイ
との接続点に制御電極を接続されて、光起電力ダイオー
ドアレイによる光起電力の発生時に前記インピーダンス
要素の両端に生じる電圧にて高インピーダンス状態にバ
イアスされるノーマリ・オン型の駆動用トランジスタと
を有して成る固体リレーにおいて、前記インピーダンス
要素は低濃度の不純物半導体領域に導電型の異なる不純
物を拡散させた拡散領域の抵抗よりなり、不純物半導体
領域と拡散領域の間に生じるPN接合が光起電力の発生
時には逆バイアスされるように不純物半導体領域を拡散
領域の一端に接続し、拡散領域は所定の間隔で蛇行する
ように形成され、拡散領域の蛇行する間隔は、光起電力
による出力用MOSFETのゲート・基板間容量の充電
時に拡散領域と不純物半導体領域の間に生じる空乏層が
つながるような間隔に設定され、且つアルミニウム膜が
拡散領域を覆うように被着されていることを特徴とする
固体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63032486A JPH01208018A (ja) | 1988-02-15 | 1988-02-15 | 固体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63032486A JPH01208018A (ja) | 1988-02-15 | 1988-02-15 | 固体リレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01208018A true JPH01208018A (ja) | 1989-08-22 |
| JPH0479174B2 JPH0479174B2 (ja) | 1992-12-15 |
Family
ID=12360315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63032486A Granted JPH01208018A (ja) | 1988-02-15 | 1988-02-15 | 固体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01208018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503881A (ja) * | 1998-02-13 | 2002-02-05 | シーピー クレア コーポレーション | 改良型太陽光発電回路 |
-
1988
- 1988-02-15 JP JP63032486A patent/JPH01208018A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503881A (ja) * | 1998-02-13 | 2002-02-05 | シーピー クレア コーポレーション | 改良型太陽光発電回路 |
| JP2011018917A (ja) * | 1998-02-13 | 2011-01-27 | Cp Clare Corp | 改良型太陽光発電回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479174B2 (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4227098A (en) | Solid state relay | |
| US4100561A (en) | Protective circuit for MOS devices | |
| US4268843A (en) | Solid state relay | |
| US3134912A (en) | Multivibrator employing field effect devices as transistors and voltage variable resistors in integrated semiconductive structure | |
| JPS63182848A (ja) | 集積回路 | |
| JPH0230588B2 (ja) | ||
| US4062039A (en) | Semi-conductor integrated circuit | |
| US5491357A (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| JPH08167694A (ja) | 半導体装置用保護回路 | |
| US3543052A (en) | Device employing igfet in combination with schottky diode | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| GB1173919A (en) | Semiconductor Device with a pn-Junction | |
| JP3472476B2 (ja) | 半導体装置及びその駆動方法 | |
| EP0178148A3 (en) | Thin film photodetector | |
| US3868718A (en) | Field effect transistor having a pair of gate regions | |
| JPH01276766A (ja) | 薄膜集積回路の製造方法 | |
| US4654865A (en) | CCD device with electrostatic protective means | |
| US3585463A (en) | Complementary enhancement-type mos transistors | |
| JPS6326549B2 (ja) | ||
| JPH01208018A (ja) | 固体リレー | |
| EP0708486B1 (en) | Semiconductor field effect transistor with large substrate contact region | |
| JPH0666421B2 (ja) | スイツチング装置 | |
| JP2504838B2 (ja) | 半導体集積回路の入出力保護装置 | |
| KR980700692A (ko) | 반도체 저항 장치 (semiconductor resistor device) | |
| JPH02129960A (ja) | 半導体メモリ |