JPH01208081A - 複数画面表示処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、一つの映像の中に複数の別の映像を挿入す
る（Ｐｉｃｔｕｒｅ　Ｉｎ　Ｐｉｃｔｕｒｅ　：　Ｐ　
［Ｐと略す）複数画面表示処理装置に関するものである
。

〔従来の技術〕

第４図はＰＩＰの概念図であり、図において、４１は映
像表示装置、４２が第１の映像信号部分、４３が第２の
映像信号を縮小して挿入した部分である。

この明細書においては、縦横ともに１７３に第２の映像
信号を縮小して挿入する場合を例として説明する。

この場合、第５図に示す縮小前の第２の映像信号５１か
ら走査線を３本に１本の割合で抜き取り、かつ横（水平
）方向に１７３に時間軸圧縮し、第１の映像信号に挿入
することにより、第５図に示すようにＰＩＰ５２を実現
することができる。

第５図で走査線■〜■は縮小前後の第２の映像信号の走
査線の対応関係を示したものである。

第６図は従来の複数画面表示処理装置のブロツク図であ
る。この第６図において、１は第１の映像信号入力端、
２は第１の映像信号の同期信号を検出する第１の同期信
号検出回路、３ａはメモリ９の読み出しクロックおよび
ディジタル信号をアナログ信号に変換するＤ／Ａ　（デ
ィジタル／アナログ）変換器１０の変換クロックならび
に第１の映像信号と縮小された第２の映像信号とを切り
換える切換回路４の切換信号を発生する読み出し側信号
発生回路、５は第２の映像信号入力端、６は第２の映像
信号の同期信号を検出する第２の同期信号検出回路であ
る。

また、７はアナログ信号をディジタル信号に変換するＡ
／Ｄ　（ディジタル／アナログ）変換器８の変換クロッ
クおよびメモリ９の書き込みクロックを発生する書き込
み側信号発生回路、１２は映像信号出力端、６１はコン
デンサ、６２と６３とは電源電位と接地電位との電位差
を分圧し、バイアス電位を与えるための抵抗である。

次に第６図の動作について第７図のタイミング図を用い
て説明する。第２の映像信号入力端５から入力された第
７図（ａ）に示す第２の映像信号ａは第２の同期信号検
出回路６に入力され、そこで同期信号と映像信号とが検
出され、そのうち同期信号は書き込み側信号発生回路７
に入力され、また映像信号はＡ／Ｄ変換器８に入力され
る。

書き込み側信号発生回路７から出力される第７図（ｂ）
に示すクロックｂにより、第２の映像信号ａはディジタ
ル化されてメモリ９に書き込まれる。

一方、第１の映像信号入力端１から入力された第７図（
ｆ）に示す第１の映像信号ｆは第１の同期信号検出回路
２に入力され、そこで同期信号と映像信号が検出され、
このうち同期信号は読み出し側信号発生回路３ａに入力
され、また映像信号は切換回路４に入力される。

読み出し側信号発生回路３ａは第７図（Ｃ）に示すメモ
リ９の読み出しクロックおよびＤ／Ａ変換器１０の変換
クロックと第７図（ｄｌに示す切換回路４への切り換え
制御信号を出力する。

クロックＣは第１の映像信号の同期信号から一定の位置
にクロックｂの３倍の速さで発生させることにより、第
７図（ｅ）に示すように縮小された第２の映像信号ｅを
得る。

この第２の映像信号ｅはコンデンサ６１により直流成分
を除去した後、抵抗６２と抵抗６３とにより決定される
バイアス電位■１が付加されて切換回路４に入力される
。

切換回路４では、切換制御信号ｄにより、縮小された第
２の映像信号が出力されている期間のみ第２の映像信号
が出力され、他の場合には第１の映像信号が出力される
ように制御されるため、映像信号出力端１２では、第７
図（８０に示すように第２の映像信号が縮小されて第１
の映像信号に挿入される。

〔発明が解決しようとする課題〕

従来の複数画面表示処理装置は以上のように構成されて
いるので、第１の映像信号の直流レベルの変動に対して
第２の映像信号の直流レベルが追随しないため、両信号
の直流レベルが一致しないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、第２の映像信号の直流レベルが第１の映像信
号の直流レベルに一致する複数画面表示処理装置を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る複数画面表示処理装置は、第１の映像信
号の所定の期間この第１の映像信号の直流レベルを検出
する読み出し側信号発生回路と、この読み出し側信号発
生回路の出力により制御されて第１の映像信号に第２の
映像信号を挿入しない期間第２の映像信号の直流レベル
を第１の映像信号の直流レベルに一致させる直流再生回
路とを設けたものである。

〔作　用〕 この発明における読み出し側信号発生回路は第１の映像
信号の所定の期間第１の映像信号の直流レベルを検出し
、直流再生回路でこの第１の映像信号の直流レベルと第
２の映像信号の直流レヘルを一致させるために、第２の
映像信号の直流成分を一度除去した後、第１の映像信号
の所定の期間の電位のバイアスを付加する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は第１の映像信号入力端、２は第１の映
像信号の同期信号を検出する第１の同期信号検出回路で
ある。

３はメモリ９の読み出しクロックおよびＤ／Ａ変換器１
０の変換クロックになるクロックＣと、第１の映像信号
の直流レベルを検出するためのパルスになるパルスｈと
、縮小された第２の映像信号が挿入されるべき期間を示
す信号になるパルスｄとを生成する読み出し画信号発生
回路である。

４は第１の映像信号と縮小後直流レベルが第１の映像信
号の直流レベルに一致した映像信号ｆとをパルスｄによ
り切り換えて出力する切換回路である。

一方、５は第２の映像信号入力端、６は第２の映像信号
の同期信号を検出する第２の同期信号検出回路である。

７はＡ／Ｄ変換器８の変換クロックおよびメモリ９の書
き込みクロックになるクロックｂを生成する書き込み画
信号発生回路である。

また、１１はＤ／Ａ変換器１０の出力信号ｅに対してパ
ルスｈとパルスｄとにより映像信号ｆを得る直流再生回
路、１２は映像信号出力端である。

すなわち、この第１図では、第６図と対比しても明らか
なように、第６図の構成に新たに直流再生回路１１が付
加され、また第６図におけるコンデンサ６１、抵抗６２
．６３が省略されている。

この直流再生回路１１は第３図に示すように構成されて
いる。この第３図において、３１〜３４はそれぞれ第１
の映像信号ｇ、Ｄ／Ａ変換器１０の出力信号ｅ、パルス
ｄ、パルスｈの入力端子であり、３５は映像信号ｒの出
力端子である。

３８はエミッタフォロアとして動作するトランジスタで
あり、そのエミッタは抵抗３９を介してアースされ、コ
レクタは電源に接続され、ベースはコンデンサ３７１を
介してアースされているとともに、スイッチ３６１を介
して上記入力端子３１に接続されている。

トランジスタ３８のエミッタはスイッチ３６２およびコ
ンデンサ３７２を介して入力端子３２に接続されている
。スイッチ３６１はパルスｈが高電位のとき導通し、同
様にスイッチ３６２もパルスｄが高電位のときに導通す
るようにしている。

次に動作について第２図のタイミング図および第３図を
用いて説明する。第２の映像信号入力端５から入力され
た第２図（ａ）に示す第２の映像信号ａは第２の同期信
号検出回路６に入力され、そこで同期信号と第２の映像
信号ａとが検出され、同期信号は書き込み画信号発生回
路７に第２の映像信号ａはＡ／Ｄ変換器８に入力される
。

書き込み画信号発生回路７に同梱信号が入力されること
により、この書き込み画信号発生回路７から第２図［有
］）に示すようなりロックｂがＡ／Ｄ変換器８およびメ
モリ９に送出される。

また、第２の映像信号ａはＡ／Ｄ変換器８に入力され、
この第２の映像信号ａはＡ／Ｄ変換器８において、クロ
ックｂで第２の映像信号ａはディジタル化されかつクロ
ックｂにしたがってメモリ９に書き込まれる。

一方、第１の映像信号入力端１から入力された第２図（
掲に示す第１の映像信号ｇは第１の同期信号検出回路２
に入力され、そこで同期信号と第１の映像信号ｇとが検
出され、そのうち、同期信号は読み出し画信号発生回路
３に人力され、また、第１の映像信号εは切換回路４と
直流再生回路１１に入力される。

読み出し画信号発生回路３に同期信号が入力されること
により、パルスｈをたとえば第２図（ハ）に示すように
、第１の映像信号ｇの同期信号部分のみ発生するパルス
とすると、直流再生回路１１ではパルスｈが発生してい
るときの第１の映像信号ｇの電位ＶＯ（第２図（ｇ）に
図示）を検出する。

また、第２図（Ｃ）に示すように、読み出し画信号発生
回路３からクロックＣを第１の映像信号ｇの同期信号か
ら一定の位置にクロックｂの３倍の速さで発生させるこ
とにより、第２図（ｅ）に示すように縮小された第２の
映像信号ｅをメモリ９に記憶された第２の映像信号ａを
読み出してＤ／Ａ変換器１０に入力し、そこでアナログ
に変換して、第２図（ｅ）に示すごとき第２の映像信号
ｅを直流再生回路１１に供給する。

さらに、第２図（ｄ）に示すパルスｄを読み出し側信号
発生回路３から直流再生回路１１に加えることにより、
この直流再生回路１１では、第２の映像信号ｅが第１の
映像信号ｇに挿入されない期間、すなわち、第２図（ｅ
）において矢印の期間の電位がｖｏになるように処理さ
れる。この処理された信号を信号ｆとし、第２図（ｆ）
に示す。

切換回路４はパルスｄにより第２の映像信号ｇと信号ｆ
とを切り換えて第２図（ｉ）に示すような第２の映像信
号が縮小されて、第１の映像信号ｇに挿入された信号を
映像信号出力端１２に出力する。

ここで、直流再生回路１１の動作について第３図により
さらに詳述する。第２図（ハ）に示すパルスｈの高電位
の間スイッチ３６１がオンとなり１．コンデンサ３７１
に第１の映像信号ｇ（第２図（濁）が入力端子３１より
加えられ、このコンデンサ３７１の電位は第２図（濁に
示す■。になるまで充電され、保持される。

一方、第２の映像信号ｅはコンデンサ３７２により直流
成分が除去され、第２図（ｅ）に矢印で示す！Ｕ＋間は
パルスｄによりスイッチ３６２がオンされており、コン
デンサ３７２はトランジスタ３８のエミッタ電位にまで
充電され、出力端子３５に供給し、それ以外の期間では
スイッチ３６２はオフとなり、トランジスタ３８のエミ
ッタ電位に対して直流成分のない信号が重畳されるため
、出力端子３５には第２図（ｆ）に示す信号ｆが得られ
る。

なお、上記実施例では、第１の映像信号の直流レベルを
第１の映像信号の同期信号の部分としたが、第１の映像
信号の直流レベルは第１の映像信号の同期信号の直後の
部分、すなわち、帰線消去レベルでもよい。

また、上記実施例では第２の映像信号を縮小して第１の
映像信号に挿入する場合について述べたが、この発明は
これに限定するものではなく、縮小しない第２の映像信
号あるいは拡大した第２の映像信号を第１の映像信号に
挿入した場合にも応用できる。

〔発明の効果〕

以−Ｆのようにこの発明によれば、第２の映像信号の直
流成分を一度除去した後、第１の映像信号の所定の期間
の電位のバイアスを第２の映像信号に付加して第１の映
像信号の直流レベルと第２の映像信号の直流レベルを一
致させるように構成したので、直流レベルが一致したＰ
ＩＦの映像信号を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による複数画面表示処理装
置を示すブロック図、第２図は同上実施例の動作を説明
するためのタイミング図、第３図は同上実施例における
直流再生回路の具体的構成を示す回路図、第４図２はＰ
ＩＦの概念図、第５図は縮小前後の映像信号の走査線の
対応関係を示す説明図、第６図は従来の複数画面表示処
理装置を示すブロック図、第７図は従来の複数画面表示
処理装置の動作を説明するためのタイミング図である。 ３・・・読み出し側信号発生回路、４・・・切換回路、
１１・・・直流再生回路。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 第１の映像信号に一つ以上の第２の映像信号を挿入する
   信号処理装置において、上記第１の映像信号の直流レベ
   ルを検出する読み出し側信号発生手段と、この読み出し
   側信号発生手段の出力に基づき上記第２の映像信号の直
   流成分を一度除去した後上記第１の映像信号の所定の期
   間の電位バイアスを付加して上記第１の映像信号の直流
   レベルと上記第２の映像信号の直流レベルを一致させて
   上記第２の映像信号を直流再生する直流再生回路と、上
   記第１の映像信号と上記直流再生回路の出力とを切り換
   えて上記第１の映像信号に上記第２の映像信号を挿入さ
   せる切換回路とを備えたことを特徴とする複数画面表示
   処理装置。