JPH03250876A - 映像信号表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は１つの画面に２つの映像信号を表示する映像信
号表示装置に関する。

従来の技術 近年、画像の表示にディジタル技術が広く用いられつつ
ある。従来、複数の画像を同時にテレビ受像機に映出す
るときは、あらかじめ決めた大きさで表示され、−水平
および垂直同期間の時間関係もほぼ一定にして信号処理
を行なっていた。

以下図面を参照しながら従来の技術の一例について説明
する。

第３図は従来の映像信号表示装置のブロック図である。

図に示すように従来の映像信号表示装置は第１の映像信
号の入力端子１と、第２の映像信号の入力端子２と、前
記第１の映像信号の同期信号を分離する同期信号分離回
路３と、その同期信号からり七ソト信号を生成するリセ
ット信号発生回路１４と、前記第２の映像信号の同期信
号を分離する同期信号分離回路４と、前記第１の映像信
号の同期信号でリセットされる書き込みアドレス発生回
路６と、前記第２の映像信号の同期信号を基準として作
られる読み比しアドレス発生回路６と、書き込みアドレ
スと読み出しアドレスとを切り替えるアドレス切替回路
７と２つの信号を切り替えるパルスを前記読み出しアド
レスから生成するデコーダ８と、前記第１の映像信号を
ディジタルデータに変換するＡＤ変換器９と、前記ディ
ジタルデータを前記書き込みアドレスに従って記憶して
いくメモリ１０と、メモリ１ｏから読み呂されたディジ
タルデータをアナログ信号に変換するＤＡ変換器１１と
、そのアナログ信号と前記第２の映像信号とを切シ替え
て出力端子１３に出力する映像信号切替回路１２で構成
される。

以上のように構成された映像信号表示装置について、以
下その動作を説明する。入力端子１から入力された第１
の映像信号をＡＤ変換器９でディジタルデータに変換す
る。第１の映像信号から分離した同期信号からリセット
信号をリセット信号発生回路１４で生成して書き込みア
ドレスをリセットする。その書き込みアドレスは書き込
みアドレス発生回路６で生成され、アドレス切替回路７
で切り替えられてメモリ１ｏに送呂される。メモリ１ｏ
では暑き込みアドレスに従ってＡＤ変換された前記ディ
ジタルデータを記憶していく。

メモリ１０からのデータの読み出しは、読み出しアドレ
スに従って行なわれ、その読み出しアドレスは第２の映
像信号の同期信号を基準とした読み畠しアドレスを読み
出しアドレス発生回路６で生成される。アドレス切シ替
え回路７は前記書き込みアドレスと前記読み出しアドレ
スを切シ替えてメモリ１０に供給し、そのアドレスに従
って書キ込みと読み出しが行々われる。読み出されたデ
ィジタルデータはＤＡ変換器１１でアナログ信号に変換
される。ＡＤ変換器１１で変換されたアナログ信号と入
力端子２からの第２の映像信号とを映像信号切替回路１
２で切シ替えて出力端子１３から出力する。映像信号を
切シ替える制御信号は、デコーダ８によシ第１の信号か
ら第２の映像信号へあらかじめ決めた一定の位置で切シ
替える。

発明が解決しようとする課題 このような従来の映像信号表示装置では、第１の映像信
号の表示範囲と第２の映像信号の表示範囲をあらかじめ
決めて、それに対応した画面切υ替えとなっている。し
たがって、第１の映像信号の書き込みデータが減った場
合、メモリの書き込まれていない部分まで読み呂された
のち第２の映像信号に切シ替わるので、画面に空白部分
が映出されるという問題点を有していた。

本発明は上記課題を解決するもので、任意の大きさで第
１の映像信号を書き込んでも、それに自動的に対応して
第１と第２の映像が空白部分なく表示される映像信号表
示装置を提供することを目的とする。

課題を解決するための手段 本発明は上記課題を解決するために、本発明は、第１の
映像信号をディジタルデータに変換するＡＤ変換器と、
前記ディジタルデータを記憶するメモリと、そのメそす
を読み出したデータをアナログ映像信号に復元するＤＡ
変換器と、前記第１の映像信号から同期信号を分離して
第１の同期信号を得る第１の同期信号分離回路と、前記
第１の同期信号でリセットされる書き込みアドレス発生
回路と、第２の映像信号から同期信号を分離して第２の
同期信号を得る第２の同期信号分離回路と、前記第２の
同期信号を基準とする読み高しアドレスの発生回路と、
前記書き込みアドレスと前記読み出しアドレスとを切り
替えて前記メモリに供給するアドレス切シ替え回路と、
前記第１の同期信号でリセットされる直前の書き込みア
ドレスをラッチする回路と、前記ＤＡ変換器からのアナ
ログ映像信号と前記第２の映像信号とを制御信号に対応
して切シ替えて出力端子に出力する映像信号切シ替え回
路と、前記ラッチされたアドレスと前記読み出しアドレ
スとを比較して前記制御信号を発生する比較・デコーダ
回路とを備え、前記制御信号は前記読み出しアドレスが
前記書き込みアドレスに等しいかまたは越えるときに前
記第２の映像信号が出力される構成の映像信号表示装置
である。

作　　　用 本発明は上記した構成によυ、第１の映像信号の書き込
み終了点をラッチ回路が記憶し、比較・デコーダ回路が
姶き込み以上の読み出しを判定して第２の映像信号の表
示に切シ替える。

実施例 以下、本発明の一実施例の映像信号表示装置について第
１図および第２図を参照しながら説明する。

第１図はその構成を示すブロック図で、第３図に示した
従来例の構成が映像信号切り替え回路１２の切シ替え制
御をデコーダ８の制御信号出力で行なう構成であったの
に対して、第１図の一実施例ではラッチ回路１５でラッ
チした書き込みアドレスと読み出しアドレスを比較した
比較・デコーダ回路１６の制御信号出力で行なうように
構成したことを特徴としている。このラッチ回路１５は
書き込みアドレスがりセーットされる直前のアドレスを
ラッチして記憶し、比較・デコーダ回路１６は読み出し
アドレスをラッチアドレスと大小比較し、読み出しアド
レスがラソチアドンス以上に大きくなるときに切シ替え
の制御信号を出力するものである。

上記構成においてその動作を説明する。

第２図は上記動作における各信号出力のタイミングを示
し、その信号に対応させた符号は第１図の符号に対応す
る。入力端子１から入力された第１の映像信号が第１の
同期信号分離回路に入力され、第１の同期信号を得る。

その第１の同期信号からリセット信号発生器１４でリセ
ット信号を生成する。書き込みアドレス発生回路５で発
生する書き込みアドレスをそのリセット信号でリセット
することにより第１の映像信号に同期した書き込みアド
レスを得る。また、前記第１の映像信号はＡＤ変換器９
に入力されてディジタルデータに変換され、前記書き込
みアドレスに従って記憶される。

一方、入力端子２から入力された第２の映像信号が第２
の同期信号分離回路に入力され、第２の同期信号を得る
。読み出しアドレス発生回路ｅはその第２の同期信号で
リセットされて読み出しアドレスを発生し、第２の映像
信号に同期した読み出しアドレスを得る。この書き込み
アドレスと読み畠しアドレスはアドレス切シ替え回路ア
で切シ替えられながらメモリ１０に併給され、メモリ１
０では第１の映像信号のディジタルデータが書き込まれ
ながら一方で読み呂されて行く。読み出されたディジタ
ルデータはＤＡ変換器１１でアナログの映像信号に変換
され、映像信号切υ替え回路１２を経て出力端子１３に
出力される。

このとき、ラッチ回路１５は書き込みアドレスがリセッ
ト信号でリセットされる直前の書き込みアドレスを前記
リセット信号でラッチして記憶する。比較・デコーダ回
路１ｅは読み出しアドレスを常にラッチで記憶したアド
レスと比較している。

メモ１Ｊ１０の書き込みと読み比しか進行する過程で、
読み出しアドレスが前記ラッチした書き込みアドレスに
一致するか、または越えるときに比較・デコーダ回路１
８は制御信号を映像信号切り替え回路１２に出力する。

その制御信号で映像信号切シ替え回路１２は前記アナロ
グの映像信号から第２の映像信号に切シ替えて出力端１
３に出力する。

この二うに本発明の実施例の映像信号表示装置によれば
、ラッチ回路１５を設けてリセット直前の書き込みアト
ｌ／ヌをラッチして記憶し、読み比しアドレスをそのラ
ッチアドレスと比較して読み出シアドレスが書き込みア
ドレス以上になるときに映像信号を切シ替えることによ
シ、第１の映像信号の書き込み範囲以上の読み出し画像
を表示することなく第２の映像に切シ替えるので、任意
の範囲で書き込んだ第１の映像信号に対応して第１と第
２の映像信号を空白なく切シ替えて表示できる。

なお、映像信号の波形が乱れているときには、同期信号
の乱れも大きく、書き込みアドレスのリセットが変動す
る。これに対処するために、前記の比較用のラッチアド
レスをあらかじめ決めた回数で平均して、その平均値の
アドレスで比較することによシ安定した映像信号表爪切
シ替えができる。

発明の効果 以上のように本発明によれば第１の映像信号をディジタ
ル変換して、その映像信号に同期した書き込みアドレス
でメモリに書き込みながら一方で第２の映像信号に同期
した読み出しアドレスで読み出し、その読み出したディ
ジタルデータをＤＡ変換して得るアナログ映像信号と前
記第２の映像信号とを切シ替えて出力する映像信号表示
装置において、リセット直前の書き込みアドレスをラッ
チして記憶する手段と、読み出しアドレスをそのラッチ
アドレスと比較して読み出しアドレスが書き込みアドレ
ス以上になるときに前記第２の映像信号に切り替える手
段により、任意の範囲で書き込んだ第１の映像に対応し
て、自動的に第１と第２の映像が空白なく表示できる。

【図面の簡単な説明】

第１図は本発明の一実施例の映像信号表示装置の構成を
示すブロック図、第２図は本発明の一実施例の映像信号
表示装置の信号呂力のタイミング波形図、第３図は従来
の表示装置の構成を示すブロック図である。 １・・・・・・第１の映像信号入力端子、２・・・・第
２の映像信号入力端子、３・・・・・第１の同期信号分
離回路、４・・・・・・第２の同期信号分離回路、６・
・・・・・書き込みアドレス発生回路、６・・・・・・
読み出しアドレス発生回路、７・・・・・・アドレス切
シ替え回路、９・・・・・・ＡＤ変換器、１ｏ・・・・
・・メモリ、１１・・・・・・ＤＡ変換器、１２・・・
・・・映像信号切シ替え回路、１３・・・・・・出力端
子、１４・・・・・・リセット信号発生回路、１５・・
・・・・ラッチ回路、１６・・・・・・比較・デコーダ
回路。

Claims (2)

【特許請求の範囲】
1. （１）第１の映像信号をディジタルデータに変換するＡ
   Ｄ変換器と、 前記ディジタルデータを記憶するメモリと、そのメモリ
   を読み出したデータをアナログ映像信号に復元するＤＡ
   変換器と、 前記第１の映像信号から同期信号を分離して第１の同期
   信号を得る第１の同期信号分離回路と、前記第１の同期
   信号でリセットされる書き込みアドレス発生回路と、 第２の映像信号から同期信号を分離して第２の同期信号
   を得る第２の同期信号分離回路と、前記第２の同期信号
   を基準とする読み出しアドレスの発生回路と、 前記書き込みアドレスと前記読み出しアドレスとを切り
   替えて前記メモリに供給するアドレス切り替え回路と、 前記第１の同期信号でリセットされる直前の書き込みア
   ドレスをラッチする回路と、 前記ＤＡ変換器からのアナログ映像信号と前記第２の映
   像信号とを制御信号に対応して切り替えて出力端子に出
   力する映像信号切り替え回路と、前記ラッチされたアド
   レスと前記読み出しアドレスとを比較して前記制御信号
   を発生する比較・デコーダ回路とを備え、 前記制御信号は前記読み出しアドレスが前記書き込みア
   ドレスに等しいかまたは越えるときに前記第２の映像信
   号が出力されることを特徴とする映像信号表示装置。
2. （２）ラッチした読み出しアドレスの複数個のアドレス
   値から平均値を求め、その平均値読み出しアドレスを比
   較・デコード回路に供給する請求項１記載の映像信号表
   示装置。