JPH0120823B2 - - Google Patents
Info
- Publication number
- JPH0120823B2 JPH0120823B2 JP54132776A JP13277679A JPH0120823B2 JP H0120823 B2 JPH0120823 B2 JP H0120823B2 JP 54132776 A JP54132776 A JP 54132776A JP 13277679 A JP13277679 A JP 13277679A JP H0120823 B2 JPH0120823 B2 JP H0120823B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- window
- bit
- digital signal
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/446—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency
- H04Q1/448—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal
- H04Q1/4485—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal which is transmitted in digital form
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
- G01R23/155—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit) giving an indication of the number of times this occurs, i.e. multi-channel analysers (for pulse characteristics)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、一般的には信号検出器に関し、更に
具体的には直列ビツトストリームの形式で伝送さ
れるデジタル信号用の改良された検出器に関する
ものである。
具体的には直列ビツトストリームの形式で伝送さ
れるデジタル信号用の改良された検出器に関する
ものである。
従来のデジタル信号検出器は、ビツト変化
（transition）が相互に予想可能なタイミングの
関係を保つて生ずるということを利用し各種の手
法を用いてきた。例えば米国特許第3939431号に
は、先行のビツト変化（トランジシヨン）が論理
状態のハイからローへの変化であるかローからハ
イへの変化であるかに応じて各々存在する先行ビ
ツト変化時点からの２種の所定期間にウインドウ
パルスを発生する検出器が記載されている。この
ウインドウ（window）パルスの期間にビツト変
化が生じたときは、この検出器はデジタル信号の
存在を指示する。
（transition）が相互に予想可能なタイミングの
関係を保つて生ずるということを利用し各種の手
法を用いてきた。例えば米国特許第3939431号に
は、先行のビツト変化（トランジシヨン）が論理
状態のハイからローへの変化であるかローからハ
イへの変化であるかに応じて各々存在する先行ビ
ツト変化時点からの２種の所定期間にウインドウ
パルスを発生する検出器が記載されている。この
ウインドウ（window）パルスの期間にビツト変
化が生じたときは、この検出器はデジタル信号の
存在を指示する。
米国特許第3995225号に記載された他のデジタ
ル信号検出器においては、クアドラチユア検波器
を最大及び最小ビツト幅検出器と組合せて使用し
ている。デジタル信号が存在する限りクアドラチ
ユア検波器内で再生クロツクパルスによるビツト
変化が生じない。従つて、このクアドラチユア検
波器内でクロツクパルスと同期してビツト変化が
生じたときは、それは雑音であつてデジタル信号
ではない。それだけでなく、ビツト変化が接近し
すぎたり離間しすぎたりしたときには、雑音の存
在が推定される。しかしながら、上述したいずれ
の従来例も、個々の通信チヤネルに適合するよう
に検出スレシホールドを変更することができなか
つた。さらにいずれの従来例も、デジタル信号が
最初に検出されたのち減少せしめられるような検
出スレシホールドのヒステリシスを付与すること
ができなかつた。これに加えて上記いずれの従来
例も、デジタル信号のビツト周波数の約数に相当
する周波数の周期信号の影響を受け易いものであ
つた。
ル信号検出器においては、クアドラチユア検波器
を最大及び最小ビツト幅検出器と組合せて使用し
ている。デジタル信号が存在する限りクアドラチ
ユア検波器内で再生クロツクパルスによるビツト
変化が生じない。従つて、このクアドラチユア検
波器内でクロツクパルスと同期してビツト変化が
生じたときは、それは雑音であつてデジタル信号
ではない。それだけでなく、ビツト変化が接近し
すぎたり離間しすぎたりしたときには、雑音の存
在が推定される。しかしながら、上述したいずれ
の従来例も、個々の通信チヤネルに適合するよう
に検出スレシホールドを変更することができなか
つた。さらにいずれの従来例も、デジタル信号が
最初に検出されたのち減少せしめられるような検
出スレシホールドのヒステリシスを付与すること
ができなかつた。これに加えて上記いずれの従来
例も、デジタル信号のビツト周波数の約数に相当
する周波数の周期信号の影響を受け易いものであ
つた。
本発明の一つの目的は、クロツク信号に基く所
定ビツト周波数で直列ビツトストリームの形式で
伝送されるデジタル信号用の改良された検出器を
提供することにある。
定ビツト周波数で直列ビツトストリームの形式で
伝送されるデジタル信号用の改良された検出器を
提供することにある。
本発明の他の目的は、検出感度の調整用に可変
スレシホールドを有する改良されたデジタル信号
検出器を提供することにある。
スレシホールドを有する改良されたデジタル信号
検出器を提供することにある。
本発明の更に他の目的は、ビツト周波数の約数
の周波数の周期信号にほとんど影響されない改良
されたデジタル信号検出器を提供することにあ
る。
の周波数の周期信号にほとんど影響されない改良
されたデジタル信号検出器を提供することにあ
る。
本発明の更にその他の目的は、検出スレシホー
ルドにヒステリシスを有する改良されたデジタル
信号検出器を提供することにある。
ルドにヒステリシスを有する改良されたデジタル
信号検出器を提供することにある。
本発明の実現に際し、クロツク信号に基き所定
のビツト周波数の直列ビツトストリームとして伝
送されるデジタル信号を検出して、デジタル信号
の存在を指示する信号を発生する検出器が提供さ
れる。本発明の検出器は、クロツク信号に応答し
てＮビツト間隔ごとの終端で（Ｎは整数）リセツ
トパルスを発生する第１のカウンタを備えてい
る。ビツト変化検出回路は、デジタル信号の引続
くビツト間の論理状態の変化ごとにビツト変化パ
ルスを発生する。ウインドウ発生器は、各ビツト
間隔ごとに複数のウインドウ信号を繰返し発生す
る。各ウインドウ信号は相応に重み付けされた値
を有する。各ウインドウ信号についての重み付け
された値は、各ウインドウ信号の期間に生ずるビ
ツト変化の確率に予め関連付けられている。例え
ば、予想されるビツト変化時点に合せて発生され
るウインドウ信号の重み付け値は、予想されるビ
ツト変化時点の中間に発生されるウインドウ信号
の重み付け値よりも大きな値とされる。
のビツト周波数の直列ビツトストリームとして伝
送されるデジタル信号を検出して、デジタル信号
の存在を指示する信号を発生する検出器が提供さ
れる。本発明の検出器は、クロツク信号に応答し
てＮビツト間隔ごとの終端で（Ｎは整数）リセツ
トパルスを発生する第１のカウンタを備えてい
る。ビツト変化検出回路は、デジタル信号の引続
くビツト間の論理状態の変化ごとにビツト変化パ
ルスを発生する。ウインドウ発生器は、各ビツト
間隔ごとに複数のウインドウ信号を繰返し発生す
る。各ウインドウ信号は相応に重み付けされた値
を有する。各ウインドウ信号についての重み付け
された値は、各ウインドウ信号の期間に生ずるビ
ツト変化の確率に予め関連付けられている。例え
ば、予想されるビツト変化時点に合せて発生され
るウインドウ信号の重み付け値は、予想されるビ
ツト変化時点の中間に発生されるウインドウ信号
の重み付け値よりも大きな値とされる。
第２のカウンタは、各ビツト変化パルス信号の
発生時点に対応した重み付けをもつウインドウ信
号により重み付けされたビツト変化パルス信号の
個数を総計する。次いで比較器により各総計カウ
ント値とスレシホールド値とが比較され、各総計
カウント値がスレシホールド値よりも大きいとき
には、デジタル信号の存在を指示する指示信号が
発生する。上記比較器はさらに、総計カウント値
がスレシホールド値よりも大きいときには次のス
レシホールドが低められるような特性を有してい
る。
発生時点に対応した重み付けをもつウインドウ信
号により重み付けされたビツト変化パルス信号の
個数を総計する。次いで比較器により各総計カウ
ント値とスレシホールド値とが比較され、各総計
カウント値がスレシホールド値よりも大きいとき
には、デジタル信号の存在を指示する指示信号が
発生する。上記比較器はさらに、総計カウント値
がスレシホールド値よりも大きいときには次のス
レシホールドが低められるような特性を有してい
る。
本発明の一実施例によれば、ビツト周波数の約
数であるような周波数を有する周期信号、例えば
トーン信号、を検出する周期信号検出器が備えら
れる。各周期信号は、Ｎを整数としたときビツト
周期の2N倍の周期を有している。当該デジタル
信号検出器を誤動作させる周期信号の範囲は、上
記スレシホールド値を選択することにより制限で
きる。この周期信号検出器は所定段数の第１のレ
ジスタを備えている。この第１のレジスタは、ク
ロツク信号に同期してデジタル信号を直列に受け
る。第１のレジスタは第１、第２の遅延ビツト
BI、BI+M、Ｉ、Ｍは整数、を受ける。第２の遅
延ビツトは第１の遅延ビツトよりもＭ段分遅延さ
れるが、ここでＭは検出すべき各周期信号につい
ての因子2Nの最小公倍数（LCM）である。上述
のスレシホールド値を適切に選択すると、所定の
最低周波数以下の約数周波数をもつ周期信号は検
出されない。従つて、当該デジタル信号検出器に
誤検出されるような周期信号についてだけ因子
2NのLCMを決定すればよい。
数であるような周波数を有する周期信号、例えば
トーン信号、を検出する周期信号検出器が備えら
れる。各周期信号は、Ｎを整数としたときビツト
周期の2N倍の周期を有している。当該デジタル
信号検出器を誤動作させる周期信号の範囲は、上
記スレシホールド値を選択することにより制限で
きる。この周期信号検出器は所定段数の第１のレ
ジスタを備えている。この第１のレジスタは、ク
ロツク信号に同期してデジタル信号を直列に受け
る。第１のレジスタは第１、第２の遅延ビツト
BI、BI+M、Ｉ、Ｍは整数、を受ける。第２の遅
延ビツトは第１の遅延ビツトよりもＭ段分遅延さ
れるが、ここでＭは検出すべき各周期信号につい
ての因子2Nの最小公倍数（LCM）である。上述
のスレシホールド値を適切に選択すると、所定の
最低周波数以下の約数周波数をもつ周期信号は検
出されない。従つて、当該デジタル信号検出器に
誤検出されるような周期信号についてだけ因子
2NのLCMを決定すればよい。
第１、第２の遅延ビツトはゲート回路で組合わ
され、両者が同一の論理状態にあるときには出力
パルス信号が発生する。このゲート回路の出力は
カウンタに入力し、連続するリセツトパルス信号
間で発生したゲート回路出力信号のカウントが総
計される。各総計カウント値が比較器によつてス
レシホールド値と比較され、総計カウント値が連
続的にスレシホールド値を上廻つたときに周期信
号の存在を指示する指示信号を発生する。あるい
はまた、上記第１、第２の遅延ビツトの論理状態
が互いに逆であるときに、ゲート回路は出力信号
パルスを発生する。この場合、比較器は、各総計
カウントがスレシホールド値以下であるとき指示
信号を発生する。
され、両者が同一の論理状態にあるときには出力
パルス信号が発生する。このゲート回路の出力は
カウンタに入力し、連続するリセツトパルス信号
間で発生したゲート回路出力信号のカウントが総
計される。各総計カウント値が比較器によつてス
レシホールド値と比較され、総計カウント値が連
続的にスレシホールド値を上廻つたときに周期信
号の存在を指示する指示信号を発生する。あるい
はまた、上記第１、第２の遅延ビツトの論理状態
が互いに逆であるときに、ゲート回路は出力信号
パルスを発生する。この場合、比較器は、各総計
カウントがスレシホールド値以下であるとき指示
信号を発生する。
第１図に本発明の一実施例を示す。このデジタ
ル信号検出器はデジタル信号、クロツク信号及び
高速クロツク信号（但し両クロツク信号はデジタ
ル信号から再生される）を受信してデジタル信号
の存在を指示する検出信号を出力する。上記デジ
タル信号は、クロツク信号に基づく所定周波数の
直列ビツトストリームとして伝送され得よう。例
えば、クロツク信号の一例は12KHzであり、高速
クロツク信号の一例は696KHz、すなわちクロツ
ク周波数の58倍である。これらクロツク信号及び
高速クロツク信号は、公知の（例えば米国特許第
3883817号参照）デジタル位相ロツクループによ
りデジタル信号から再生される。この種デジタル
位相ロツクループは、デジタル信号のビツト変化
に同期して動作する。
ル信号検出器はデジタル信号、クロツク信号及び
高速クロツク信号（但し両クロツク信号はデジタ
ル信号から再生される）を受信してデジタル信号
の存在を指示する検出信号を出力する。上記デジ
タル信号は、クロツク信号に基づく所定周波数の
直列ビツトストリームとして伝送され得よう。例
えば、クロツク信号の一例は12KHzであり、高速
クロツク信号の一例は696KHz、すなわちクロツ
ク周波数の58倍である。これらクロツク信号及び
高速クロツク信号は、公知の（例えば米国特許第
3883817号参照）デジタル位相ロツクループによ
りデジタル信号から再生される。この種デジタル
位相ロツクループは、デジタル信号のビツト変化
に同期して動作する。
本発明の好適な適用分野は、通信チヤネルに音
声信号とデジタル信号の双方が伝送されるような
通信システムである。この種通信システムの受信
器は、受信器出力を適切にスケルチしてオーデオ
信号とデジタル信号を適切に分岐（ルーチング）
するために、音声スケルチ回路とデータスケルチ
回路の双方を必要とする。本発明のデジタル信号
検出器は、このような通信システムにおいてデー
タスケルチ信号として使用できる検出器信号を出
力する。本発明のデジタル信号検出器は、音声及
び雑音のごときデジタル信号及び非周期性の信号
と、オーデオトーンのごとき周期的信号とを的確
に弁別できる。本発明のデジタル信号検出器は、
本件と同日付で出願する“デルタ変調デジタル信
号検出器”と題し、ALan L.Wilsonらの発明に
なり本件の出願人に譲渡された発明に開示された
ような受信器ボーテング（Voting）システムに
好適に適用できる。上述の受信器ボーテングシス
テムは、本発明の検出器を使用して真のオーデオ
信号とデジタル符号化されたオーデオ信号とを弁
別している。
声信号とデジタル信号の双方が伝送されるような
通信システムである。この種通信システムの受信
器は、受信器出力を適切にスケルチしてオーデオ
信号とデジタル信号を適切に分岐（ルーチング）
するために、音声スケルチ回路とデータスケルチ
回路の双方を必要とする。本発明のデジタル信号
検出器は、このような通信システムにおいてデー
タスケルチ信号として使用できる検出器信号を出
力する。本発明のデジタル信号検出器は、音声及
び雑音のごときデジタル信号及び非周期性の信号
と、オーデオトーンのごとき周期的信号とを的確
に弁別できる。本発明のデジタル信号検出器は、
本件と同日付で出願する“デルタ変調デジタル信
号検出器”と題し、ALan L.Wilsonらの発明に
なり本件の出願人に譲渡された発明に開示された
ような受信器ボーテング（Voting）システムに
好適に適用できる。上述の受信器ボーテングシス
テムは、本発明の検出器を使用して真のオーデオ
信号とデジタル符号化されたオーデオ信号とを弁
別している。
第１図は、全デジタル回路から構成される本発
明の一実施例を図示したものである。このデジタ
ル信号検出器は、時間幅発生回路１０７−１０
８、周期信号検出回路１０１−１０４、ビツト変
化（トランジシヨン）検出回路１０９−１１７及
び検出器出力回路１０５−１０６を備えている。
明の一実施例を図示したものである。このデジタ
ル信号検出器は、時間幅発生回路１０７−１０
８、周期信号検出回路１０１−１０４、ビツト変
化（トランジシヨン）検出回路１０９−１１７及
び検出器出力回路１０５−１０６を備えている。
時間幅発生回路１０７−１０８は、９段カウン
タ１０７と遅延フリツプフロツプ１０８から構成
されている。カウンタ１０７のQ8段は、クロツ
ク信号の256サイクル後に論理のハイ状態になる。
高速クロツク信号でクロツクされる遅延フリツプ
フロツプ１０８は、クロツク信号の256サイクル
ごとに比較的狭い幅のリセツトパルスを出力す
る。このリセツトパルスはカウンタ１０７の全般
をゼロの初期状態にリセツトし、上述の動作が繰
返えされる。本実施例におけるクロツク周波数は
12KHzであるから、ほぼ21.3ミリ秒ごとにリセツ
トパルスが発生する。
タ１０７と遅延フリツプフロツプ１０８から構成
されている。カウンタ１０７のQ8段は、クロツ
ク信号の256サイクル後に論理のハイ状態になる。
高速クロツク信号でクロツクされる遅延フリツプ
フロツプ１０８は、クロツク信号の256サイクル
ごとに比較的狭い幅のリセツトパルスを出力す
る。このリセツトパルスはカウンタ１０７の全般
をゼロの初期状態にリセツトし、上述の動作が繰
返えされる。本実施例におけるクロツク周波数は
12KHzであるから、ほぼ21.3ミリ秒ごとにリセツ
トパルスが発生する。
ビツト変化検出回路１０９−１１７は、ウイン
ドウ発生回路１０９−１１２、ビツト変化パルス
発生回路１１３−１１４及びビツト変化数カウン
タ回路１１５−１１７を備えている。上記ウイン
ドウ発生回路は、17段のシフトレジスタ１０９、
イクスクルーシブオア・ゲート１１０、ノアゲー
ト１１１及びアンドゲート１１２を備えている。
上記シフトレジスタ１０９のQ12とQ17段は、ゲ
ート回路１１０，１１１，１１２を介して接続さ
れ、相互に重なり合わない３個のウインドウ信号
を発生する。上記各ウインドウ信号が組合せられ
た時間幅は、１ビツト幅である。ノアゲード１１
１で作成される“グツド”ウインドウ信号は、ビ
ツト変化の期待時点の近傍に発生する。これに対
してアンドゲート１１２で作成される“バツド”
ウインドウ信号は、ビツト変化の期待時点の中
間、すなわち上記グツドウインドウ信号と直角位
相の関係をもつて発生する。イクスクルーシブオ
ア・ゲート１１０で作成される“マージナル”ウ
インドウ信号は、上述のグツドウインドウ信号と
バツトウインドウ信号の中間で発生する。このマ
ージナルウインドウ信号は、１ビツト幅あたり２
分された時間幅を有している。上記グツド、バツ
ド及びマージナルの各ウインドウ信号波形相互の
時間的関係を第２図に図示す。
ドウ発生回路１０９−１１２、ビツト変化パルス
発生回路１１３−１１４及びビツト変化数カウン
タ回路１１５−１１７を備えている。上記ウイン
ドウ発生回路は、17段のシフトレジスタ１０９、
イクスクルーシブオア・ゲート１１０、ノアゲー
ト１１１及びアンドゲート１１２を備えている。
上記シフトレジスタ１０９のQ12とQ17段は、ゲ
ート回路１１０，１１１，１１２を介して接続さ
れ、相互に重なり合わない３個のウインドウ信号
を発生する。上記各ウインドウ信号が組合せられ
た時間幅は、１ビツト幅である。ノアゲード１１
１で作成される“グツド”ウインドウ信号は、ビ
ツト変化の期待時点の近傍に発生する。これに対
してアンドゲート１１２で作成される“バツド”
ウインドウ信号は、ビツト変化の期待時点の中
間、すなわち上記グツドウインドウ信号と直角位
相の関係をもつて発生する。イクスクルーシブオ
ア・ゲート１１０で作成される“マージナル”ウ
インドウ信号は、上述のグツドウインドウ信号と
バツトウインドウ信号の中間で発生する。このマ
ージナルウインドウ信号は、１ビツト幅あたり２
分された時間幅を有している。上記グツド、バツ
ド及びマージナルの各ウインドウ信号波形相互の
時間的関係を第２図に図示す。
ビツト変化パルス発生回路１１３−１１４は、
２段のシフトレジスタ１１３とイクスクルーシブ
オア・ゲート１１４を備えている。デジタル信号
は、高速クロツク信号に応答してシフトレジスタ
１１３内を直列に通過する。このシフトレジスタ
１１３のQ1段とQ2段は、イクスクルーシブオ
ア・ゲート１１４に接続されている。上記Q1段
とQ2段とが異る論理状態をとるときには、イク
スクルーシブオア・ゲート１１４はビツト変化パ
ルスを出力する。デジタル信号中にビツト変化が
あれば、Q1段とQ2段は異る論理状態をとる。
２段のシフトレジスタ１１３とイクスクルーシブ
オア・ゲート１１４を備えている。デジタル信号
は、高速クロツク信号に応答してシフトレジスタ
１１３内を直列に通過する。このシフトレジスタ
１１３のQ1段とQ2段は、イクスクルーシブオ
ア・ゲート１１４に接続されている。上記Q1段
とQ2段とが異る論理状態をとるときには、イク
スクルーシブオア・ゲート１１４はビツト変化パ
ルスを出力する。デジタル信号中にビツト変化が
あれば、Q1段とQ2段は異る論理状態をとる。
ビツト変化数カウント回路１１５−１１７は、
８段のアツプダウンカウンタ１１５、イクスクル
ーシブオア・ゲート１１６及び遅延フリツプフロ
ツプ１１７を備えており、これら全体により９段
のアツプダウン・カウンタを構成する。上記カウ
ンタ回路１１５−１１７は、ウインドウ信号１１
０乃至１１２に応じて、連続するリセツトパルス
間で生ずるビツト変化数の総計カウント出力す
る。上述したグツドウインドウ信号１１１の間に
ビツト変化が生じたときは、カウンタ回路１１５
−１１７は、１だけカウントアツプするようにイ
ネーブルされる。これに対してバツドウインドウ
信号１１２の間にビツト変化が生じたときは、カ
ウンタ回路１１５−１１７は、１だけカウントダ
ウンするようにイネーブルされる。マージナルウ
インドウ信号１１０の間にビツト変化が生じたと
きは、カウンタ回路１１５−１１７はカウントア
ツプもカウントダウンもイネーブルされず、現在
の総計カウント値を保持する。カウンタ回路１１
５−１１７の総計カウント値が最大値に達する
と、フリツプフロツプ１１７は論理状態を変化さ
せ、が０から１に変化して、デジタル信号が検
出された旨を指示する検出信号を発生する。
８段のアツプダウンカウンタ１１５、イクスクル
ーシブオア・ゲート１１６及び遅延フリツプフロ
ツプ１１７を備えており、これら全体により９段
のアツプダウン・カウンタを構成する。上記カウ
ンタ回路１１５−１１７は、ウインドウ信号１１
０乃至１１２に応じて、連続するリセツトパルス
間で生ずるビツト変化数の総計カウント出力す
る。上述したグツドウインドウ信号１１１の間に
ビツト変化が生じたときは、カウンタ回路１１５
−１１７は、１だけカウントアツプするようにイ
ネーブルされる。これに対してバツドウインドウ
信号１１２の間にビツト変化が生じたときは、カ
ウンタ回路１１５−１１７は、１だけカウントダ
ウンするようにイネーブルされる。マージナルウ
インドウ信号１１０の間にビツト変化が生じたと
きは、カウンタ回路１１５−１１７はカウントア
ツプもカウントダウンもイネーブルされず、現在
の総計カウント値を保持する。カウンタ回路１１
５−１１７の総計カウント値が最大値に達する
と、フリツプフロツプ１１７は論理状態を変化さ
せ、が０から１に変化して、デジタル信号が検
出された旨を指示する検出信号を発生する。
上述の実施例においては３個のウインドウ信号
１１０乃至１１２のみを例示したが、本発明の実
施に際しては適宜個数のウインドウ信号を使用す
ることができる。各ウインドウ信号に割当てられ
る重み付け値は、当該デジタル信号の伝送が行わ
れる個々の通信チヤネルの統計的性質に応じて、
適宜な値が選定できる。本実施例においては、グ
ツド、マージナル及びバツドの各ウインドウ信号
に対して１、０及び−１の各重み付け値が割当て
られているが、これは特定の通信チヤネルに適し
た重み付けの一例である。
１１０乃至１１２のみを例示したが、本発明の実
施に際しては適宜個数のウインドウ信号を使用す
ることができる。各ウインドウ信号に割当てられ
る重み付け値は、当該デジタル信号の伝送が行わ
れる個々の通信チヤネルの統計的性質に応じて、
適宜な値が選定できる。本実施例においては、グ
ツド、マージナル及びバツドの各ウインドウ信号
に対して１、０及び−１の各重み付け値が割当て
られているが、これは特定の通信チヤネルに適し
た重み付けの一例である。
さらに、グツドとバツドの各ウインドウ信号が
同じ時間幅を有しているが、これは、純然たる雑
音入力を総計カウント値において相殺させるため
である。このように、ビツト変化がグツドとバツ
ドの各ウインドウ信号期間にわたつてほぼ均等に
生ずるときは、カウンタ回路１１５−１１７の総
計カウンタ値はほぼその初期値近傍に保たれる。
グツドウインドウ期間内のビツト変化の回数がバ
ツドウインドウ期間内のそれよりも大きい場合に
限り、カウンタ回路１１５−１１７が最大カウン
ト値に向けてカウントアツプされる。このよう
に、純然たるデジタル信号であれば、全ビツト変
化はグツドウインドウ期間で発生し、バツドウイ
ンドウ期間では全く生じない。デジタル信号の
SN比が減少するにつれて、ビツト変化がグツド
とバツドの各ウインドウ期間に分散するようにな
る。
同じ時間幅を有しているが、これは、純然たる雑
音入力を総計カウント値において相殺させるため
である。このように、ビツト変化がグツドとバツ
ドの各ウインドウ信号期間にわたつてほぼ均等に
生ずるときは、カウンタ回路１１５−１１７の総
計カウンタ値はほぼその初期値近傍に保たれる。
グツドウインドウ期間内のビツト変化の回数がバ
ツドウインドウ期間内のそれよりも大きい場合に
限り、カウンタ回路１１５−１１７が最大カウン
ト値に向けてカウントアツプされる。このよう
に、純然たるデジタル信号であれば、全ビツト変
化はグツドウインドウ期間で発生し、バツドウイ
ンドウ期間では全く生じない。デジタル信号の
SN比が減少するにつれて、ビツト変化がグツド
とバツドの各ウインドウ期間に分散するようにな
る。
カウント回路１１５−１１７には、デジタル信
号中の種々のSN比に適合するように、スレシホ
ールドカウント値がロードされる。このスレシホ
ールド・カウント値が高いほどデジタル信号は低
雑音であろう。一方、このスレシホールドカウン
ト値が低いほど、雑音その他の干渉信号による誤
検出の確率が高まる。各通信チヤネルは特性が異
るので、最適のスレシホールドカウント値を実験
的に決定するには、種々のSN比について統計的
な計測が必要になる。最適のスレシホールドカウ
ント値が一旦求まつてしまえば、個々の通信チヤ
ネルにおけるビツト変化の統計的分布が適切に処
理される。さらに、リセツトパルス間の各中間時
点については、誤検出確率を同一に保つためスレ
シホールド・カウントを２倍にするだけでよい。
このようにして、特定の通信チヤネルについての
感度の許容レベルを得るために、時間幅と所望の
誤り率間のデザイン・トレードオフをなし得る。
号中の種々のSN比に適合するように、スレシホ
ールドカウント値がロードされる。このスレシホ
ールド・カウント値が高いほどデジタル信号は低
雑音であろう。一方、このスレシホールドカウン
ト値が低いほど、雑音その他の干渉信号による誤
検出の確率が高まる。各通信チヤネルは特性が異
るので、最適のスレシホールドカウント値を実験
的に決定するには、種々のSN比について統計的
な計測が必要になる。最適のスレシホールドカウ
ント値が一旦求まつてしまえば、個々の通信チヤ
ネルにおけるビツト変化の統計的分布が適切に処
理される。さらに、リセツトパルス間の各中間時
点については、誤検出確率を同一に保つためスレ
シホールド・カウントを２倍にするだけでよい。
このようにして、特定の通信チヤネルについての
感度の許容レベルを得るために、時間幅と所望の
誤り率間のデザイン・トレードオフをなし得る。
リセツトパルス信号に応じてカウンタ１１５と
フリツプフロツプ１１７に並列ローデングを行う
ことにより、スレシホールドカウント値を供給す
ることができる。カウンタ１１５の並列ローデン
グ入力をＰ１−Ｐ８で表示する。一実施例におい
ては、カウンタ１１５に初期の２進数10111011を
ロードすると共にフリツプフロツプ１１７をプリ
セツトし、10進表示の初期値−69をセツトする。
従つて、合計69個のビツト変化が生ずると、検出
信号が発生する。
フリツプフロツプ１１７に並列ローデングを行う
ことにより、スレシホールドカウント値を供給す
ることができる。カウンタ１１５の並列ローデン
グ入力をＰ１−Ｐ８で表示する。一実施例におい
ては、カウンタ１１５に初期の２進数10111011を
ロードすると共にフリツプフロツプ１１７をプリ
セツトし、10進表示の初期値−69をセツトする。
従つて、合計69個のビツト変化が生ずると、検出
信号が発生する。
それだけでなく、上記69個のスレシホールドカ
ウント値が一旦達成されると、このスレシホール
ド値をさらに低めるようなヒステリシスが与えら
れる。このように、時間幅の終端においてフリツ
プフロツプ１０６の状態が変化し、カウンタ回路
１１５への並列入力Ｐ６，Ｐ７が反転される。そ
の結果、最初の２進数が今度は11011011となり、
37のカウントがなされたときフリツプフロツプ１
１７の出力端に検出信号が得られることになる。
従つて、後続の各期間においては、69個のビツト
変化ではなく、37個のビツト変化があつただけ
で、フリツプフロツプ１１７の出力に検出信号が
得られる。
ウント値が一旦達成されると、このスレシホール
ド値をさらに低めるようなヒステリシスが与えら
れる。このように、時間幅の終端においてフリツ
プフロツプ１０６の状態が変化し、カウンタ回路
１１５への並列入力Ｐ６，Ｐ７が反転される。そ
の結果、最初の２進数が今度は11011011となり、
37のカウントがなされたときフリツプフロツプ１
１７の出力端に検出信号が得られることになる。
従つて、後続の各期間においては、69個のビツト
変化ではなく、37個のビツト変化があつただけ
で、フリツプフロツプ１１７の出力に検出信号が
得られる。
当該デジタル信号検出器の上述したヒステリシ
ス特性は極めて有用であり、通信チヤネルにマー
ジナル相応の信号を受けた場合の当該検出器出力
の間欠的変化を大幅に逓減することができる。上
述のヒステリシスの大きさを、特定の通信チヤネ
ルに合せてさらに調整できよう。デジタル信号の
SN比が、69ビツトのスレシホールド対応値と37
ビツトのスレシホールド対応値の間で変化する場
合に、ヒステリシスを付与したことにより、フリ
ツプフロツプ１０６からの検出信号が間欠的にな
る欠点を除くことができる。
ス特性は極めて有用であり、通信チヤネルにマー
ジナル相応の信号を受けた場合の当該検出器出力
の間欠的変化を大幅に逓減することができる。上
述のヒステリシスの大きさを、特定の通信チヤネ
ルに合せてさらに調整できよう。デジタル信号の
SN比が、69ビツトのスレシホールド対応値と37
ビツトのスレシホールド対応値の間で変化する場
合に、ヒステリシスを付与したことにより、フリ
ツプフロツプ１０６からの検出信号が間欠的にな
る欠点を除くことができる。
カウンタ回路１１５−１１７は、擬ランダムデ
ータばかりでなく、ビツト周波数と倍数的な関連
を有する周期信号をも検出する。ビツト周期の
2N倍の周期を有する周期信号もフリツプフロツ
プ１１７からの検出信号を発生させる。しかし、
スレシホールドカウント値の選択いかんによつて
は、所定周波数以下の周期信号は検出信号を発生
させるほどのビツト数を含んでいない。かくし
て、一例として１時間幅当り最低限69個のビツト
変化を生ずるような周期信号（例えば6KHz、3K
Hz、2KHz）のみが検出されよう。周期信号検出
回路１０１−１０４は、フリツプフロツプ１１７
から検出信号を発生させる上述の周期信号の検出
を行う。
ータばかりでなく、ビツト周波数と倍数的な関連
を有する周期信号をも検出する。ビツト周期の
2N倍の周期を有する周期信号もフリツプフロツ
プ１１７からの検出信号を発生させる。しかし、
スレシホールドカウント値の選択いかんによつて
は、所定周波数以下の周期信号は検出信号を発生
させるほどのビツト数を含んでいない。かくし
て、一例として１時間幅当り最低限69個のビツト
変化を生ずるような周期信号（例えば6KHz、3K
Hz、2KHz）のみが検出されよう。周期信号検出
回路１０１−１０４は、フリツプフロツプ１１７
から検出信号を発生させる上述の周期信号の検出
を行う。
周期信号検出回路１０１−１０４は64段のシフ
トレジスタ１０１、イクスクルーシブオア・ゲー
ト１０２及び７段カウンタ１０３−１０４を備え
ている。シフトレジスタ１０１のQ4段とQ64段
はイクスクルーシブオア・ゲート１０２に結合さ
れ、このゲート出力は４段カウンタ１０３をイネ
ーブルにする。イクスクルーシブオア・ゲートの
出力により合計７段のカウンタ１０３−１０４が
イネーブルになると、バツドウインドウ信号１１
２が４段カウンタ１０３をクロツクし、カウンタ
１０３がイネーブルにされる各ビツト間隔ごとに
合計カウント値を１だけ増加させる。連続するリ
セツトパルス間の全カウント数は、７段カウンタ
１０３−１０４により総計される。最大64カウン
トが総計される。Q4段とQ64段間でデジタル信
号の相関がとられると、７段カウンタは極くわず
かのカウント値しか累積しないであろう。従つ
て、64カウント以下が総計される場合には、デジ
タル信号は相関がある、すなわち周期信号を含む
ことが判る。一方、シフトレジスタ１０１のQ4
段とQ64段間でデジタル信号の相関がないとき
は、カウント値は64よりも大きく、非周期性信号
の存在が示される。７段カウンタ１０３−１０４
が64カウントに達すると、カウンタ１０４のQ3
段は論理のハイに変化してカウンタ１０４でデセ
ーブルとし、カウンタ１０４がさらに（即ちカウ
ンタ１０４が次のリセツトパルスによつてリセツ
トされるまで）内容を累積しないようにする。
トレジスタ１０１、イクスクルーシブオア・ゲー
ト１０２及び７段カウンタ１０３−１０４を備え
ている。シフトレジスタ１０１のQ4段とQ64段
はイクスクルーシブオア・ゲート１０２に結合さ
れ、このゲート出力は４段カウンタ１０３をイネ
ーブルにする。イクスクルーシブオア・ゲートの
出力により合計７段のカウンタ１０３−１０４が
イネーブルになると、バツドウインドウ信号１１
２が４段カウンタ１０３をクロツクし、カウンタ
１０３がイネーブルにされる各ビツト間隔ごとに
合計カウント値を１だけ増加させる。連続するリ
セツトパルス間の全カウント数は、７段カウンタ
１０３−１０４により総計される。最大64カウン
トが総計される。Q4段とQ64段間でデジタル信
号の相関がとられると、７段カウンタは極くわず
かのカウント値しか累積しないであろう。従つ
て、64カウント以下が総計される場合には、デジ
タル信号は相関がある、すなわち周期信号を含む
ことが判る。一方、シフトレジスタ１０１のQ4
段とQ64段間でデジタル信号の相関がないとき
は、カウント値は64よりも大きく、非周期性信号
の存在が示される。７段カウンタ１０３−１０４
が64カウントに達すると、カウンタ１０４のQ3
段は論理のハイに変化してカウンタ１０４でデセ
ーブルとし、カウンタ１０４がさらに（即ちカウ
ンタ１０４が次のリセツトパルスによつてリセツ
トされるまで）内容を累積しないようにする。
シフトレジスタ１０１のQ4段とQ64段の選択
は、どの約数周波数が検出されるかを決定する。
すべての約数周波数はQ4段とQ64段間で相関が
とられる。まず、各約数周波数がクロツク信号の
2N倍の周期を有するとして、各約数周波につい
て因子2Nの最小公倍数を決定する。次いで、Q4
段のごとく第１段を選択した後、Q4段とQ4＋
LCM（2N1、2N2、2N3…）、LCMは最小公倍数、
間で約数周波数の関係を求める。さらに、周期信
号についてQ4段とQ4＋Ｋ×LCM（2N1、2N2、
2N3…）間の関係を求める。第１図の実施例にお
いては、クロツク信号は12KHzで、検出すべき約
数周波数は、Ｎ＝１、２及び３のそれぞれについ
て6KHz、3KHz、及び2KHzである。従つて、シフ
トレジスタの第２の段は、第１段＋（２、４、６）
のLCMのＫ倍、すなわちＫ×12、と選択される。
第１段がQ4であれば、第２段はＱ（４＋Ｋ×12）、
すなわちQ16、Q28、Q40、Q52、Q64、等であ
る。従つて、レジスタ１０１につきQ4とQ64が
選択された。1.5KHzの周期信号及びこれより低
周波のすべての周期信号は、リセツトパルス信号
間で十分な回数（例えば69回ないしそれ以上）の
ビツト変化を生じないので、フリツプフロツプ１
１７から検出信号を発生しないであろう。
は、どの約数周波数が検出されるかを決定する。
すべての約数周波数はQ4段とQ64段間で相関が
とられる。まず、各約数周波数がクロツク信号の
2N倍の周期を有するとして、各約数周波につい
て因子2Nの最小公倍数を決定する。次いで、Q4
段のごとく第１段を選択した後、Q4段とQ4＋
LCM（2N1、2N2、2N3…）、LCMは最小公倍数、
間で約数周波数の関係を求める。さらに、周期信
号についてQ4段とQ4＋Ｋ×LCM（2N1、2N2、
2N3…）間の関係を求める。第１図の実施例にお
いては、クロツク信号は12KHzで、検出すべき約
数周波数は、Ｎ＝１、２及び３のそれぞれについ
て6KHz、3KHz、及び2KHzである。従つて、シフ
トレジスタの第２の段は、第１段＋（２、４、６）
のLCMのＫ倍、すなわちＫ×12、と選択される。
第１段がQ4であれば、第２段はＱ（４＋Ｋ×12）、
すなわちQ16、Q28、Q40、Q52、Q64、等であ
る。従つて、レジスタ１０１につきQ4とQ64が
選択された。1.5KHzの周期信号及びこれより低
周波のすべての周期信号は、リセツトパルス信号
間で十分な回数（例えば69回ないしそれ以上）の
ビツト変化を生じないので、フリツプフロツプ１
１７から検出信号を発生しないであろう。
検出器出力回路１０５−１０６は、ビツト変化
検出回路１０９−１１７及び周期信号検出回路１
０１−１０４から指示出力を受け、ランダムデジ
タル信号の検出を指示する論理のハイ状態の検出
器出力信号を発生する。ランダム信号が存在すれ
ば、フリツプフロツプ１１７及びカウンタ１０４
の各々は論理のハイ信号をアンドゲート１０５に
供給する。従つて、リセツトパルス信号のローか
らハイへの変化点において、フリツプフロツプ１
０６のＱ出力が論理のハイ状態にクロツクされ
る。前述したように、フリツプフロツプ１０６
は、そのＱ出力が論理のローからハイへ変化した
ときにカウンタ１１５のスレシホールドカウント
値を変更することにより、ヒステリシス特性を具
備する。逆に、フリツプフロツプ１０６のＱ出力
が論理のハイから論理のローへ変化したときに
は、カウンタ１１５のスレシホールド値は高めら
れる。
検出回路１０９−１１７及び周期信号検出回路１
０１−１０４から指示出力を受け、ランダムデジ
タル信号の検出を指示する論理のハイ状態の検出
器出力信号を発生する。ランダム信号が存在すれ
ば、フリツプフロツプ１１７及びカウンタ１０４
の各々は論理のハイ信号をアンドゲート１０５に
供給する。従つて、リセツトパルス信号のローか
らハイへの変化点において、フリツプフロツプ１
０６のＱ出力が論理のハイ状態にクロツクされ
る。前述したように、フリツプフロツプ１０６
は、そのＱ出力が論理のローからハイへ変化した
ときにカウンタ１１５のスレシホールドカウント
値を変更することにより、ヒステリシス特性を具
備する。逆に、フリツプフロツプ１０６のＱ出力
が論理のハイから論理のローへ変化したときに
は、カウンタ１１５のスレシホールド値は高めら
れる。
フリツプフロツプ１０６がリセツトパルス信号
でクロツクされるので、そのＱ出力変化は各時間
幅の終端でのみ生ずる。このように、フリツプフ
ロツプ１０６のＱ出力を論理のハイ状態に保つに
は、カウンタ１０３−１０４は各時間幅内に少く
とも64個のカウントを累積しなければならず、カ
ウンタ１１５は最初の時間幅内に少くとも69個の
カウントを、引続く各時間幅内に少くとも37個の
カウントをそれぞれ累積しなければならない。間
欠点な変化を除去するためには、フリツプフロツ
プ１０６のＱ出力をデバウンスする回路を付加す
ればよい。前述したように、フリツプフロツプ１
０６のＱ出力端子からの検出器出力を、アナログ
信号とデジタル信号の双方を受信する受信機内の
データスケルチ信号として好適に利用することが
できる。これに加えて、信号の周期性が許容でき
なかつたり又は通信チヤネル内に周期信号が発生
しなかつたりしたときには、フリツプフロツプ１
１７の出力端から検出器出力が直接取り出し得
よう。
でクロツクされるので、そのＱ出力変化は各時間
幅の終端でのみ生ずる。このように、フリツプフ
ロツプ１０６のＱ出力を論理のハイ状態に保つに
は、カウンタ１０３−１０４は各時間幅内に少く
とも64個のカウントを累積しなければならず、カ
ウンタ１１５は最初の時間幅内に少くとも69個の
カウントを、引続く各時間幅内に少くとも37個の
カウントをそれぞれ累積しなければならない。間
欠点な変化を除去するためには、フリツプフロツ
プ１０６のＱ出力をデバウンスする回路を付加す
ればよい。前述したように、フリツプフロツプ１
０６のＱ出力端子からの検出器出力を、アナログ
信号とデジタル信号の双方を受信する受信機内の
データスケルチ信号として好適に利用することが
できる。これに加えて、信号の周期性が許容でき
なかつたり又は通信チヤネル内に周期信号が発生
しなかつたりしたときには、フリツプフロツプ１
１７の出力端から検出器出力が直接取り出し得
よう。
第１図のデジタル信号検出器は、1976年モトロ
ーラ・セミコンダクター・プロダクツ・インコー
ポレーシヨン発行の“ザ・セミコンダクター・デ
ータライブラリ／CMOS”VOL5、に記載された
CMOS集積回路のごとき慣用の集積回路により
実現できる。例えば、シフトレジスタ１０１は
MC14015及びMC14517で、シフトレジスタ１０
９はMC14006で、シフトレジスタ１１３は
MC14015で、カウンタ１０３−１０４は２個の
縦列MC14520で、カウンタ１１５は２個の縦列
MC14516で、フリツプフロツプ１０６，１０８，
１１７はMC14013で、イクスクルーシブオア・
ゲート１０２，１１０，１１４，１１６は
MC14070で、ノアゲート１１１はMC14001で、
アンドゲート１０５，１１２はMC14081で、イ
ンバータゲート１００はMC14049で実現できる。
更に、当該デジタル信号検出器は、公知の適宜な
集積化手法を用いてIC基盤上に直ちに集積化す
ることができる。
ーラ・セミコンダクター・プロダクツ・インコー
ポレーシヨン発行の“ザ・セミコンダクター・デ
ータライブラリ／CMOS”VOL5、に記載された
CMOS集積回路のごとき慣用の集積回路により
実現できる。例えば、シフトレジスタ１０１は
MC14015及びMC14517で、シフトレジスタ１０
９はMC14006で、シフトレジスタ１１３は
MC14015で、カウンタ１０３−１０４は２個の
縦列MC14520で、カウンタ１１５は２個の縦列
MC14516で、フリツプフロツプ１０６，１０８，
１１７はMC14013で、イクスクルーシブオア・
ゲート１０２，１１０，１１４，１１６は
MC14070で、ノアゲート１１１はMC14001で、
アンドゲート１０５，１１２はMC14081で、イ
ンバータゲート１００はMC14049で実現できる。
更に、当該デジタル信号検出器は、公知の適宜な
集積化手法を用いてIC基盤上に直ちに集積化す
ることができる。
以下本発明の実施の態様を記す。
１ 特許請求の範囲第１項記載のデジタル信号検
出器であつて、該デジタル信号検出器は、前記
ビツト周波数の周期の2N倍（Ｎは整数）の周
期に等しい約数周波数を有して前記ビツトスト
リーム中に存在する複数の周期信号を検出する
周期信号検出手段を更に備えており、該周期信
号検出手段は、前記クロツク周波数に同期して
前記デジタル信号を直列的に受けて少くとも第
１、第２の各遅延ビツトBI、BI+M、該第１の
遅延ビツトBIは第Ｉ段（Ｉは整数）から供給
されるものであり、該第２の遅延ビツトBI+M
は、前記ビツト周波数の周期の2N倍（Ｎは整
数）の周期を有する前記ビツト周波数の約数周
波数の各周期信号についての因子2Nの最小公
倍数をＭとして、前記第Ｉ段よりＭビツト遅延
された第（Ｉ＋Ｍ）段から供給されるものであ
り、を供給する所定段数の第１のレジスタ手
段、及び 前記第１、第２の遅延ビツトを組合せて該第
１、第２の遅延ビツトの論理状態が互いに逆で
あるときに出力信号を発生するゲート手段、 前記クロツク信号、前記リセツトパルス信号
及び前記ゲート手段の出力信号に応答して前記
連続リセツト信号間で発生した前記ゲート手段
の出力信号の総計カウントを発生する第３のカ
ウント手段を備えた周期信号検出手段を具備し
ており、 前記比較手段は更に前記第３のカウント手段
からの前記総計カウントの各々を第３の基準カ
ウントと比較し、該総計カウントの各々が該第
３の基準カウントよりも大きいときに周期信号
の存在を指示する指示信号を発生することを特
徴とするデジタル信号検出器。
出器であつて、該デジタル信号検出器は、前記
ビツト周波数の周期の2N倍（Ｎは整数）の周
期に等しい約数周波数を有して前記ビツトスト
リーム中に存在する複数の周期信号を検出する
周期信号検出手段を更に備えており、該周期信
号検出手段は、前記クロツク周波数に同期して
前記デジタル信号を直列的に受けて少くとも第
１、第２の各遅延ビツトBI、BI+M、該第１の
遅延ビツトBIは第Ｉ段（Ｉは整数）から供給
されるものであり、該第２の遅延ビツトBI+M
は、前記ビツト周波数の周期の2N倍（Ｎは整
数）の周期を有する前記ビツト周波数の約数周
波数の各周期信号についての因子2Nの最小公
倍数をＭとして、前記第Ｉ段よりＭビツト遅延
された第（Ｉ＋Ｍ）段から供給されるものであ
り、を供給する所定段数の第１のレジスタ手
段、及び 前記第１、第２の遅延ビツトを組合せて該第
１、第２の遅延ビツトの論理状態が互いに逆で
あるときに出力信号を発生するゲート手段、 前記クロツク信号、前記リセツトパルス信号
及び前記ゲート手段の出力信号に応答して前記
連続リセツト信号間で発生した前記ゲート手段
の出力信号の総計カウントを発生する第３のカ
ウント手段を備えた周期信号検出手段を具備し
ており、 前記比較手段は更に前記第３のカウント手段
からの前記総計カウントの各々を第３の基準カ
ウントと比較し、該総計カウントの各々が該第
３の基準カウントよりも大きいときに周期信号
の存在を指示する指示信号を発生することを特
徴とするデジタル信号検出器。
２ 特許請求の範囲第１項記載のデジタル信号検
出器であつて、該デジタル信号検出器は前記ビ
ツト周波数の周期の2N倍（Ｎは整数）の周期
に等しい約数周波数を有して前記ビツトストリ
ーム中に存在する複数の周期信号を検出する周
期信号検出手段を更に備えており、該周期信号
検出手段は、前記クロツク周波数に同期して前
記デジタル信号を直列的に受けて少くとも第
１、第２の各遅延ビツトBI、BI+M、該第１の
遅延ビツトBIは第Ｉ段（Ｉは整数）から供給
されるものであり、該第２の遅延ビツトBI+M
は、前記ビツト周波数の周期の2N倍（Ｎは整
数）の周期を有する前記ビツト周波数の約数周
波数の各周期信号についての因子2Nの最小公
倍数をＭとして、前記第Ｉ段よりＭビツト遅延
された第（Ｉ＋Ｍ）段から供給されるものであ
り、を供給する所定段数の第１のレジスタ手
段、及び 前記第１、第２の遅延ビツトを組合せて該第
１、第２の遅延ビツトの論理状態が互いに逆で
あるときに出力信号を発生するゲート手段、 前記クロツク信号、前記リセツトパルス信号
及び前記ゲート手段の出力信号に応答して前記
連続リセツト信号間で発生した前記ゲート手段
の出力信号の総計カウントを発生する第３のカ
ウント手段を備えた周期信号検出手段を具備し
ており、 前記比較手段は更に前記第３のカウント手段
からの前記総計カウントの各々を第３の基準カ
ウントと比較し、該総計カウントの各々が該第
３の基準カウントより小さいときに周期信号の
存在を指示する指示信号を発生することを特徴
とするデジタル信号検出器。
出器であつて、該デジタル信号検出器は前記ビ
ツト周波数の周期の2N倍（Ｎは整数）の周期
に等しい約数周波数を有して前記ビツトストリ
ーム中に存在する複数の周期信号を検出する周
期信号検出手段を更に備えており、該周期信号
検出手段は、前記クロツク周波数に同期して前
記デジタル信号を直列的に受けて少くとも第
１、第２の各遅延ビツトBI、BI+M、該第１の
遅延ビツトBIは第Ｉ段（Ｉは整数）から供給
されるものであり、該第２の遅延ビツトBI+M
は、前記ビツト周波数の周期の2N倍（Ｎは整
数）の周期を有する前記ビツト周波数の約数周
波数の各周期信号についての因子2Nの最小公
倍数をＭとして、前記第Ｉ段よりＭビツト遅延
された第（Ｉ＋Ｍ）段から供給されるものであ
り、を供給する所定段数の第１のレジスタ手
段、及び 前記第１、第２の遅延ビツトを組合せて該第
１、第２の遅延ビツトの論理状態が互いに逆で
あるときに出力信号を発生するゲート手段、 前記クロツク信号、前記リセツトパルス信号
及び前記ゲート手段の出力信号に応答して前記
連続リセツト信号間で発生した前記ゲート手段
の出力信号の総計カウントを発生する第３のカ
ウント手段を備えた周期信号検出手段を具備し
ており、 前記比較手段は更に前記第３のカウント手段
からの前記総計カウントの各々を第３の基準カ
ウントと比較し、該総計カウントの各々が該第
３の基準カウントより小さいときに周期信号の
存在を指示する指示信号を発生することを特徴
とするデジタル信号検出器。
３ 前記第１、第２のウインドウ信号幅はほぼ等
しく、かつ前記第３のウインドウ信号幅は該第
１、第２のウインドウ信号幅より小さいことを
特徴とする特許請求の範囲第２項記載のデジタ
ル信号検出器。
しく、かつ前記第３のウインドウ信号幅は該第
１、第２のウインドウ信号幅より小さいことを
特徴とする特許請求の範囲第２項記載のデジタ
ル信号検出器。
４ 前記第１のウインドウ信号幅は前記第２、第
３のウインドウ信号幅よりも小さく、かつ該第
２のウインドウ信号幅は該第３のウインドウ信
号幅よりも大きいことを特徴とする特許請求の
範囲第２項記載のデジタル信号検出器。
３のウインドウ信号幅よりも小さく、かつ該第
２のウインドウ信号幅は該第３のウインドウ信
号幅よりも大きいことを特徴とする特許請求の
範囲第２項記載のデジタル信号検出器。
５ 前記第１のウインドウ信号区間はビツト変化
確率が第１のスレシホールド確率よりも大きい
各ビツト区間部分を含み、前記第３のウインド
ウ信号区間は、ビツト変化確率が前記第１のス
レシホールド確率より小さくかつ第２のスレシ
ホールド確率、該第２のスレシホールド確率は
前記第１のスレシホールド確率より小さい、よ
り大きい各ビツト区間部分を含み、前記第２の
ウインドウ信号はビツト変化確率が前記第２の
スレシホールド確率より小さい各ビツト区間部
分を含むことを特徴とする特許請求の範囲第２
項記載のデジタル信号検出器。
確率が第１のスレシホールド確率よりも大きい
各ビツト区間部分を含み、前記第３のウインド
ウ信号区間は、ビツト変化確率が前記第１のス
レシホールド確率より小さくかつ第２のスレシ
ホールド確率、該第２のスレシホールド確率は
前記第１のスレシホールド確率より小さい、よ
り大きい各ビツト区間部分を含み、前記第２の
ウインドウ信号はビツト変化確率が前記第２の
スレシホールド確率より小さい各ビツト区間部
分を含むことを特徴とする特許請求の範囲第２
項記載のデジタル信号検出器。
６ 前記第１のウインドウ信号は＋１であり、前
記第２のウインドウ信号は−１であり、前記第
３のウインドウ信号は０であることを特徴とす
る特許請求の範囲第３項記載のデジタル信号検
出器。
記第２のウインドウ信号は−１であり、前記第
３のウインドウ信号は０であることを特徴とす
る特許請求の範囲第３項記載のデジタル信号検
出器。
７ 前記第１のレジスタ手段の前記第２の遅延ビ
ツトは前記第１の遅延ビツトよりＭの倍数だけ
遅延されていることを特徴とする前記第１項記
載のデジタル信号検出器。
ツトは前記第１の遅延ビツトよりＭの倍数だけ
遅延されていることを特徴とする前記第１項記
載のデジタル信号検出器。
８ 前記デジタル信号検出器は半導体基板内に集
積化されたことを特徴とする前記第１項記載の
デジタル信号検出器。
積化されたことを特徴とする前記第１項記載の
デジタル信号検出器。
９ 前記比較手段は、前記第１のビツト変化数カ
ウンタの総計カウントが前記第２のビツト変化
数カウンタの総計カウントより所定量大きいと
きに前記指示信号を発生することを特徴とする
前記第８項記載のデジタル信号検出器。
ウンタの総計カウントが前記第２のビツト変化
数カウンタの総計カウントより所定量大きいと
きに前記指示信号を発生することを特徴とする
前記第８項記載のデジタル信号検出器。
10 前記第１のレジスタ手段の前記第２の遅延ビ
ツトは前記第１の遅延ビツトよりＭの倍数だけ
遅延されていることを特徴とする前記第２項記
載のデジタル信号検出器。
ツトは前記第１の遅延ビツトよりＭの倍数だけ
遅延されていることを特徴とする前記第２項記
載のデジタル信号検出器。
11 前記第２のカウント手段は第１、第２のビツ
ト変化数カウンタを備えており、該第１のビツ
ト変化数カウンタは前記第１のウインドウ信号
の期間内に発生したビツト変化信号の各々に対
して該第１のウインドウ信号に対応した所定値
だけ増加されるものであり、該第２のビツト変
化数カウンタは前記第２のウインドウ信号の期
間内に発生したビツト変化信号の各々に対して
該第２のウインドウ信号に対応した所定値だけ
増加されるものであり、前記比較手段は前記第
１、第２のビツト変化数カウンタの総計カウン
トを各Ｎビツト区間について比較して前記第１
のビツト変化数カウンタの総計カウントが前記
第２のビツト変化数カウンタの総計カウントよ
り大きいときに前記指示信号を発生することを
特徴とする特許請求の範囲第４項記載のデジタ
ル信号検出器。
ト変化数カウンタを備えており、該第１のビツ
ト変化数カウンタは前記第１のウインドウ信号
の期間内に発生したビツト変化信号の各々に対
して該第１のウインドウ信号に対応した所定値
だけ増加されるものであり、該第２のビツト変
化数カウンタは前記第２のウインドウ信号の期
間内に発生したビツト変化信号の各々に対して
該第２のウインドウ信号に対応した所定値だけ
増加されるものであり、前記比較手段は前記第
１、第２のビツト変化数カウンタの総計カウン
トを各Ｎビツト区間について比較して前記第１
のビツト変化数カウンタの総計カウントが前記
第２のビツト変化数カウンタの総計カウントよ
り大きいときに前記指示信号を発生することを
特徴とする特許請求の範囲第４項記載のデジタ
ル信号検出器。
第１図は本発明のデジタル信号検出器の一実施
例のブロツク図、第２図は第１図のブロツク図中
で発生する波形の一例を示す図である。 １０１……第１のレジスタ手段、１０２……ゲ
ート手段、１０３及び１０４……第３のカウンタ
手段、１０３乃至１０６……比較手段、１０７及
び１０８……第１のカウンタ手段、１０９乃至１
１２……ウインドウ信号発生手段、１１３及び１
１４……ビツト変化検出手段、１１５……第２の
カウンタ手段、１１５乃至１１７……比較手段。
例のブロツク図、第２図は第１図のブロツク図中
で発生する波形の一例を示す図である。 １０１……第１のレジスタ手段、１０２……ゲ
ート手段、１０３及び１０４……第３のカウンタ
手段、１０３乃至１０６……比較手段、１０７及
び１０８……第１のカウンタ手段、１０９乃至１
１２……ウインドウ信号発生手段、１１３及び１
１４……ビツト変化検出手段、１１５……第２の
カウンタ手段、１１５乃至１１７……比較手段。
Claims (1)
- 【特許請求の範囲】 １ クロツク信号により所定のビツト周波数の直
列ビツトストリームとして伝送されるデジタル信
号用の自動検出器であつて、 前記クロツク信号に連続的に応答して各Ｎビツ
ト区間、ただし、Ｎは整数、の終端でリセツトパ
ルス信号を発生する第１のカウンタ手段１０７，
１０８、 前記デジタル信号及び前記クロツク信号に応答
して前記デジタル信号の連続ビツト間の論理状態
の変化の各々についてビツト変化パルス信号を発
生するビツト変化検出手段１１３，１１４、 前記クロツク信号に応答して各ビツト期間中少
なくとも２個のウインドウ信号を繰返し発生し、
少なくとも第１のウインドウ信号は、そのウイン
ドウ信号の間隔内で発生するビツト変化の確率に
前もつて関係のある所定の正値を有し、少なくと
も第２のウインドウ信号は、そのウインドウ信号
の間隔内で発生するビツト変化の確率に前もつて
関係のある所定の負値を有するウインドウ発生手
段１０９−１１２、 前記リセツトパルス信号及びビツト変化パルス
信号に応答して各Ｎビツト区間ごとに夫々のビツ
ト変化パルス信号が発生する期間内にウインドウ
信号に対応した所定値を合計することにより形成
される総計カウント値を発生する第２のカウンタ
手段１１５ならびに 第２のカウンタ手段からの前記各総計カウント
値を第１のスレシホールド・カウント値と比較し
て夫々の総計カウント値が、第１のスレシホール
ド・カウント値より大きいときに前記デジタル信
号の存在を指示する指示信号を発生する比較手段
１１５，１１６，１１７、を具備したことを特徴
とするデジタル信号検出器。 ２ 前記ウインドウ発生手段１０９−１１２は、
相互に重り合わない少なくとも第１、第２及び第
３のウインドウ信号を発生し、第１のウインドウ
信号はデジタル信号のビツト変化と同期したクロ
ツク信号の転換位置をほぼ中心として位置し、第
２のウインドウ信号は、デジタル信号のビツト変
化と位相が直交したクロツク信号の転換位置をほ
ぼ中心として位置し、該第３のウインドウ信号は
該第１、第２のウインドウ信号間に位置すること
を特徴とする特許請求の範囲第１項記載のデジタ
ル信号検出器。 ３ 前記比較手段は、前記総計カウント値が前記
第１のスレシホールド・カウント値より大となる
比較結果に基づいて該第１のスレシホールド・カ
ウント値より小さい第２のスレシホールド・カウ
ント値を発生する手段を備えたことを特徴とする
特許請求の範囲第１項記載のデジタル信号検出
器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/951,896 US4197502A (en) | 1978-10-16 | 1978-10-16 | Digital signal detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5553945A JPS5553945A (en) | 1980-04-19 |
| JPH0120823B2 true JPH0120823B2 (ja) | 1989-04-18 |
Family
ID=25492291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13277679A Granted JPS5553945A (en) | 1978-10-16 | 1979-10-15 | Digital signal detector |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4197502A (ja) |
| EP (1) | EP0010344B1 (ja) |
| JP (1) | JPS5553945A (ja) |
| CA (1) | CA1125393A (ja) |
| DE (1) | DE2962957D1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393458A (en) * | 1980-02-06 | 1983-07-12 | Sperry Corporation | Data recovery method and apparatus using variable window |
| JPS578211A (en) * | 1980-06-17 | 1982-01-16 | Japan Synthetic Rubber Co Ltd | Production of styrene/butadiene copolymer |
| DE3045806A1 (de) * | 1980-12-05 | 1982-07-08 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Empfaenger fuer ein digitales datenuebertragungssystem |
| US4440976A (en) * | 1981-06-17 | 1984-04-03 | Motorola, Inc. | Automatic selection of decryption key for multiple-key encryption systems |
| JPS581386A (ja) * | 1981-06-27 | 1983-01-06 | Victor Co Of Japan Ltd | デ−タ再生回路 |
| US4430742A (en) | 1981-11-20 | 1984-02-07 | Motorola, Inc. | Data muting method and apparatus for radio communications systems |
| US4455664A (en) * | 1981-12-07 | 1984-06-19 | Motorola Inc. | Carrier data operated squelch |
| US4577332A (en) * | 1983-03-14 | 1986-03-18 | General Electric Company | Digital decoding arrangement |
| DE3344264A1 (de) * | 1983-12-07 | 1985-06-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur messung von bitfehlerraten bei binaeren digitalsignalen |
| JPS60144044A (ja) * | 1984-01-04 | 1985-07-30 | Nec Corp | 反転間隔検出回路 |
| US4617678A (en) * | 1984-07-27 | 1986-10-14 | Allied Corporation | Apparatus for detecting and recovering binary data from an input signal |
| US4710945A (en) * | 1986-04-30 | 1987-12-01 | Motorola, Inc. | Signal selection by statistical comparison |
| US4710957A (en) * | 1986-04-30 | 1987-12-01 | Motorola, Inc. | Data detection by statistical analysis |
| US4882751A (en) * | 1986-10-31 | 1989-11-21 | Motorola, Inc. | Secure trunked communications system |
| DE3705499A1 (de) * | 1987-02-20 | 1988-09-01 | Siemens Ag | Ueberwachung der qualitaet einer digitalen uebertragungsstrecke |
| US4754467A (en) * | 1987-07-01 | 1988-06-28 | Motorola, Inc. | Digital signal detection with signal buffering and message insertion |
| US4864158A (en) * | 1988-01-28 | 1989-09-05 | Amtech Corporation | Rapid signal validity checking apparatus |
| US4857760A (en) * | 1988-02-10 | 1989-08-15 | Tektronix, Inc. | Bipolar glitch detector circuit |
| FI87026C (fi) * | 1989-12-01 | 1992-11-10 | Nokia Mobile Phones Ltd | Pao en digital faslaosningskrets baserad frekvensdetektor |
| FR2667750A1 (fr) * | 1990-10-05 | 1992-04-10 | Philips Electro Grand Public | Reseau cable et dispositif modulateur-demodulateur pour un tel reseau. |
| US5347542A (en) * | 1991-06-28 | 1994-09-13 | Motorola, Inc. | Demodulation selection for a communication signal |
| KR100220672B1 (ko) * | 1994-10-31 | 1999-09-15 | 전주범 | 병렬구조를 갖는 시간간격 측정기 |
| EP0840476B1 (en) * | 1996-10-31 | 2005-08-17 | Matsushita Electric Industrial Co., Ltd. | Encrypted communication system that limits the damage caused when a secret key has been leaked |
| EP0840477B1 (en) * | 1996-10-31 | 2012-07-18 | Panasonic Corporation | Secret key transfer method which is highly secure and can restrict the damage caused when the secret key is leaked or decoded |
| JP4362964B2 (ja) * | 2000-10-13 | 2009-11-11 | ソニー株式会社 | 情報処理装置および方法、並びに記録媒体 |
| US7352214B2 (en) * | 2004-10-06 | 2008-04-01 | Broadcom Corporation | System and method for clock detection with glitch rejection |
| US7424077B2 (en) * | 2005-04-13 | 2008-09-09 | Carnegie Mellon University | Jitter sensitive maximum-a-posteriori sequence detection |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3278759A (en) * | 1964-01-24 | 1966-10-11 | Automatic Elect Lab | Pulse signal detector employing a controlled discharging timing circuit to produce an output pulse after a predetermined number of input pulses |
| US3437937A (en) * | 1966-08-08 | 1969-04-08 | Wilcox Electric Co Inc | Digital squelch system |
| US3526841A (en) * | 1967-10-30 | 1970-09-01 | Itt | Detector for harmonically related signals |
| US3566280A (en) * | 1969-03-07 | 1971-02-23 | Martin Marietta Corp | Digital communications clock synchronizer for responding to pulses of predetermined width and further predictable pulses of sufficient energy level during particular interval |
| US3721905A (en) * | 1971-08-11 | 1973-03-20 | Itek Corp | Pulse train sorter |
| US3723890A (en) * | 1971-10-26 | 1973-03-27 | Collins Radio Co | Digital harmonic rejecting phase detector |
| US3927260A (en) * | 1974-05-07 | 1975-12-16 | Atlantic Res Corp | Signal identification system |
| US3939431A (en) * | 1974-11-25 | 1976-02-17 | Motorola, Inc. | Muting circuit for a radio receiver |
| JPS51140503A (en) * | 1975-05-30 | 1976-12-03 | Nippon Telegr & Teleph Corp <Ntt> | S/n discriminating circuit |
| US3995225A (en) * | 1975-11-13 | 1976-11-30 | Motorola, Inc. | Synchronous, non return to zero bit stream detector |
| US4080572A (en) * | 1976-11-24 | 1978-03-21 | Westinghouse Electric Corporation | Receiver and method for synchronizing and detecting coded waveforms |
-
1978
- 1978-10-16 US US05/951,896 patent/US4197502A/en not_active Expired - Lifetime
-
1979
- 1979-08-13 DE DE7979301641T patent/DE2962957D1/de not_active Expired
- 1979-08-13 EP EP79301641A patent/EP0010344B1/en not_active Expired
- 1979-08-16 CA CA333,861A patent/CA1125393A/en not_active Expired
- 1979-10-15 JP JP13277679A patent/JPS5553945A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0010344B1 (en) | 1982-05-26 |
| EP0010344A1 (en) | 1980-04-30 |
| JPS5553945A (en) | 1980-04-19 |
| DE2962957D1 (en) | 1982-07-15 |
| CA1125393A (en) | 1982-06-08 |
| US4197502A (en) | 1980-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0120823B2 (ja) | ||
| US5006851A (en) | Analog-to-digital converting system | |
| US4551846A (en) | FSK Demodulation circuit | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US4344175A (en) | Muting circuit | |
| US3723889A (en) | Phase and frequency comparator | |
| EP0789465B1 (en) | Method and apparatus for clock recovery | |
| JPH04264838A (ja) | リタイミング信号の選択方法、リタイミング信号の抽出方法及びリタイミング信号生成装置 | |
| GB1580060A (en) | Electrical circuit arrangements | |
| US4229824A (en) | Method and apparatus for synchronizing electrical signals | |
| US4061885A (en) | Digital tone decoder | |
| US4130724A (en) | Data receiver with synchronizing sequence detection circuit | |
| US3995225A (en) | Synchronous, non return to zero bit stream detector | |
| US4313107A (en) | Tone signal detectors | |
| US4079355A (en) | Method for the transmission of binary information by means of a frequency-modulated signal and a circuit for performing that method | |
| US5428826A (en) | High-speed scanning radio receiver | |
| US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
| US5850438A (en) | Transmission system with improved tone detection | |
| US7313211B2 (en) | Method and apparatus for phase detection | |
| JPH0630476B2 (ja) | ト−ン検出装置 | |
| JPS6354271B2 (ja) | ||
| JP3533147B2 (ja) | フェージング周波数検出方法および回路 | |
| US5850437A (en) | Transmission system with improved tone detection | |
| US4862404A (en) | Digital circuit for suppressing fast signal variations | |
| JP2954767B2 (ja) | パルスレーダにおける受信パルス検出装置 |