JPH01211084A

JPH01211084A - 画像処理装置

Info

Publication number: JPH01211084A
Application number: JP63034019A
Authority: JP
Inventors: Kazuaki Sakaguchi; 坂口　和明; Shoji Takahashi; 高橋　晶二
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-02-18
Filing date: 1988-02-18
Publication date: 1989-08-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕画像メモリを複数の領域（以下、セグメントと呼ぶ）に
分割し、あるセグメントから領域を指定して読み出した
画像データに対して処理を行った後、他のセグメントに
書き込む動作を専用のハードウェアによって高速かつ独
立に行う画像処理装置に係り、特にセグメントに対して
領域を指定した場合に該指定領域がセグメントからはみ
出した場合のデータ制御技術に関し、セグメントからはみ出して指定される画像データに対し
ては書き込みを行わせないようにすることにより、ユー
ザがセグメントと指定領域との関係を意識せずに画像処
理を行えるようにすることを目的とし、画像メモリ上の第１の画像セグメント領域に対して読み
出しアドレスを指定して画像データの読み出しを行う読
み出し制御手段と、前記読み出し動作とは独立して前記
画像メモリ上の第２の画像セグメント領域に対して書き
込みアドレスを指定して画像データの書き込みを行う書
き込み制御手段と、前記読み出し制御手段によって読み
出された画像データの領域が前記第１の画像セグメント
領域内にあるか否かを判定し、該領域外にあるときにそ
の画像データの参照を禁止するインバリッド信号を前記
書き込み制御手段に対して出力し書き込み制御を行う制
御手段とを有するように構成する。

また、画像メモリ上の第１の画像セグメント領域に対し
て読み出しアドレスを指定して各ライン毎に画像データ
の読み出しを行う読み出し制御手段と、前記読み出し動
作とは独立して前記画像メモリ上の第２の画像セグメン
ト領域に対して書き込みアドレスを指定して各ライン毎
に画像データの書き込みを行う書き込み制御手段と、前
記読み出し制御手段によって読み出された画像データの
領域が前記第１の画像セグメント領域内にあるか否かを
各ライン毎に判定し、該領域の境界にきたらラインの終
了又は処理の終了を示す区切り信号を前記書き込み制御
手段に対して出力し前記第１の画像セグメント領域内の
画像データのみを転送させる制御手段を有するように構
成する。

〔産業上の利用分野〕

本発明は、画像メモリを複数の領域（以下、セグメント
と呼ぶ）に分割し、あるセグメントから領域を１旨定し
て読み出した画像データに対して処理を行った後、他の
セグメントに書き込む動作を専用のハードウェアによっ
て高速かつ独立に行う画像処理装置に係り、特にセグメ
ントに対して領域を指定した場合に該指定領域がセグメ
ントからはみ出した場合のデータ制御技術に関する。

〔従来の技術〕

デジタル画像処理の分野では限られた画像メモリの資源
を有効に利用するために、扱う画像の大きさによって例
えばタイルと呼ばれるＩＭＢ（メガバイト）単位の領域
を縦横に複数個連結した領域（以下セグメントと呼ぶ）
に自由に分割して使っている。これにより、１つの装置
で例えばＭＳＳ画像のような大きな画像から、ＴＶ画面
程度の小さな画像まで、メモリを無駄にすることなく利
用することができる。

上記のようなセグメント単位の処理は、従来、ソフトウ
ェアによって行われていたが、最近、画像処理の速度を
向上させ高度な画像処理を実現するために、専用ハード
ウェアによって処理を行う画像処理装置が注目されてい
る。

このような画像処理装置は、画像メモリ上のあるセグメ
ントから領域を指定して画像データを読み出す読み出し
制御回路と、その画像データに対して様々な処理を行っ
て（行わない場合もある）得た画像データを、他のセグ
メントに書き込む動作を行う書き込み制御回路を有して
いる。これらの専用ハードウェアにより、画像の入出力
が高速に行われる。

〔発明が解決しようとする課題〕

今、上記の画像処理装置を用いて、第１０図のようにセ
グメント八に対してａに示すような矩形の領域を指定し
て画像データを読み出し、セグメン）Ｂ上にコピーする
場合を考える。

この場合、第１Ｏ図に示すように指定領域ａがセグメン
トＡからはみ出す場合、指定領域ａのうちセグメントＡ
内にある部分ａ白よ、正しい画像データとしてセグメン
トＢ上にコピーされるが、セグメン）Ａからはみ出す部
分ａ２についてもセグメントＢ上にコピーされてしまい
、その部分の画像データは何のデータであるかわからな
い（不定）ため、セグメンｌ−Ｂ上のａ２に相当する部
分にはおかしな画像データがコピーされてしまうという
問題点を有していた。

従来は、指定領域ａがセグメントＡがらはみ出してしま
った場合には、エラーが発生しそのような領域ａの指定
を許さないような処理を行っていた。しかし、このよう
な方式によると、ユーザが領域を指定する場合に、必ず
セグメン）Ａ内に入るように指定しなければならず、ユ
ーザに負担を強いることになるという問題点を有してい
た。

本発明は、セグメントからはみ出して指定される画像デ
ータに対しては書き込みを行わせないようにすることに
より、ユーザがセグメントと指定領域との関係を意識せ
ずに画像処理を行えるようにすることを目的とする。

〔課題を解決するための手段〕

第１図（ａ）は、本発明のブロック図である。読み出し
制御手段２は、画像メモリ１上の第１の画像セグメント
領域１０（第１図（ｂ）又は（Ｃ））に対して、読み出
しアドレスを指定して画像データ５の読み出しを行う。

書き込み制御手段３は、破線９で示される特には図示し
ない処理手段等によって処理された画像データ５を、画
像メモリ１上の第２の画像セグメント領域１１　（第１
図（ｂ）又は（Ｃ））に対して書き込みアドレス８を指
定して画像データの書き込みを行う。

制御手段４は、第１の発明として読み出し制御手段２に
よって読み出された画像データ５の領域が第１の画像セ
グメント領域１０内にあるか否かを判定し、第１図（ｂ
１１４に示すように該領域外になるときには、画像デー
タ５の参照を禁止するインバリッド信号６を書き込み制
御手段３に対して出力し書き込み制御を行う。

第２の発明として、読み出し制御手段２が第１図（０）
の矢印１５に示すように各ライン毎に読み出しアドレス
７を指定して画像データを読み出す場合、第１の画像セ
グメント領域１０の境界にきたら、制御手段４はライン
の終了（第１図（Ｃ）のＸ）又は処理の終了（第１図（
Ｃ）のＹ）を示す区切り信号６を書き込み制御手段３に
対して出力し、読み出し制御手段２は第１図（Ｃ）の１
３で示される第１の画像セグメント領域１０内の画像デ
ータ５のみを転送する。

〔作　　　用〕

第１の発明の場合、第１図（ｂ）に示すように、１２で
示される読み出し領域のうち、同図１４の領域の画像デ
ータ５が出力される場合、その部分の、　参照を禁止す
るインバリッド信号６が同時に出力されるため、書き込
み制御手段３（第１図（ａ））は、インバリッド信号６
に従ってこの領域１４の画像データ５を、第２の画像セ
グメント領域１１に書き込まないように制御することが
できる。これにより、第１の画像セグメント領域１０上
の本当に必要とする領域１３上の画像データ５のみが、
第２の画像セグメント領域１１上に書き込まれる。

第２の発明の場合、第１図（Ｃ）に示すように、１２で
示される領域に対して矢印１３に示すように画像データ
５の読み出しが行われ、第１の画像セグメント領域１０
の境界とぶつかる毎に、第１図（Ｃ）のＸに示すような
区切り信号６が制御手段４から出力され、読み出し制御
手段２は第１図（Ｃ）の１４で示す領域の画像データ５
は出力しない。これにより、書き込み制御手段３は、第
１図（Ｃ１に示すように区切り信号６としてＸが送られ
てくる毎に、次のライン１５に移って画像データ５の第
２の画像セグメント領域１１への書き込みを行えばよく
、これにより領域１４の画像データ５を第２の画像セグ
メント領域１１に書き込まないように制御することかで
きる。なお、第１図（Ｃ）の第１の画像セグメント領域
の右下の境界に達したら、第１図（Ｃ１のＹで示す処理
の終了を示す区切り信号６が出力される。これにより、
書き込み制御手段３は効率良く処理を終了できる。

〔実　　施　　例〕

以下、本発明の実施例につき詳細に説明を行う。

第２図は本発明による第１又は第２の実施例（後述する
）共通の全体構成図であり、画像処理装置としての機能
を有する。画像メモリ１６は、例えばＩＧＢ（ギガバイ
ト）程度の大容量を有するメモリで、後述するようにセ
グメント単位に分割して画像データを記憶している。

メモリ制御部１７は、本実施例の場合、画像メモリ１６
上の異なるセグメントに制御線群２３を介して独立して
読み出しアドレスと書き込みアドレスを発生可能であり
、これにより第１のセグメントから画像リードバス１９
上に画像データを読み出す動作と、画像ライトバス２１
上の画像データを第２のセグメントに書き込む動作を独
立して行うことができる。。

演算部１８は、画像リードバス１９上に読み出された画
像データに対して信号処理を行った後、画像ライトバス
２１上に出力する。なお、後述する画像データのコピー
動作の場合には、ここでは何も行わずに画像ライトバス
２１上に出力する。

画像リードバス制御信号線２０及び画像ライトバス制御
信号線２２は、後述するインバリッド信号、ラインエン
ド信号、およびデータエンド信号等を伝送する信号線群
である。

次に第３図は、第２図のメモリ制御部１７の読み出し制
御回路部分の第１の実施例の構成図である。

Ｘ方向セグメントサイズ用レジスタ２６には、ＭＰＵバ
ス３６を介して特には図示しないＭＰＬＩ（中央処理装
置）から、画像メモリ１６（第２図）内のセグメン）Ａ
（後述する）のＸ方向（横方向）の始点アドレスとセグ
メント幅がセットされる。

Ｘ方向指定領域用レジスタ２４には、同じくセグメント
Ａに関する読み出し時の指定領域ａ　（後述する）の始
点アドレス２とＸ方向の領域幅がセットされる。

Ｘアドレスカウンタ２５は、クロックＣＬＫに従ってカ
ウントアンプし、指定領域ａに対応するＸ方向のリード
側Ｘアドレス信号３７を順次発生し、制御線群２３から
画像メモリ１６（第２図）に供給する。

コンパレータ２７は、リード側Ｘアドレス信号３７がＸ
方向セグメントサイズ用レジスタ２６の多値から計算さ
れるセグメントＡのＸ方向の右端のアドレスと等しくな
った場合に、ハイアクティブの信号を出力し、アンド回
＠５６を介してＪＫフリップフロンプ（以下、ＪＫ−Ｆ
Ｆ）２８のＪ入力端子に入力させる。

一方、Ｘアドレスカウンタ２５は、指定領域９のＸ方向
の最大アドレスになったときに、リード側ラインエンド
信号（Ｘエンドアドレス信号）３８としてハイレベルの
論理「１」を出力し、この信号はＪＫ−ＦＦ２８のに入
力端子に入力すると共に、インバータ５７で反転された
後アンド回路５６に入力する。

ＪＫ−ＦＦ２８は、クロックＣＬＫに同期して動作し、
その正論理出力Ｑはオア回路３５を介して、リード側イ
ンバリッド信号４２として画像リードバス制御信号線２
０（第２図）に出力する。

なお、前記リード側ラインエンド信号３８も同信号線２
０に出力される。

次に、Ｙ方向セグメントサイズ用レジスタ３１Ｙ方向指
定領域用レジスタ２９、Ｙアドレスカウンタ３０．コン
パレータ３２、インバータ５９、アンド回路５７、及び
ＪＫ−ＦＦ３３は、セグメンＩ−Ａ、及び指定領域ａの
Ｙ方向（縦方向）に関し、前記２６．２４，２５．２７
．５７．５６及び２８と全（同じ機能を有する。ただし
、Ｙアドレスカウンタ３０は、Ｘアドレスカウンタ２５
からのリード側ラインエンド信号３８の立下りのタイミ
ングによってカウントア・ノブされ、その出力のリード
側Ｙアドレス信号３９は、コンパレータ３２に出力され
ると共に、制御線群２３から画像メモリ１６　（第２図
）に供給される。また、Ｙアドレスカウンタ３０からは
、指定領域ａのＹ方向の最大アドレスになったときに、
Ｙエンドアドレス信号４０がハイレベルの論理「１」に
され、アンド回路３４を介してリード側ラインエンド信
号３８に同期してリード側データエンド信号３４として
画像リードバス制御信号線２０（第２図）に出力され、
またこの信号４０はＪＫ−ＦＦ３３のに入力端子に人力
すると共に、インバータ５９を介してアンド、回路５８
に入力する。また、ＪＫ−ＦＦ３３の正論理出力Ｑは、
オア回路３５を介してリード側インバリッド信号４２と
して出力される。

次に、上記第１の実施例の動作について説明を行う。ま
ず、第８図に示すように画像メモリ１６（第２図）上の
セグメン）Ａ上の指定領域ａの番号Ｏ−０〜７−７で示
される画像データを、同じくセグメントａ上にコピーす
る動作を考える。なお、番号０−０〜７−７において、
例えば２−３の「２」はＹ方向のアドレスを示し、「３
」はＸ方向のアドレスを示すとする。なお、これは説明
のためのアドレスであり、実際のアドレスとは異なる。

今、第３図でＸ及びＹアドレスカウンタ２５及び３０の
初期値を共にＯとする。まず、クロックＣ，ＬＫの立下
りに同期してＸアドレスカウンタ２５が順次インクリメ
ントし、リード側Ｘアドレス信号３７を出力することに
より、画像リードバス１９（第２図）上には、第４図に
示すように番号０−０．０−１．０−２．　　・・・の
順に第８図の指定領域ａ上の画像データが読み出される
。そして、このデータは第２図の演算部１８を通過した
後、例えば第４図のように４クロック分程度遅れて、画
像ライトバス２１上に出力される。

そして、第２図のメモリ制御部１７内には、特には図示
しないが、第３図のＸアドレスカウンタ　　２５、Ｙア
ドレスカウンタ３０と同様の書き込み用のアドレスカウ
ンタがあり、これにより指定される書き込みアドレスに
従って、画像ライトバス２１から入力してくる画像デー
タを第８図のセグメントＢに書き込むことによりコピー
していく。

ここで、第３図のリード側アドレス信号３７が、第８図
のセグメンｌ−Ａの番号０−７の画像データを指定した
ときに、リード側ラインエンド信号３８が第４図のよう
にハイレベルの論理「１」になり、この信号の立下りの
タイミングにより、第３図のＹアドレスカウンタ３０が
インクリメントされる。これにより、リード側Ｙアドレ
ス信号３９がＯから１にインクリメントされ、また、Ｘ
アドレスカウンタ２５は自ら０にプリセットされる。

従って、番号０−７の画像データの次には、番号１−０
の画像データが読み出される。

上記リード側ラインエンド信号３８は、第２図の画像リ
ードバス制御信号線２０から演算部１８を介して、ライ
ト側ラインエンド信号３８′として画像ライトバス制御
信号線２２に第４図のように出力され、この信号によっ
て書き込み側のアドレスカウンタが上記と同様に制御さ
れることにより、書き込みアドレスが第８図のセグメン
トａ上で番号０−７から１−０に変化する。

上記動作が繰り返され、第８図のセグメンｌ−Ａの番号
７−０の画像データになったときに、Ｙアドレスカウン
タ３０の出力のＹエンドアドレス信号４０が第４図のよ
うにハイレベルの論理「１」になる。そして、そのライ
ンの最後の番号７−７の画像データが読み出されるとき
に、リード側ラインエンド信号３日もハイレベルになる
。これらにより、リード側データエンド信号４１がハイ
レベルになり、この信号が、前記と同様に第４図のよう
にライト側データエンド信号４１′として書き込み側に
送られ、処理を終了する。

なお、以上の動作において、ＪＫ−ＦＦ２８゜３３は共
にＪ入力がローレベルであるため、リード側インバリッ
ド信号４２はローレベルのままである。

次に、第９図に示すように、画像メモリ１６（第２図）
上のセグメンｔ−Ａ上の指定領域ａを指定した場合にお
いて、セグメントＡ内の領域ａｌとセグメン）Ａ外の領
域ａ２　（斜線部）とが存在する場合を考える。この場
合、以下に説明するようにａｌの領域のみがセグメント
Ｂ上にコピーされ、領域ａ２はコピーされないように動
作する。

まず、第４図の場合と同様に第５図（ａ）のように、番
号０−０．Ｏ−１，・・・という順で画像データが読み
出され、番号０−５の画像データになると、第９図に示
すようにセグメン）Ａの右端と一致するので、第３図の
コンパレータ２７の出力４３は第５図（ａ）のようにハ
イレベルになる。なお、Ｘアドレスカウンタ２５からの
リード側うインエフｔ’信号３Ｂはローレベルのため、
アンド回路５６はオンとなっている。アンド回路５６に
ついては第５図の説明後に後述する。これにより、ＪＫ
−ＦＦ２８の出力Ｑは、次の番号０−６のクロックＣＬ
Ｋの立下りのタイミングでハイレベルとなり、リード側
インバリッド信号４２が第５図（ａｌのようにハイレベ
ルとなる。

この信号は、第２図の画像リードバス制御信号線２０に
出力された後、演算部１８で遅延され、第５図（ａ）の
ようにライト側インバリッド信号４２′として画像ライ
トバス制御信号線２２に出力される。そして、メモリ制
御部１７内の特には図示しない書き込み制御部は、上記
ライト側インバリッド信号４２′がハイレベルとなるこ
とにより、ライトイネーブル信号（特には図示しない）
をインアクティブにして書き込み動作を禁止する。

上記動作により、第５図（ａｌのようにリード側（ライ
ト側）インバリッド信号４２　（４２’）がハイレベル
である番号０−６．０−７の画像データの出力期間は、
画像データの書き込みは行われない。従って、第９図の
セグメントＡからはみ出た領域ａ２における番号０−６
．Ｏ−７の画像データは、セグメントＢ上には書き込ま
れない。なお、番号０−６のタイミングでコンパレータ
２７の出力４３はローレベルに立下るが、ＪＫ−ＦＦ２
８の状態は変化せず、従ってリード側（ライト側）イン
バリッド信号４２（４２’）はハイレベルのままである
。

続いて、第９図の番号０−７の画像データが指定された
ときに、第３図のリード側ラインエンド信号３８がハイ
レベルになり、ＪＫ−ＦＦ２８のに入力がハイレベルと
なる。また、アンド回路５６の出力４３は、コンパレー
タ２７の出力がローレベルのため、ローレベルである。

これにより、ＪＫ−ＦＦ２Ｂの出力Ｑは、次の番号１−
０のクロックＣＬＫの立下りのタイミングでローレベル
となり、リード側インバリッド信号４２が第５図（ａｌ
のようにローレベルに立下る。なお、番号〇−７から　
番号１−０へのＸアドレスカウンタ２５Ｙアドレスカウ
ンタ３０の移行動作は、前記第４図の場合と同じである
。

上記動作により、ライト側インバリッド信号４２′も第
５図（ａ）のように番号１−０の先頭で立下るため、再
び第１１図のセグメントＢへの書き込みが可能となる。

以上の動作を繰り返することにより、第９図のセグメン
トＡからはみ出た領域ａ２の番号０−６゜０−７．１−
６．１−７．　　・・・、５−６．５−７の画像データ
は、セグメントＢへはコピーされない。

上記動作により、番号６−０に達すると、第９図に示す
ようにセグメンＩ−Ａの下端と一致するので、第３図の
コンパレータ３２の出力４４は第５図（ｂ）のようにハ
イレベルになる。なお、Ｙアドレスカウンタ３０からの
Ｙエンドアドレス信号４０はローレベルのため、アンド
回路５８はオンとなっている。これにより、ＪＫ−ＦＦ
３３の出力Ｑは、リード側ラインエンド信号３８が第５
図（ｂｌの番号７−０の先頭で立下るタイミングでハイ
レベルとなり、リード側インバリッド信号４２が第５図
（ｂ）の′ようにハイレベルとなる。なお、これに先立
って、ＪＫ−ＦＦ２８の出力Ｑが前記した動作に基づい
て、番号６−６の先頭から立上っている。

この信号は、前記と同様に第５図（ｂｌのようにライト
側インバリッド信号４２′として書き込み側に送られる
。

従って、第５図（ｂｌのようにリード側（ライト側）イ
ンバリッド信号４２（４２’）がハイレベルである番号
６−６．６−７．７−０．　　・・・７−７の画像デー
タの出力期間は、第９図のセグメントＢへの画像データ
の書き込みは行われない。この時、第５図（ｂ）の番号
７−０の画像データが指定されたときに、第３図のリー
ド側Ｙアドレス信号３９がインクリメントされるためコ
ンパレータ３２の出力４４は第５図（ｂ）のように立下
るが、これによってはＪＫ−ＦＦ３３の出力Ｑは変化せ
ず、従ってリード側（ライト側）インバリッド信号４２
（４２’）も変化しない。そして、前記第４図の場合と
同様に、第５図（ｂ）の番号７−７の画像データが指定
されたときに、リード側データエンド信号４１がハイレ
ベルとなる。また、アンド回路５８の出力４４は、コン
パレータ３２の出力がローレベルのため、ローレベルで
ある。これにより、ＪＫ−ＦＦ３３の出力Ｑは番号７−
７の終りにリード側ラインエンド信号３８が立下るタイ
ミングでローレベルに立下り、リード側（ライト側）イ
ンバリッド信号４２（４２’）が立下って全ての処理を
終了する。

以上示したように、第３図の第１の実施例によれば、第
９図のセグメントＡからはみ出たａ２の領域の画像デー
タは、第１図の画像リードバス１９から画像ライトバス
２１へ転送はされるが、リード側（ライト側）インバリ
ッド信号４２（４２’）がハイレベルになるため、第９
図のセグメントＢへのコピーは行われず、おかしなデー
タが書き込まれてしまうのを防ぐことができる。

なお、第９図とは異なり、セグメンｌ−Ａと指定領域ａ
の右端又は下端が丁度型なる場合には、コンパレータ２
７の出力とリード側ライトエンド信号３８、又はコンパ
レータ３２とＹエンドアドレス信号４０とが同時にハイ
レベルとなることがある。このような場合には、アンド
回路５６又は５８がオフとなることにより１．ｒｉ＜−
ＦＦｎａ又は３３の出力Ｑ、即ちリード側インバリッド
信号４２がハイレベルになってしまわないように動作す
る。

次に第６図は、第２図のメモリ制御部１７の読み出し制
御回路部分の第２の実施例の構成図である。

第３図の第１の実施例と番号が同じ部分は、同じ機能を
有する。第３図と異なる点は、以下の通りである。即ち
、第３図のＪＫ−ＦＦ２８．３３に相当するものがなく
、Ｘアドレスカウンタ２５からのＸエンドアドレス信号
４６（第３図３８に対応）とコンパレータ２７の出力５
１（第３図４３に対応）が、オア回路５３を介してリー
ド側ラインエンド信号４９（第３図３８に対応）として
出力され、コンパレータ２７の出力５１は、その立下り
のタイミングでＸアドレスカウンタ２５をプリセットし
直す。

また、リード側ラインエンド信号４９はその立下りのタ
イミングでＹアドレスカウンタ３０をカウントアンプす
る。

更に、Ｙアドレスカウンタ３０からのＹエンドアドレス
信号４８（第３図４０に対応）とコンパレータ３２の出
力５２（第３図４４に対応）が、オア回路５４を介して
アンド回路５５に入力し、アンド回路５５の他の入力に
はリード側ラインエンド信号４９が入力している。そし
てその出力が、リード側データエンド信号５０（第３図
４１に対応）として出力される。

そして、コンパレータ３２の出力５２は、その立下りの
タイミング７Ｙアドレスカウンタ３ｏをリセットする。

以上のように、第６図の第２の実施例においては、第３
図にあったインバリッド信号がなくなっている。

次に、上記第２の実施例の動作について説明を行う。

まず、第８図に示すように画像メモリ１６（第２図）上
のセグメントＡ上の指定領域ａの番号〇−７〜７−７で
示される画像データを、同じくセグメントＢ上にコピー
する動作を考える。

この場合は、第６図のコンパレータ２７．３２の出力は
常にローレベルとなるため、第３図の第１の実施例が第
８図の動作を行った場合と全く同じになり、従って第４
図で前記した動作を行う。

次に、第９図に示すように、画像メモリ１６（第２図）
上のセグメンｌ−Ａ上の指定領域ａを指定した場合にお
いて、セグメン）Ａ内に入る領域ａ１とはみ出す領域ａ
２とが存在する場合を考える。この場合、第１の実施例
と同様に、以下に説明するようにａｌの領域のみがセグ
メントＢ上にコピーされ、領域ａ２はコピーされないよ
うに動作する。ただし、第２の実施例においては上記制
御をラインエンド信号とデータエンド信号のみで行う点
が異なる。

まず、第４図の場合と同様に第７図（ａ）に示すように
、番号０−０．０−１．　　・・・という順位で画像デ
ータが読み出され、番号０−５の画像データになると、
第９図に示すようにセグメントＡの右端と一致するので
、第６図のコンパレータ２７の出力５１は第７図（ａｌ
のように）＼イラベルになる。

これにより、この出力５１の立下がりのタイミングで第
６図のＸアドレスカウンタ２５が０にプリセットされる
。また、同時にオア回路５３を介して出力されるリード
側ラインエンド信号４９が第７図（ａ）のようにハイレ
ベルになる。更に、この信号４９の立下がりのタイミン
グ、即ち番号０−５の部分の終わりで第６図のＹアドレ
スカウンタ３０がインクリメントされる。これにより、
リード側Ｙアドレス信号４７が０から１にインクリメン
トされる。従って、番号０−５の画像データの次には番
号１−０の画像データが読み出され、第９図のセグメン
）Ａからはみ出た領域ａ２上の番号０−６．０−７の画
像データは読み出されない。

上記リード側ラインエンド信号４９は、第２図の画像リ
ードバス制御信号線２０から演算部１８を介して、ライ
ト側ラインエンド信号４９′として画像ライトバス制御
信号線２２に第７図（ａ）のように出力され、この信号
によって書き込み側のアドレスカウンタが上記と同様に
制御されることにより、書き込みアドレスが第８図のセ
グメントＢ上で番号０−５から１−０に変化する。

なお、第６図のコンパレータ２７の出力５１は、リード
側Ｘアドレス信号４５がＯになることにより、第７図（
ａｌのように自ら立下がる。

以上の動作を繰り返すことにより、第９図のセグメン）
Ａからはみ出た領域ａ２の番号Ｏ−６゜０−７．１−６
．１−７．　　・・・、５−６．５−７の画像データは
、セグメントＢへはコピーされない。

上記動作により番号６−０に達すると、第９図に示すよ
うにセグメントへの下端と一致するので、第６図のコン
パレータ３２の出力５２は第７図色）のようにハイレベ
ルになる。更に、番号６−５に達すると、コンパレータ
２７の出力５１がノ１イレベルになることにより、リー
ド側ラインエンド信号４９がハイレベルになる。従って
、アンド回路５５がオンになり、番号ａ−５のタイミン
グでリード側データエンド信号５０が第７図（ｂ）のよ
うにハイレベルになる。

そして、同信号５０は第７図（ｂｌに示すように、ライ
ト側データエンド信号５０′として書き込み側に送られ
、書き込み側では同信号５０′に基づいて書き込み処理
を終了する。

従って、第９図のセグメントＡからはみ出た領域ａ２上
の番号６−６．６−７．７−０．−−−。

７−７の画像データは読み出されず、セグメントＢへの
書き込みも行われない。

以上示したように、第６図の第２の実施例によれば、第
９図のセグメントＡからはみ出たａ２の領域の全ての画
像データは、画像リードバス１９から画像ライトバス２
１へはいっさい出力されず、セグメントＢへのコピーも
行われない。従って、おかしなデータが書き込まれてし
まうのを防ぐことができる。

（発明の効果〕本発明によれば、画像セグメント領域外の画像データが
出力される時には、同時にインバリッド信号をアクティ
ブにすることにより、不定なデータが参照されてしまう
のを防ぐことができる。

また、上記とは異なり、画像セグメント領域外の画像デ
ータは、いっさい出力しないようにすることで、上記と
同様の効果を得ることができ、特にこの場合、不定デー
タによるバスの占有を防ぐことができる。

これらにより、ユーザは画像セグメントの大きさを意識
することなく画像処理領域を指定することができ、万一
指定された領域がセグメントの領域外であっても不定な
データが参照され、画像メモリに書き込まれてしまうの
を防ぐことができる。

以上の効果により、処理効率の高い画像処理装置の提供
が可能となる。

【図面の簡単な説明】

第１図（ａ）は、第１及び第２の発明のブロック図、第
１図（ｂ）は、第１の発明の説明図、第１図（Ｃ）は、
第２の発明の説明図、第２図は、本発明の第１又は第２
の実施例の全体構成図、第３図は、本発明の第１の実施例の構成図、第４図は、
第１又は第２の実施例の第１の状態における動作タイミ
ングチャートを示した図、第５図（ａ）、　（ｂ）は、
第１の実施例の第２の状態における動作タイミングチャ
ートを示した図、第６図は、本発明の第２の実施例の構
成図、第７図（ａ）、　（ｂ）は、第２の実施例の第２
の状態における動作タイミングチャートを示した図、第
８図は、第１の状態の説明図、第９図は、第２の状態の説明図、第１０図は、従来例の問題点の説明図である。ｌ・・・画像メモリ、２・・・読み出し制御手段、３・・・書き込み制御手段、４・・・制御手段、５・・・画像データ、６・・・インバリッド信号、区切り信号、７・・・読み
出しアドレス、８・・・書き込みアドレス、ＩＯ・・・第１の画像セグメント領域、１１・・・第２
の画像セグメント領域。特許出願人　　　富士通株式会社第１及び゛第２のポＩハの７０ツク図本発明のＦ理既月図第１図嬉１の発明の既■図（ｂ）名２の発明の既■図（Ｃ）

Claims

【特許請求の範囲】１）画像メモリ（１）上の第１の画像セグメント領域（
１０）に対して読み出しアドレス（７）を指定して画像
データ（５）の読み出しを行う読み出し制御手段（２）
と、前記画像メモリ（１）上の第２の画像セグメント領域（
１１）に対して書込みアドレス（８）を指定して画像デ
ータ（５）の書き込みを行う書き込み制御手段（３）と
、前記読み出し制御手段（２）によって読み出された画像
データ（５）の領域が前記第１の画像セグメント領域（
１０）内にあるか否かを判定し、該領域外にあるときに
（１４）その画像データ（５）の参照を禁止するインバ
リッド信号（６）を前記書き込み制御手段（３）に対し
て出力し書き込み制御を行う制御手段（４）とを有する
ことを特徴とする画像処理装置。２）画像メモリ（１）上の第１の画像セグメント領域（
１０）に対して読み出しアドレス（７）を指定して各ラ
イン（１５）毎に画像データ（５）の読み出しを行う読
み出し制御手段（２）と、前記画像メモリ（１）上の第
２の画像セグメント領域（１１）に対して書き込みアド
レス（８）を指定して各ライン（１５）毎に画像データ
（５）の書き込みを行う書き込み制御手段（３）と、前
記読み出し制御手段（２）によって読み出された画像デ
ータ（５）の領域が前記第１の画像セグメント領域（１
０）内にあるか否かを各ライン毎に判定し、該領域の境
界にきたらラインの終了又は処理の終了を示す区切り信
号（６）を前記書き込み制御手段（３）に対して出力し
前記第１の画像セグメント領域（１０）内の画像データ
（５）のみを転送させる制御手段（４）を有することを
特徴とする画像処理装置。