JPH01215161A - フレーム送信方法 - Google Patents

フレーム送信方法

Info

Publication number
JPH01215161A
JPH01215161A JP63040171A JP4017188A JPH01215161A JP H01215161 A JPH01215161 A JP H01215161A JP 63040171 A JP63040171 A JP 63040171A JP 4017188 A JP4017188 A JP 4017188A JP H01215161 A JPH01215161 A JP H01215161A
Authority
JP
Japan
Prior art keywords
frame
control device
communication control
transmission
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63040171A
Other languages
English (en)
Other versions
JP2745521B2 (ja
Inventor
Masao Kunimoto
国本　雅夫
Kenji Kawakita
謙二 川北
Kenichi Kimura
健一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4017188A priority Critical patent/JP2745521B2/ja
Priority to US07/313,601 priority patent/US5175818A/en
Publication of JPH01215161A publication Critical patent/JPH01215161A/ja
Application granted granted Critical
Publication of JP2745521B2 publication Critical patent/JP2745521B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は通信制御装置におけるフレーム送信方式−に関
し、特に、情報フィールドを有するフレームを通信制御
装置が自律的に生成する際に好適なフレーム送信方式に
関する。
〔従来の技術〕
通信制御装置が送信するフレームには。
（１）上位プロセッサが通信制御装置外部のメモリ上に
情報フィールド部を作成し、その後、上位プロセッサか
らのフレーム送信要求により送信するフレーム （２）通信制御装置が自律的に全フィールドを生成し、
送信するフレーム の二種類があり、本発明は、上記（２）に示したフレー
ムの送信方式に関するものである。
従来の通信制御装置において、上位プロセッサが情報フ
ィールド部を作成する上記（１）のフレームの送生は、
例えば、電子情報通信学会技術研究報告５Ｅ８７−９９
ｒＸ、２５　ＬＡＰＢ処理用ＬＳＩの開発」に記載され
ている如く、送信するフレームのヘッダ部（アドレスフ
ィールドと制御フィールド）を送信ＦＩＦＯ（先入れ先
出し方式蓄積部）に積込み、更にＤＭＡ転送を起動する
ことによって行っている。
一方、通信制御装置が全フィールドを生成し送信する上
記（２）のフレームは、そのほとんどが情報フィールド
を持たず、また、情報フィールドがあっても、そのデー
タ長が数バイト程度であるため、その送信は、以下に示
す如き方式で行われている。
（ｉ）上記（１）のフレームの送信手順において、ＤＭ
Ａ転送の起動を省略した方式であり、通信制御装置内の
マイクロプロセッサ（μＣＰＵ）が、生成したフレーム
をすべて送信ＦＩＦＯに格納した後、回線制御部に対し
、−括してフレームの送信起動を行う方式 （ｉｔ）通信制御装置内に送信用ＦＩＦＯを持たない場
合の方式であり１通信制御装置内のμｃｐＵが、生成し
たフレームを１バイトあるいはそれ以上の単位データ毎
に１回線制御部に対して逐次転送する方式 （■）上記（ｉｉ）において、μＣＰＵが、生成したフ
レームのデータを逐次転送する替りに、転送を行う専用
のハードウェアを設ける方式〔発明が解決しようとする
課題〕 然るに、上位プロセッサの負荷を軽減すべく。
従来の上位プロセッサの機能であった情報フィールドの
生成処理の一部を通信制御装置内で行い。
情報フィールドを有するフレームを自律的に生成して送
信するように通信制御装置を高機能化しようとした場合
、上述の如き従来のフレーム送信方式には、以下に述べ
る問題があった。
すなわち、上記従来方式（ｉ）は、情報フィールドがな
い短いフレームを通信制御装置が生成し、送信する場合
に適している。しかしながら、この方式で、情報フィー
ルドを有する長いフレームを生成し送信しようとすると
、送信可能なフレームの最大炎が送信ＦＩＦＯの段数に
よって制限され送信ＦＩＦＯの段数以上の長いフレーム
は送信できない。また、送信可能なフレームの最大炎を
大きくするために、送信ＦＩＦＯの段数を増加させると
、通信制御装置内のハードウェア量が増大してしまうと
いう問題がある。
上記従来方式（…）は、μＣＰＵがフレームデータを転
送するため、処理負荷が増大する。また、μＣＰＵが割
込み処理等の他の優先度の高い処理を連続して実行して
いた場合、送信すべきデータの転送が遅れ、送信アンダ
ーランが発生し易いという問題がある。
また、上記従来方式（ｎｉ）は、通信制御装置内に必要
なハードウェア量が増大してしまうという問題がある。
特に、通信制御装置の小型化を図るため、通信制御装置
全体を同一の半導体基板上に携成（１チツプ化）する際
には、ハードウェア量の増大はできるだけ抑えることが
望ましい。
本発明は上記事情に鑑みてなされたもので、その目的は
１通信制御装置に必要なハードウェア量やμＣＰＵの処
理負荷を大幅に増大させることなしに、情報フィールド
を有する長いフレームを通信制御装置が自律的に生成し
て送信するに好適なフレーム送信方式を提供することに
ある。
〔課題を解決するための手段〕
本発明の上記目的は、通信回線を介して相手システムと
接続された通信制御装置と、該通信制御装置をコントロ
ールする上位プロセッサと、該上位プロセッサと前記通
信制御装置とが送受信データの受け渡しを行うための共
有記憶装置とを有する通信システムにおいて、前記通信
制御装置が、送／受信各々専用のバスで互いに接続され
たＤＭＡコントローラと回線制御部とを有し、前記通信
制御装置が自律的に生成して送信する情報フレームを前
記共有記憶装置上に格納した後、前記ＤＭＡコントロー
ラが該情報フレームを読出し、前記送信専用のバスを介
して前記回線制御部にＤＭＡ転送することにより、前記
相手システムに対して送信するようにしたことを特徴と
するフレーム送信方式によって達成される。
〔作用〕
本発明に係わるフレーム送信方式においては、通信制御
装置が自律的に生成して送信するフレームのうち、情報
フィールドを有するフレームを、−旦、上記通信制御装
置外の上位プロセッサと前記通信制御装置とが共有する
記憶装置上に格納するようにしているため、そのフレー
ムの最大長が通信制御装置内部のハードウェアの容量に
よって制限されることはない。従って、通信制御装置は
上記共有記憶装置の最大容量までの長さのフレームを自
律的に生成し送信することが可能である。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
。
第２図は、通信プロトコルに従いフレームの送受信を行
うシステムの全体構成図を示すものである。図において
、１は通信制御装置、２はバス４を介して上記通信制御
装置１をコン１−ロールする上位プロセッサ、３は同じ
くバス４を介して、上記上位プロセッサ２と前記通信制
御装置１との間でデータの受け渡しを行うメモリを示し
ている。
通信制御装置１は、回線制御部１４２通信通信制御装置
外制御を行うμＣＰＵＩＩ、該μＣＰＵＩＩが実行する
一連の命令セットを格納するＲＯＭ１２゜該μＣＰＵＩ
Ｉが送信フレームを生成する際等にワークエリアとして
使用するＲＡＭ１３．送信フレームデータを一時的に格
納する送信ＰＩＦＯ１７，受信フレームデータを一時的
に格納する受信ＦＩＦｏ１８．上位プロセッサ２と通信
制御装置１との間で情報のやりとりを行うインタフェー
ス部１５．前記メモリ３と送信ＦＩＦＯ１７，受信ＦＩ
Ｆ○１８および内部パス１０２との間でデータの転送を
行うＤＭＡコン１ヘローラ（以下、ｒＤＭＡｃＪという
）１６゜および内部バス１０２〜１０７から構成されて
いる。
上記通信制御装置１の内部構成においては、ＤＭＡＣ１
６と回線制御部１４との間に、送受信専用に各１本ずつ
のバスを設けたこと、また、μＣＰＵ１１とＲＯＭ１２
を内部バス１０７で接続したこと、および、μＣＰＵ１
１とＲＯＭ１２．送信ＦＩＦＯ１７゜受信ＦＩＦＯ１８
を内部バス１０２で接続したことが特徴となっている。
回線制御部１４は、（送信回線１００ａ、受信回線１０
０ｂ）により　図示されていない相手システムと接続さ
れ、第３図に示すフレームの送受信を行う。第３図にお
いて、フレーム開始フラグＦとフレームチエツクシーケ
ンスＦＣ８およびフレーム終了フラグＦは、回線制御部
１４が、フレーム送信時に自動的に生成し、付加するも
のである。
前記メモリ３上には、上位プロセッサ２が通信制御装置
１に対してデータの送信を要求する際に予め送信すべき
データを格納しておくべき送信バッファ３１と、通信制
御装置１が生成した送信フレームのデータを一時的に格
納するワークエリア３２を備えている。
以上の如く構成することにより、本実施例における通信
制御装置は、以下に述べる特徴を持つ。
（１）回線制御部１４とＤＭＡＣ１６の間に送信ＦＩＦ
０１７および受信ＦＩＦ○１８を設け、μＣＰＵ１１の
バス１０２と送受信データのフローを分離した。これに
より、たとえ、フレームの送／受信中であっても、μＣ
ＰＵ１１はバス待ちを起こすことがなく、通信制御装置
の高速化が可能となる。また、送／受信ＦＩＦＯを設け
ることにより、ショートフレーム連続受信時の瞬間的な
負荷のピークを低減し、オーバ−ラン、アンダーランエ
ラーの発生を防止することができる。
（２）μＣＰＵＩＩとＲＯＭ１２とを結ぶ命令フェッチ
専用のバス１０７を設け、μＣＰＵＩＩが内部バス１０
２をアクセスしていても、同時に次命令をＲＯＭ１２か
ら読出せるよう−にして、μＣＰＵ１ｌの命令実行速度
を高速化し、通信制御処理の高速化が可能となる。
前述の構成に基づいて、本実施例のフレーム送信方式に
ついて説明する まず、上位プロセッサ２から通信制御装置１に対して、
データ（情報フレーム）の送信要求があった場合のフレ
ーム送信方式について説明する。
第４図は、上位プロセッサ２からの指示により通信制御
装置１が情報フレームを生成し送信する際の手順を示す
フローチャートである。上位プロセッサ２は、メモリ３
上の送信バッファ３１に送信すべきデータを格納した後
、バス４とインタフェース部１５を介して、通信制御装
置１に対し、送信バッファ３１内のデータの送信要求を
通知する。通信制御装置１内のμＣＰＵＩＩは、内部バ
ス１０２を介して、このデータ送信要求を受取ると、Ｒ
ＡＭ１３をワークエリアとして、送信すべき情報フレー
ムのアドレスフィールドと制御フィールドを生成し、内
部バス１０２を経由して送信ＰＩＦＯ１７にこれらのフ
ィールドを格納する（ステップ１１１）。次に、内部バ
ス１０２を介して、ＤＭＡＣ１６に、送信バッファ３１
の先頭アドレスおよび転送バイト数等のパラメータを設
定しくステップ１１２）、ＤＭＡＣ１６に対して送信バ
ッファ３１から送信ＦＩＦＯ１７へのデータの転送動作
を起動する（ステップ１１３）。
最後に回線制御部１４に対して、内部バス１０２を介し
て送信起動を行う（ステップ１１４）。
送信ＰＩＦＯ１７は、ＦＩＦＯ内のデータのビット幅を
ｎビットとすると、ｎ＋２ビット幅で構成されている。
データ以外の２ビツトのうち、１ビツトは、そのデータ
がそのデータがフレーム最終データであることを示すビ
ット（以下、「ファイナルビット」という）であり、回
線制御部１４は、上記ファイナルビットが１″′のデー
タを受取ると、第２図に示す如く、そのデータに引続い
てＦＣＳおよびフレーム終了フラグを送信し、送信動作
を完了する。
また、残りの１ビツトは、ＤＭＡＣ１６においてエラー
が発生したことを示すビット（以下、「アボートビット
」という）であり、回線制御部１４は、上記アボートビ
ットが１１１”のデータを受取ると、送信中のデータに
引続いて、少なくとも７個以上のパ１′″を連続して送
信し、送信中のフレームを無効フレームにして、送信動
作を停止する。
前記μＣＰ　ＵｌｌのＤＭＡＣ１６に対する起動命令は
、ファイナル起動とノットファイナル起動の二種類存在
する。ＤＭＡＣ１６はμＣＰＵＩＩからの起動命令がフ
ァイナル起動であれば、データ転送動作の最終データの
みのファイナルビットを１”に設定して、そのデータを
送信ＰＩＦＯ１７に格納する。また、μＣＰＵＩＩから
の起動命令がノットファイナル起動であれば、送信ＰＩ
ＦＯ１７に格納するデータのファイナルビットは常に（
Ｊ　Ｏ＃＃とする。
μＣＰＵＩＩは、送信フレームの情報フィールドが一つ
の送信バッファから構成されているときには、ＤＭＡＣ
１６を起動する際に、ファイナル起動する。また、二つ
以上の送信バッファの内容を一つのフレームとして送信
する際には、そのフレームの最終バッファ以外のバッフ
ァに対しては、ノットファイナル起動し、フレーム最終
のバッファに対してのみファイナル起動する。
このようにすることにより、μＣＰＵＩＩを介さずに、
どのデータがフレーム最後のデータであるかを、Ｄ　Ｍ
　Ａ　Ｃ１６から回線制御部１４に対して通知すること
ができる６ 次に１本実施例において通信制御装置が自律的に行うフ
レーム送信方式について説明する。
第１図（ａ）は、情報フィールドを有するフレームを、
通信制御装置１が自律的に生成し送信する際の第一の手
順を示すフローチャートである。
μＣＰＵＩＩは前記メモリ３上に設けられたワークエリ
ア３２上に、送信するフレームの情報フィールドを生成
する（ステップ２０１）。このとき、ＲＡＭ１３上に情
報フィールドを予め生成した後。
ＤＭＡＣ１６を用い、内部バス１０２およびバス４を介
して生成した情報フィールドをワークエリア３２に転送
しても良い。次に、ＲＡＭ１３をワークエリアとして、
送信すべき情報フレームのアドレスフィールドと制御フ
ィールドを作成し、内部バス１０２　を経由して、送信
ＦＩＦＯ１７にこれらのフィールドを格納する（ステッ
プ２０２）。次に、内部バス１０２を介してＤＭＡＣ１
６に、ワークエリア３２の先頭アドレスおよび転送バイ
ト数等のパラメータを設定しくステップ２０３）、ＤＭ
ＡＣ１６に対して、ワークエリア３２から送信ＦＩＦＯ
１７へのデータの転送動作を起動する（ステップ２０４
）。このデータ転送により、送信ＰＩＦＯ１７内に、送
信すべき情報フレームが格納される。最後に、ステップ
２０５で、回線制御部１４に対して、内部バス１０２を
介して送信起動を行う。
以上水した如く、本実施例においては、ワークエリア３
２に、送信するフレームの情報フィールドを作成した後
の手順は、第４図に示した上位プロセッサ２からのデー
タ送信要求処理の手順と、はぼ同一である。
上記実施例によれば、通信制御装置１に必要なハードウ
ェア量や、μＣＰＵＩＩの処理負荷を増大させることな
く、任意の長さのフレームを自律的に生成して送信する
ことが可能になるという効果が得られる。
上記実施例においては、送信するフレームのアドレスフ
ィールドおよび制御フィールドを、送信ＦＩＦＯ１７に
格納する方式を示したが、以下に示ス如く、送信するフ
レームのアドレスフィールドおよび制御フィールドを、
送信ＰＩＦＯ１７に格納せず、ワークエリア３２上に生
成する方式も可能である。以下、これを説明する。
第１図（ｂ）は、情報フィールドを有するフレームを１
通信制御装置１が自律的に生成し送信する際の第二の手
順を示すフローチャートである。
μＣＰＵＩＩは前記メモリ３上に設けられたワークエリ
ア３２上に、送信するフレームのアドレスフィールド、
制御フィールドおよび情報フィールドを生成する（ステ
ップ３０１）。このとき、ＲＡＭ１３上にアドレスフィ
ールド、制御フィールドおよび情報フィールドを予め生
成した後、ＤＭＡＣ１６を用い、内部バス１０２および
バス４を介して生成した情報フィールドをワークエリア
３２に転送しても良いのは、前述の場合と同様である。
次に、内部バス１０２を介してＤＭＡＣ１６に、ワーク
エリア３２の先頭アドレスおよび転送バイト数等のパラ
メータを設定しくステップ３０２）、ＤＭＡＣ１６に対
してワークエリア３２から送ＩＦＩＦＯ１７へのデータ
の転送動作を起動する（ステップ３０３）。最後に、回
線制御部１４に対して、内部バス１０２を介して送信起
動を行う（ステップ３０４）。
本実施例によっても、通信制御装置１に必要なハードウ
ェア量や、μＣＰＵＩＩの処理負荷を増大させることな
く、任意の長さのフレームを自律的に生成して送信する
ことが可能になるという効果が得られる。
上記各実施例においては、μＣＰ　Ｕｌｌからの指示よ
り、回線制御部１４が送信を開始する仕様としたが、回
線制御部１４が、送信ＦＩＦＯ１７内にデータが格納さ
れていることを検出して自動的にフレーム送信を開始す
る仕様にすれば、第４図および第１図（ａ）、（ｂ）に
示したフローチャートにおいて、回線制御部１４を起動
する処理は不要となる。
なお、上記実施例においては、情報フィールドを有する
フレームを、通信制御装置１が自律的に生成して送信す
る例を示したが、情報フィールドがなく、アドレスフィ
ールドと制御フィールドのみのフレームに対しても、本
発明を適用することが可能である。更に、通信制御装置
１が、自律的にフレームを生成し送信するのではなく、
上位プロセッサ２からの指示により、通信制御装置１が
フレームの全フィールドを生成して送信する場合におい
ても、本発明を適用することが可能であることは明らか
である。
また、本発明は、通信制御装置１を同一の半導体基板上
に構成する場合の如く、通信制御装置１のハードウェア
量の制約が大きい場合に、特に有効である。
〔発明の効果〕
以上、詳細に述べた如く、本発明によれば１通信−制御
装置内に、送／受信各々専用のパスで互いに結合された
ＤＭＡＣと回線制御部とを設け、通信制御装置が自律的
に生成して送信する情報フレームを一旦、上位プロセッ
サとの共有記憶装置上に格納した後、これを上記ＤＭＡ
″Ｃにより読出し、送信専用のパスを介してＤＭＡ転送
することにより、回線制御部に送出し、相手システムに
対して送信するようにしたので、通信制御装置に必要な
ハードウェア量や、μＣＰＵの処理負荷を増大させるこ
となしに、情報フィールドを有する長いフレームを送信
することができる。
【図面の簡単な説明】
第１図（ａ）（ｂ）は本発明の一実施例を示すフレーム
送信動作のフローチャート、第２図は通信プロトコルに
従いフレームの送受信を行うシステムの全体構成図、第
３図はフレームフォーマットを示す図、第４図は上位プ
ロセッサからの指示により通信制御装置が情報フレーム
を生成し送信する動作のフローチャートである。 １：通信制御装置、２：上位プロセッサ、３：メー１１
−リ４：バス、１１：　μｃＰＵ、１２：　ＲＯＭ、１
３：　ＲＡＭ、１４：回線制御部、１５：インタフェー
ス部、１６：ＤＭＡＣ，１７：送信ＦＩＦＯ１１８：受
信ＦＩＦＯ１３１：送信バッファ、３２：ワークエリア
、１００ａ　、１００ｂ　：回線、１０２〜１０７　：
内部パス。 特許出願人　株式会社　日立製作所 筒　　　１　　　図（＆） 第　　　１　　図（ｂ） 第　　　２　　　図 第　　　３　　　図 ＦＣ８：７レーメチェ、クン−ケンス のデータ

Claims (1)

  1. 【特許請求の範囲】 １、通信回線を介して相手システムと接続された通信制
    御装置と、該通信制御装置をコントロールする上位プロ
    セッサと、該上位プロセッサと前記通信制御装置とが送
    受信データの受け渡しを行うための共有記憶装置とを有
    する通信システムにおいて、前記通信制御装置が、送／
    受信各々専用のパスで互いに接続されたダイレクトメモ
    リアクセス（ＤＭＡ）コントローラと回線制御部とを有
    し、前記通信制御装置が自律的に生成して送信する情報
    フレームを前記共有記憶装置上に格納した後、前記ＤＭ
    Ａコントローラが該情報フレームを読出し、前記送信専
    用のパスを介して前記回線制御部にＤＭＡ転送すること
    により、前記相手システムに対して送信するようにした
    ことを特徴とするフレーム送信方式。 ２、前記通信制御装置が、前記ＤＭＡコントローラと回
    線制御部との間の送信専用のパスに先入れ先出し方式の
    蓄積部を備え、前記通信制御装置が前記送信情報フレー
    ム中の情報フィールドを前記共有記憶装置上に、アドレ
    スフィールドと制御フィールドを前記送信用先入れ先出
    し方式の蓄積部に格納した後、前記ＤＭＡコントローラ
    が動作し、前記記憶装置上の情報フィールドを前記先入
    れ先出し方式の蓄積部にＤＭＡ転送することを特徴とす
    る特許請求の範囲第１項記載のフレーム送信方式。 ３、前記通信制御装置が前記送信情報フレーム中のアド
    レスフィールド、制御フィールドおよび情報フィールド
    を前記共有記憶装置上に格納した後、前記ＤＭＡコント
    ローラが、該共用記憶装置上の情報フレームを前記先入
    れ先出し方式の蓄積部にＤＭＡ転送することを特徴とす
    る特許請求の範囲第２項記載のフレーム送信方式。
JP4017188A 1988-02-23 1988-02-23 フレーム送信方法 Expired - Fee Related JP2745521B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4017188A JP2745521B2 (ja) 1988-02-23 1988-02-23 フレーム送信方法
US07/313,601 US5175818A (en) 1988-02-23 1989-02-21 Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4017188A JP2745521B2 (ja) 1988-02-23 1988-02-23 フレーム送信方法

Publications (2)

Publication Number Publication Date
JPH01215161A true JPH01215161A (ja) 1989-08-29
JP2745521B2 JP2745521B2 (ja) 1998-04-28

Family

ID=12573320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4017188A Expired - Fee Related JP2745521B2 (ja) 1988-02-23 1988-02-23 フレーム送信方法

Country Status (2)

Country Link
US (1) US5175818A (ja)
JP (1) JP2745521B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018895A1 (ja) * 2004-08-20 2006-02-23 Fujitsu Limited 通信装置、通信システムおよび通信方法
WO2012131806A1 (en) * 2011-03-28 2012-10-04 Nec Corporation Retransmission control system and retransmission control method

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734465B2 (ja) * 1991-04-10 1998-03-30 三菱電機株式会社 ネットワーク用入出力装置
JPH04329415A (ja) * 1991-04-30 1992-11-18 Fujitsu Ltd カード型入出力インタフェース装置及びシステム
US5313582A (en) * 1991-04-30 1994-05-17 Standard Microsystems Corporation Method and apparatus for buffering data within stations of a communication network
US5283883A (en) * 1991-10-17 1994-02-01 Sun Microsystems, Inc. Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus
US5802287A (en) * 1993-10-20 1998-09-01 Lsi Logic Corporation Single chip universal protocol multi-function ATM network interface
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
US5371757A (en) * 1993-10-22 1994-12-06 The United States Of America As Represented By The Secretary Of The Air Force Integrated semiconductor laser oscillator and off-axis amplifier
US5664223A (en) * 1994-04-05 1997-09-02 International Business Machines Corporation System for independently transferring data using two independently controlled DMA engines coupled between a FIFO buffer and two separate buses respectively
US5448558A (en) * 1994-04-05 1995-09-05 International Business Machines Corporation Method and apparatus for managing packet FIFOS
US5602537A (en) * 1994-05-13 1997-02-11 Zilog, Inc. Technique for eliminating data transmit memory underruns
US5608889A (en) * 1994-08-17 1997-03-04 Ceridian Corporation DNA controller with wrap-around buffer mode
US5878217A (en) * 1994-11-21 1999-03-02 Cirrus Logic, Inc. Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available
FR2737592B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Circuit hdlc a bus interne partage
US6373846B1 (en) 1996-03-07 2002-04-16 Lsi Logic Corporation Single chip networking device with enhanced memory access co-processor
US5841772A (en) * 1996-03-07 1998-11-24 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5920561A (en) * 1996-03-07 1999-07-06 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5982749A (en) * 1996-03-07 1999-11-09 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5898889A (en) * 1996-04-30 1999-04-27 3Com Corporation Qualified burst cache for transfer of data between disparate clock domains
US6477584B1 (en) 1997-03-21 2002-11-05 Lsi Logic Corporation Message FIFO empty early warning method
US5950014A (en) * 1997-03-21 1999-09-07 Lsi Logic Corporation Methodology for pull model invocation
KR20000018716A (ko) * 1998-09-04 2000-04-06 윤종용 무선 데이터 통신 처리 장치의 속도 적응 처리부와 보드메신저 처리부 사이의 인터페이스 방법
ITTO20010838A1 (it) * 2001-08-30 2003-03-02 Telecom Italia Lab Spa Metodo per trasferire dati in un circuito elettronico, circuito elettronico e dispositivo relativo.
US7242682B1 (en) 2002-10-09 2007-07-10 Storage Technology Corporation Hardware frame modifier apparatus and method for storage virtualization
US8190722B2 (en) * 2003-06-30 2012-05-29 Randy Oyadomari Synchronization of timestamps to compensate for communication latency between devices
CN100394415C (zh) * 2003-06-30 2008-06-11 菲尼萨公司 用于捕捉感兴趣的网络数据的协议分析器系统和方法
US20050066045A1 (en) * 2003-09-03 2005-03-24 Johnson Neil James Integrated network interface supporting multiple data transfer protocols
US20050278708A1 (en) * 2004-06-15 2005-12-15 Dong Zhao Event management framework for network management application development
US20050278361A1 (en) * 2004-06-15 2005-12-15 Brunell Edward G View definition language for network management application development
US20060070082A1 (en) * 2004-06-15 2006-03-30 Manjula Sridhar Managed object framework for network management application development
US7555743B2 (en) * 2004-06-15 2009-06-30 Alcatel-Lucent Usa Inc. SNMP agent code generation and SNMP agent framework for network management application development
US20050278709A1 (en) * 2004-06-15 2005-12-15 Manjula Sridhar Resource definition language for network management application development
US20060036721A1 (en) * 2004-06-15 2006-02-16 Dong Zhao Run-time tool for network management application
US20050278693A1 (en) * 2004-06-15 2005-12-15 Brunell Edward G Distribution adaptor for network management application development
US20060004856A1 (en) * 2004-06-15 2006-01-05 Xiangyang Shen Data management and persistence frameworks for network management application development
US7461173B2 (en) * 2004-06-30 2008-12-02 Intel Corporation Distributing timers across processors
CN101005649A (zh) * 2006-01-19 2007-07-25 华为技术有限公司 一种多方通信业务的连接建立方法及系统
US7721018B2 (en) * 2006-08-24 2010-05-18 Microchip Technology Incorporated Direct memory access controller with flow control
US8819242B2 (en) * 2006-08-31 2014-08-26 Cisco Technology, Inc. Method and system to transfer data utilizing cut-through sockets
US7948999B2 (en) * 2007-05-04 2011-05-24 International Business Machines Corporation Signaling completion of a message transfer from an origin compute node to a target compute node
US9160688B2 (en) 2009-06-30 2015-10-13 Hewlett-Packard Development Company, L.P. System and method for selective direct memory access
US9772876B2 (en) * 2014-01-06 2017-09-26 International Business Machines Corporation Executing an all-to-allv operation on a parallel computer that includes a plurality of compute nodes
DE102016203307A1 (de) * 2016-03-01 2017-09-07 Robert Bosch Gmbh Speicherdirektzugriffssteuereinrichtung für eine einen Arbeitsspeicher aufweisende Recheneinheit
US10802992B2 (en) 2016-08-12 2020-10-13 Xilinx Technology Beijing Limited Combining CPU and special accelerator for implementing an artificial neural network

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109057A (en) * 1980-02-04 1981-08-29 Hitachi Ltd Data communication system
US4413319A (en) * 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
US4441162A (en) * 1981-04-22 1984-04-03 Pitney Bowes Inc. Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4672543A (en) * 1982-08-31 1987-06-09 Sharp Kabushiki Kaisha Data transmission control apparatus in local network systems
US4538224A (en) * 1982-09-30 1985-08-27 At&T Bell Laboratories Direct memory access peripheral unit controller
US4942515A (en) * 1986-03-31 1990-07-17 Wang Laboratories, Inc. Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame
JPS6336348A (ja) * 1986-07-30 1988-02-17 Toshiba Corp バツフアメモリ管理方法
JP2559394B2 (ja) * 1987-02-16 1996-12-04 株式会社日立製作所 通信制御装置
JP2544385B2 (ja) * 1987-05-27 1996-10-16 株式会社日立製作所 通信制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018895A1 (ja) * 2004-08-20 2006-02-23 Fujitsu Limited 通信装置、通信システムおよび通信方法
WO2012131806A1 (en) * 2011-03-28 2012-10-04 Nec Corporation Retransmission control system and retransmission control method

Also Published As

Publication number Publication date
US5175818A (en) 1992-12-29
JP2745521B2 (ja) 1998-04-28

Similar Documents

Publication Publication Date Title
JPH01215161A (ja) フレーム送信方法
US5604866A (en) Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver
US5931915A (en) Method for processing early arrival messages within a multinode asynchronous data communications system
US6388989B1 (en) Method and apparatus for preventing memory overrun in a data transmission system
US6279052B1 (en) Dynamic sizing of FIFOs and packets in high speed serial bus applications
USRE41010E1 (en) System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal
JPH117434A (ja) 複数ノードの非同期データ通信システム内で早期到達メッセージを処理するシステム
US6006284A (en) Method and apparatus for driving a parallel part to provide multiple modes of communications between a host and a peripheral
TW200842601A (en) Method and apparatus for performing full transfer automation in a USB controller
JP4098910B2 (ja) パケット転送制御装置及びパケット転送方法
JP2715815B2 (ja) デ−タ書き込み方法
JP2001325212A (ja) マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置
JP2000222347A (ja) バスプロトコル変換器
JPH0418500B2 (ja)
JP2000259523A (ja) データ転送装置、ｌａｎ通信システム及びデータ転送方法
JP2001167022A (ja) データ転送システム
JPH03255749A (ja) 通信制御装置のデータ転送方式
JPH02166857A (ja) パケット通信装置
JPS60158750A (ja) 高速通信回線のインターフェース回路
JP2002185466A (ja) パケット送受信装置
JPH11259372A (ja) 二重化メモリ制御装置
JP2001256171A (ja) データ転送方法及びモジュール
JPH10320345A (ja) バスコントローラ
JPS5922462A (ja) 通信制御方式
JPS6373741A (ja) 通信制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees