JPH0121633B2 - - Google Patents
Info
- Publication number
- JPH0121633B2 JPH0121633B2 JP56209745A JP20974581A JPH0121633B2 JP H0121633 B2 JPH0121633 B2 JP H0121633B2 JP 56209745 A JP56209745 A JP 56209745A JP 20974581 A JP20974581 A JP 20974581A JP H0121633 B2 JPH0121633 B2 JP H0121633B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- guard ring
- base
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、高耐圧半導体装置、例えばプレーナ
型のバイポーラパワートランジスタの構成に関す
るものである。
型のバイポーラパワートランジスタの構成に関す
るものである。
(2) 従来技術の説明
パワートランジスタはパワーエレクトロニクス
分野で使用され、その用途も拡大して需要も伸び
ており、ますます高性能のものが求められている
（例えば、三浦俊二：「大容量化・高速化・集積化
技術が進むパワー・トランジスタ」、エレクトロ
ニクス（オーム社）、1979年12月号（vol.24、No.
14）、第1267〜1279頁、参照）。
分野で使用され、その用途も拡大して需要も伸び
ており、ますます高性能のものが求められている
（例えば、三浦俊二：「大容量化・高速化・集積化
技術が進むパワー・トランジスタ」、エレクトロ
ニクス（オーム社）、1979年12月号（vol.24、No.
14）、第1267〜1279頁、参照）。
本出願人は第１図に示したような構造のプレー
ナ型高耐圧半導体装置を特願昭56−131320号にて
提案した。この提案した高耐圧半導体装置はそれ
以前のものより素子の寸法を極力小さくして高信
頼度の特性が得られる点が優れている。そしてこ
の半導体装置は第１図に示したように、例えば
N+型の半導体（シリコン）基板１、N-型エピタ
キシヤル成長層２、Ｐ型ベース領域３、N+エミ
ツタ領域４、Ｐ型ガードリング５、N+型チヤネ
ルストツパ６、絶縁層７，７′、コレクタ電極８、
ベース電極９、エミツタ電極１０、ガードリング
の浮遊電極１１、チヤネルストツパ１２及びP+
型コンタクト領域１３並びに１４からなる。ベー
ス領域３、エミツタ領域４、ガードリング５、チ
ヤネルストツパ６及びP+型コンタクト領域１３，
１４は拡散によつてエピタキシヤル成長層２に作
られ、ガードリング５はベース領域３から離れて
完全に囲んでおり、その外側にチヤネルストツパ
６が配置されている。そして、ベース電極９は第
１図に示すようにコレクタ・ベース接合部からコ
レクタ領域２に伸びているフイールドプレート１
５を有しており、同様にガードリング５の浮遊電
極１１がガードリング５の外周からチヤネルスト
ツパ６の方向に伸びているフイールドプレート１
６を有している。このようなフイールドプレート
１５および１６を形成することによつて接合の曲
率によつて生じる電界集中を緩和することができ
る。しかしながら、上述した高耐圧半導体装置に
おいてベース電極９のフイールドプレートの外周
とガードリング５の内周との距離Ｌが通例20μｍ
以上であり、ガードリング形成による電界緩和の
効果が十分でなく半導体装置の降状電圧（耐圧）
の向上効果もそれほど得られなかつた。
ナ型高耐圧半導体装置を特願昭56−131320号にて
提案した。この提案した高耐圧半導体装置はそれ
以前のものより素子の寸法を極力小さくして高信
頼度の特性が得られる点が優れている。そしてこ
の半導体装置は第１図に示したように、例えば
N+型の半導体（シリコン）基板１、N-型エピタ
キシヤル成長層２、Ｐ型ベース領域３、N+エミ
ツタ領域４、Ｐ型ガードリング５、N+型チヤネ
ルストツパ６、絶縁層７，７′、コレクタ電極８、
ベース電極９、エミツタ電極１０、ガードリング
の浮遊電極１１、チヤネルストツパ１２及びP+
型コンタクト領域１３並びに１４からなる。ベー
ス領域３、エミツタ領域４、ガードリング５、チ
ヤネルストツパ６及びP+型コンタクト領域１３，
１４は拡散によつてエピタキシヤル成長層２に作
られ、ガードリング５はベース領域３から離れて
完全に囲んでおり、その外側にチヤネルストツパ
６が配置されている。そして、ベース電極９は第
１図に示すようにコレクタ・ベース接合部からコ
レクタ領域２に伸びているフイールドプレート１
５を有しており、同様にガードリング５の浮遊電
極１１がガードリング５の外周からチヤネルスト
ツパ６の方向に伸びているフイールドプレート１
６を有している。このようなフイールドプレート
１５および１６を形成することによつて接合の曲
率によつて生じる電界集中を緩和することができ
る。しかしながら、上述した高耐圧半導体装置に
おいてベース電極９のフイールドプレートの外周
とガードリング５の内周との距離Ｌが通例20μｍ
以上であり、ガードリング形成による電界緩和の
効果が十分でなく半導体装置の降状電圧（耐圧）
の向上効果もそれほど得られなかつた。
(3) 発明の目的
本発明の目的は、上述した構造の高耐圧半導体
装置においてガードリングによる電界緩和効果を
十分に発揮させかつ耐圧の向上を図ることのでき
るようにすることである。
装置においてガードリングによる電界緩和効果を
十分に発揮させかつ耐圧の向上を図ることのでき
るようにすることである。
(4) 発明の構成
ベース電極のフイールドプレートの下方でのシ
リコン表面における電界分布でフイールドプレー
ト外周（端）の真下に電界強度のピークがあり、
この電界をガードリングで有効に緩和するため
に、上述した構造のプレーナ型高耐圧半導体装置
においてベース電極のフイールドプレート外周と
ガードリング内周との距離Ｌを５ないし15μｍに
する。すなわち、本発明に係る半導体装置は、一
導電型を有する半導体層又は領域；前記半導体層
又は領域内に選択的に形成された反対導電型のベ
ース領域；前記ベース領域から離隔し、且つベー
ス領域を囲んで配設された反対導電型のガードリ
ング領域；前記半導体層又は領域の表面に配設さ
れた絶縁層；前記ベース領域に接し、当該ベース
領域と前記半導体層又は領域との間のPN接合を
越えて前記絶縁層上に延在する第１の導電層；前
記ガードリング領域に接し、当該ガードリング領
域と前記半導体層又は領域との間の前記ベース領
域の側とは反対側のPN接合を越えて前記絶縁層
上に延在する第２の導電層；とを備えた高耐圧半
導体装置において、前記第１の導電層の外周縁部
と前記ガードリング領域の内周縁部との距離が５
〜15μｍとされてなることを特徴とする高耐圧半
導体装置である。
リコン表面における電界分布でフイールドプレー
ト外周（端）の真下に電界強度のピークがあり、
この電界をガードリングで有効に緩和するため
に、上述した構造のプレーナ型高耐圧半導体装置
においてベース電極のフイールドプレート外周と
ガードリング内周との距離Ｌを５ないし15μｍに
する。すなわち、本発明に係る半導体装置は、一
導電型を有する半導体層又は領域；前記半導体層
又は領域内に選択的に形成された反対導電型のベ
ース領域；前記ベース領域から離隔し、且つベー
ス領域を囲んで配設された反対導電型のガードリ
ング領域；前記半導体層又は領域の表面に配設さ
れた絶縁層；前記ベース領域に接し、当該ベース
領域と前記半導体層又は領域との間のPN接合を
越えて前記絶縁層上に延在する第１の導電層；前
記ガードリング領域に接し、当該ガードリング領
域と前記半導体層又は領域との間の前記ベース領
域の側とは反対側のPN接合を越えて前記絶縁層
上に延在する第２の導電層；とを備えた高耐圧半
導体装置において、前記第１の導電層の外周縁部
と前記ガードリング領域の内周縁部との距離が５
〜15μｍとされてなることを特徴とする高耐圧半
導体装置である。
(5) 発明の実施態様
第１図に示した構造のプレーナ型高耐圧半導体
装置を、エピタキシヤル層２の抵抗値、絶縁層７
の厚さおよび距離Ｌを変える以外は同じにして下
記のように製造した。
装置を、エピタキシヤル層２の抵抗値、絶縁層７
の厚さおよび距離Ｌを変える以外は同じにして下
記のように製造した。
半導体基板１…N+型、シリコン単結晶
エピタキシヤル層２…N-型、シリコン単結晶
の成長層、45μｍ厚さ エピタキシヤル層２の抵抗値…10、20および30
Ωcm ベース領域３…Ｐ型、5μｍ深さ エミツタ領域４…N+型、3μｍ深さ ガードリング５…Ｐ型、5μｍ深さ コンタクト領域１３，１４…P+型、2μｍ深さ
ベース領域端からフイールドプレート外周までの
距離…80μｍ チヤネルストツパ６…N+型、3μｍ深さ 絶縁層７…二酸化ケイ素（SiO2） 絶縁層７の厚さ…1.0、1.5および2.5μｍ コレクタ電極８…ニツケルメツキ及び半田 ベース電極９、エミツタ電極１０、ガードリン
グの浮遊電極１１およびチヤネルストツパに接続
する電極１２…アルミニウム（Al） ベース電極９のフイールドプレート１５外周か
らガードリング５内周までの距離Ｌ…０、５、
10、15、20、25および50μｍ このように製造した半導体装置のコレクタ・ベ
ース間耐圧を測定したところ第２図および第３図
に示す結果が得られた。第２図は、抵抗値が20Ω
cmであるエピタキシヤル層２の場合に、絶縁層７
の厚さに応じたフイールドプレート外周からガー
ドリング内周までの距離Ｌとコレクタ・ベース間
耐圧との関係を表わしており、距離Ｌが５ないし
15μｍであるときにいずれの厚さの絶縁層であつ
ても耐圧が高いことが明らかである。なお、第２
図中線Ａ，ＢおよびＣは絶縁層（SiO2層）７の
厚さが1.0μｍ、2.0μｍおよび2.5μｍの場合である。
の成長層、45μｍ厚さ エピタキシヤル層２の抵抗値…10、20および30
Ωcm ベース領域３…Ｐ型、5μｍ深さ エミツタ領域４…N+型、3μｍ深さ ガードリング５…Ｐ型、5μｍ深さ コンタクト領域１３，１４…P+型、2μｍ深さ
ベース領域端からフイールドプレート外周までの
距離…80μｍ チヤネルストツパ６…N+型、3μｍ深さ 絶縁層７…二酸化ケイ素（SiO2） 絶縁層７の厚さ…1.0、1.5および2.5μｍ コレクタ電極８…ニツケルメツキ及び半田 ベース電極９、エミツタ電極１０、ガードリン
グの浮遊電極１１およびチヤネルストツパに接続
する電極１２…アルミニウム（Al） ベース電極９のフイールドプレート１５外周か
らガードリング５内周までの距離Ｌ…０、５、
10、15、20、25および50μｍ このように製造した半導体装置のコレクタ・ベ
ース間耐圧を測定したところ第２図および第３図
に示す結果が得られた。第２図は、抵抗値が20Ω
cmであるエピタキシヤル層２の場合に、絶縁層７
の厚さに応じたフイールドプレート外周からガー
ドリング内周までの距離Ｌとコレクタ・ベース間
耐圧との関係を表わしており、距離Ｌが５ないし
15μｍであるときにいずれの厚さの絶縁層であつ
ても耐圧が高いことが明らかである。なお、第２
図中線Ａ，ＢおよびＣは絶縁層（SiO2層）７の
厚さが1.0μｍ、2.0μｍおよび2.5μｍの場合である。
また、第３図は、絶縁層７の厚さが1.5μｍであ
る場合に、エピタキシヤル層の抵抗値に応じた距
離Ｌと耐圧との関係を表わしており、抵抗値の高
いエピタキシヤル層のほうが耐圧が高くかついず
れのエピタキシヤル層であつても距離Ｌが５ない
し15μｍであるときに耐圧が高いことが明らかで
ある。なお、第３図中線Ｄ，ＥおよびＦはエピタ
キシシヤル層抵抗値が10Ωcm、20Ωcmおよび30Ω
cmの場合である。
る場合に、エピタキシヤル層の抵抗値に応じた距
離Ｌと耐圧との関係を表わしており、抵抗値の高
いエピタキシヤル層のほうが耐圧が高くかついず
れのエピタキシヤル層であつても距離Ｌが５ない
し15μｍであるときに耐圧が高いことが明らかで
ある。なお、第３図中線Ｄ，ＥおよびＦはエピタ
キシシヤル層抵抗値が10Ωcm、20Ωcmおよび30Ω
cmの場合である。
上述の結果のように距離Ｌによつて耐圧が変化
する理由は次のように考えられる。コレクタ・ベ
ース間に逆電圧を印加するとシリコン（エピタキ
シヤル層）表面の電界分布において電界強度のピ
ークがベース電極９のフイールドプレート１５外
周直下のＡ点（第１図）およびガードリング５の
浮遊電極１１でのフイールドプレート１６外周直
下のＢ点（第１図）にある。距離Ｌが20μｍ以上
であるときには、第４Ａ図のようにＡ点のピーク
が高く、ついにはＡ点にて降伏が生じるであろ
う。一方、距離Ｌが5μｍより短かいときには、
第４Ｂ図のようにＢ点のピークが高くなり、この
Ｂ点にて降伏が生じるであろう。本発明の場合で
ある距離Ｌが５ないし15μｍであるならば、第４
Ｃ図のようにＡ点とＢ点での電界強度はほぼ同じ
値になつて、電界強度が均等に分割されたように
なり、コレクタ・ベース間の降伏電圧（耐圧）が
最も高くなる。
する理由は次のように考えられる。コレクタ・ベ
ース間に逆電圧を印加するとシリコン（エピタキ
シヤル層）表面の電界分布において電界強度のピ
ークがベース電極９のフイールドプレート１５外
周直下のＡ点（第１図）およびガードリング５の
浮遊電極１１でのフイールドプレート１６外周直
下のＢ点（第１図）にある。距離Ｌが20μｍ以上
であるときには、第４Ａ図のようにＡ点のピーク
が高く、ついにはＡ点にて降伏が生じるであろ
う。一方、距離Ｌが5μｍより短かいときには、
第４Ｂ図のようにＢ点のピークが高くなり、この
Ｂ点にて降伏が生じるであろう。本発明の場合で
ある距離Ｌが５ないし15μｍであるならば、第４
Ｃ図のようにＡ点とＢ点での電界強度はほぼ同じ
値になつて、電界強度が均等に分割されたように
なり、コレクタ・ベース間の降伏電圧（耐圧）が
最も高くなる。
本発明の別の実施態様のプレーナ型高耐圧半導
体装置を第５図に示す。この装置ではＰ型ガード
リング２１、P+型コンタクト領域２２およびそ
の浮遊電極２３が増設されている。そして、内側
のガードリング５のフイールドプレート１６外周
と外側のガードリング２１の内周との距離Ｍ（第
５図）を距離Ｌと同じ５ないし15μｍにしてあ
る。このようにガードリングを２本あるいはそれ
以上にすると、さらに耐圧を向上させることがで
きる。
体装置を第５図に示す。この装置ではＰ型ガード
リング２１、P+型コンタクト領域２２およびそ
の浮遊電極２３が増設されている。そして、内側
のガードリング５のフイールドプレート１６外周
と外側のガードリング２１の内周との距離Ｍ（第
５図）を距離Ｌと同じ５ないし15μｍにしてあ
る。このようにガードリングを２本あるいはそれ
以上にすると、さらに耐圧を向上させることがで
きる。
上述の高耐圧半導体装置ではベース領域がＰ型
であるが、これを反対型のＮ型とすることもでき
る。
であるが、これを反対型のＮ型とすることもでき
る。
(6) 発明の効果
第２図および第３図から明らかなように本発明
に従つてベース電極のフイールドプレート外周と
ガードリング内周との距離を５ないし15μｍとす
ることによつてコレクタ・ベース間耐圧が向上す
る。さらに、上述したバイポーラトランジスタの
みならずガードリングを有する高耐圧ダイオー
ド、高耐圧MOS FETなどにも本発明の構造を
適用して高耐圧化を図ることができる。
に従つてベース電極のフイールドプレート外周と
ガードリング内周との距離を５ないし15μｍとす
ることによつてコレクタ・ベース間耐圧が向上す
る。さらに、上述したバイポーラトランジスタの
みならずガードリングを有する高耐圧ダイオー
ド、高耐圧MOS FETなどにも本発明の構造を
適用して高耐圧化を図ることができる。
第１図はプレーナ型高耐圧半導体装置の概略断
面図であり、第２図はエピタキシヤル層抵抗値が
20Ωcmのときの距離Ｌとコレクタ・ベース間耐圧
との関係を表わす図であり、第３図は絶縁層が
1.5μｍ厚さのときと距離Ｌと耐圧との関係を表わ
す図であり、第４Ａ図、第４Ｂ図および第４Ｃ図
は電界分布における電界強度ピークを表わす図で
あり、第５図はガードリングを２本有するプレー
ナ型高耐圧半導体装置の概略断面図である。 １…半導体基板、２…エピタキシヤル層、３…
ベース領域、５…ガードリング、７，７′…絶縁
層、８…コレクタ電極、９…ベース電極、１１…
浮遊電極、１５，１６…フイールドプレート、２
１…ガードリング。
面図であり、第２図はエピタキシヤル層抵抗値が
20Ωcmのときの距離Ｌとコレクタ・ベース間耐圧
との関係を表わす図であり、第３図は絶縁層が
1.5μｍ厚さのときと距離Ｌと耐圧との関係を表わ
す図であり、第４Ａ図、第４Ｂ図および第４Ｃ図
は電界分布における電界強度ピークを表わす図で
あり、第５図はガードリングを２本有するプレー
ナ型高耐圧半導体装置の概略断面図である。 １…半導体基板、２…エピタキシヤル層、３…
ベース領域、５…ガードリング、７，７′…絶縁
層、８…コレクタ電極、９…ベース電極、１１…
浮遊電極、１５，１６…フイールドプレート、２
１…ガードリング。
Claims (1)
- 【特許請求の範囲】 １ 一導電型を有する半導体層又は領域、 前記半導体層又は領域に選択的に形成された反
対導電型のベース領域、 前記ベース領域から離隔し、且つ該ベース領域
を囲んで配設された反対導電型のガードリング領
域、 前記半導体層又は領域の表面に配設された絶縁
層、 前記ベース領域に接し、当該該ベース領域と前
記半導体層又は領域との間のPN接合を越えて前
記絶縁層上に延在する第１の導電層、 前記ガードリング領域に接し、当該ガードリン
グ領域と前記半導体層又は領域との間の前記ベー
ス領域の側とは反対側のPN接合を越えて前記絶
縁層上に延在する第２の導電層、 とを備えた高耐圧半導体装置において、 前記第１の導電層の外周縁部と前記ガードリン
グ領域の内周縁部との距離が５乃至15μｍとされ
てなることを特徴とする高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209745A JPS58114434A (ja) | 1981-12-28 | 1981-12-28 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209745A JPS58114434A (ja) | 1981-12-28 | 1981-12-28 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114434A JPS58114434A (ja) | 1983-07-07 |
| JPH0121633B2 true JPH0121633B2 (ja) | 1989-04-21 |
Family
ID=16577928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209745A Granted JPS58114434A (ja) | 1981-12-28 | 1981-12-28 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004466A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101345254A (zh) | 2007-07-12 | 2009-01-14 | 富士电机电子技术株式会社 | 半导体器件 |
| CN103681808A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 含场板结构的横向双极型晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49130184A (ja) * | 1973-04-11 | 1974-12-13 | ||
| JPS57155773A (en) * | 1981-03-20 | 1982-09-25 | Sanyo Electric Co Ltd | High pressure-resistant planar transistor |
-
1981
- 1981-12-28 JP JP56209745A patent/JPS58114434A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004466A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114434A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412242A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US6534823B2 (en) | Semiconductor device | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| JPH04251983A (ja) | 半導体装置 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| CN111354793B (zh) | 场效应晶体管及制备方法、电子设备 | |
| CN213752715U (zh) | 碳化硅金属氧化物半导体场效应晶体管 | |
| JPH0121633B2 (ja) | ||
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| KR890004960B1 (ko) | 반도체 장치 | |
| CN114843334B (zh) | 一种平面式功率mosfet器件的闸汲端夹止结构 | |
| JPH08116049A (ja) | 絶縁ゲート型半導体装置 | |
| JP3397356B2 (ja) | 半導体装置 | |
| JPH06112216A (ja) | 高耐圧半導体装置 | |
| JPH0610700Y2 (ja) | ショットキバリアダイオード | |
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5850772A (ja) | 半導体装置 | |
| JP3435171B2 (ja) | 高耐圧半導体素子 | |
| JPS59214250A (ja) | 半導体装置 | |
| JPS6112069A (ja) | 半導体装置 | |
| JP2676958B2 (ja) | 縦型電界効果トランジスタ | |
| JPH11330497A (ja) | 半導体装置 | |
| JPS62183177A (ja) | 半導体装置 | |
| JPS61225866A (ja) | 半導体装置 |