JPH01217324A - アモルファスシリコン薄膜トランジスタ - Google Patents
アモルファスシリコン薄膜トランジスタInfo
- Publication number
- JPH01217324A JPH01217324A JP63043354A JP4335488A JPH01217324A JP H01217324 A JPH01217324 A JP H01217324A JP 63043354 A JP63043354 A JP 63043354A JP 4335488 A JP4335488 A JP 4335488A JP H01217324 A JPH01217324 A JP H01217324A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- thin film
- amorphous silicon
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アモルファスシリコン薄膜１ヘランシスタに関し、移動
度を低下ざ−Ｕることなく、不純物の１・−ピングによ
って”ＶＦＴの闇値電圧を制御し得るようにすることを
Ｌｔ的とし、 動作半導体層の対向する二つの主面の一方にケ−１・絶
縁膜を介してケー）・電極を、他方にソース電極および
トレイン電極を配設した薄膜！・ランジスタにおいて、
前記動作子導体層のうち少なくとも前記ゲート電極に対
応する部位が、前記ゲート絶縁膜に接ずろ略２０人・〜
１００〇への厚さのノンドープ層と、所定の不純物がド
ープされ前記ソース電極およびルーイン電極に接するド
ープ層とが積層されたアモルファスシリコン層からなる
構成とした。
度を低下ざ−Ｕることなく、不純物の１・−ピングによ
って”ＶＦＴの闇値電圧を制御し得るようにすることを
Ｌｔ的とし、 動作半導体層の対向する二つの主面の一方にケ−１・絶
縁膜を介してケー）・電極を、他方にソース電極および
トレイン電極を配設した薄膜！・ランジスタにおいて、
前記動作子導体層のうち少なくとも前記ゲート電極に対
応する部位が、前記ゲート絶縁膜に接ずろ略２０人・〜
１００〇への厚さのノンドープ層と、所定の不純物がド
ープされ前記ソース電極およびルーイン電極に接するド
ープ層とが積層されたアモルファスシリコン層からなる
構成とした。
本発明はアモルファスシリコン薄膜トランジスタに関づ
る。
る。
〔従来の技１ホｉ〕
液晶駆動用のスイッチング素子として開発され多用され
ているアモルファスシリＪ１ン（ａ−３ｉ）薄膜トラン
ジスク（Ｔ Ｐ Ｔ）は、闇値電圧を所望の値に制御す
ること、およびＯＦＦ電流を低減することが必要である
。
ているアモルファスシリＪ１ン（ａ−３ｉ）薄膜トラン
ジスク（Ｔ Ｐ Ｔ）は、闇値電圧を所望の値に制御す
ること、およびＯＦＦ電流を低減することが必要である
。
この目的のためには、単結晶Ｓｉを用いて作成されるＭ
ＯＳ ＦＥ、Ｔと同様に、半導体層のチャネル部に不
純物のドーピングを行う必要がある。
ＯＳ ＦＥ、Ｔと同様に、半導体層のチャネル部に不
純物のドーピングを行う必要がある。
即ち半導体層に不純物をドーピングすることにより、空
間電荷領域に固定される電荷量を制御し、もって闇値を
所望の値とするものである。
間電荷領域に固定される電荷量を制御し、もって闇値を
所望の値とするものである。
単結晶Ｓｉの場合にはドーピング量にほぼ社例して固定
電荷量が増大するが、ａ−３ｉの場合には同じ固定電荷
量を得るためには、より多量の１−一ピングを行わねば
ならない。そのため、移動度が人さ（低下し、スイッチ
ング素子としての特性が悪化する。
電荷量が増大するが、ａ−３ｉの場合には同じ固定電荷
量を得るためには、より多量の１−一ピングを行わねば
ならない。そのため、移動度が人さ（低下し、スイッチ
ング素子としての特性が悪化する。
本発明は移動度を低下させることなく、不純物のドーピ
ングＣ３二よってＴＦＴの閾値電圧を制御し得るように
することを目的とする。
ングＣ３二よってＴＦＴの閾値電圧を制御し得るように
することを目的とする。
本発明におい”ζは第、１図に示す如く、動作半導体層
をａ−３ｉ層を用いて形成したａ−３ｉ Ｎ膜トランジ
スタにおいて、ゲート絶縁膜２と動作半導体層のチャネ
ル形成部との界面がノンドープミー３ｉ層３からなり、
この略２０〜１０００人の厚さのノンド−プａ−３ｉ層
３−ににドープされたａ−３ｉ Ｊｉｖ４が積層された
構成とした。
をａ−３ｉ層を用いて形成したａ−３ｉ Ｎ膜トランジ
スタにおいて、ゲート絶縁膜２と動作半導体層のチャネ
ル形成部との界面がノンドープミー３ｉ層３からなり、
この略２０〜１０００人の厚さのノンド−プａ−３ｉ層
３−ににドープされたａ−３ｉ Ｊｉｖ４が積層された
構成とした。
ＴＰＴの移動度は絶縁膜と半導体層の界面特性に依存し
、動作半導体層中ハ・のドーピング量によって闇値電圧
がシフトする。
、動作半導体層中ハ・のドーピング量によって闇値電圧
がシフトする。
ドーピングによって闇値電圧がシフトするのは、第４図
ＦａｌのエネルギハンＩ”図において、半導体側の空間
電荷領域１０内にあるアクセプタまたはドナーがイオン
化し、固定電荷となるためである。
ＦａｌのエネルギハンＩ”図において、半導体側の空間
電荷領域１０内にあるアクセプタまたはドナーがイオン
化し、固定電荷となるためである。
従って、ゲート絶縁膜、２と動作半４体層３との界面の
うし少なくともチャネル形成領域を、界面特性が良好な
ノンドープミー３ｉ層を用いて形成し、残りの空間電荷
領域１０となる部分にドーピングしたａ−３ｉ層４を用
いれば、ＴＦＴの移動度を低下さゼずに閾値電圧を制御
できる。
うし少なくともチャネル形成領域を、界面特性が良好な
ノンドープミー３ｉ層を用いて形成し、残りの空間電荷
領域１０となる部分にドーピングしたａ−３ｉ層４を用
いれば、ＴＦＴの移動度を低下さゼずに閾値電圧を制御
できる。
第４図（ｂ）はこのようなノンドープ層とドープ層を積
層した場合のＴ、ＦＴのエネルギバンド図である。図の
１０は空間電荷領域であって、ゲート絶縁膜２との界面
はノンドープａ−３ｉ層３を用いて形成することで移動
度の低下を防止し、且つドープａ−３ｉ層４を上記空間
電荷領域１０内に形成することによって、闇値の制御を
行う。
層した場合のＴ、ＦＴのエネルギバンド図である。図の
１０は空間電荷領域であって、ゲート絶縁膜２との界面
はノンドープａ−３ｉ層３を用いて形成することで移動
度の低下を防止し、且つドープａ−３ｉ層４を上記空間
電荷領域１０内に形成することによって、闇値の制御を
行う。
図にハツチを付して示したａ域がドープミー５１層４で
あって、この図のようにａ−３ｉ層４が空間電荷領域１
０内にあれば、闇値制御が可能である。
あって、この図のようにａ−３ｉ層４が空間電荷領域１
０内にあれば、闇値制御が可能である。
’ｌ” Ｆ Ｔの空間電荷領域１０の厚さは凡そ１００
０人であるので、−ヒ記ドープａ −Ｓ ｉ ｊｉｙｉ
４が閾イ直制御に寄与し得るためには、これがデー１
−絶縁膜２−５＝ 界面から凡そ１００ＯＡ以内に存在することが必要であ
る。従−つで１−プａ ３１層３のＪ〃さは、最大で１
０００Å以下であることを要する。
０人であるので、−ヒ記ドープａ −Ｓ ｉ ｊｉｙｉ
４が閾イ直制御に寄与し得るためには、これがデー１
−絶縁膜２−５＝ 界面から凡そ１００ＯＡ以内に存在することが必要であ
る。従−つで１−プａ ３１層３のＪ〃さは、最大で１
０００Å以下であることを要する。
一方生成する薄膜が余り薄いと−様な膜形成が困難であ
り、凡そ２０人程度が実用上の下限となる。
り、凡そ２０人程度が実用上の下限となる。
以上述へた如く本発明の構成によれば、デー１〜絶縁膜
２と動作半導体層との界面はノンドープミー３ｉ層３で
あるため移動度は低下せず、またドープミー３ｉ層４ば
ゲート絶縁膜２に接していないため移動度に影をを与え
ない。従ってドープミー３ｉ層４のドーピング濃度を任
意に選ぶことができ、闇値電圧を所望の如く選ぶことが
可能となる。
２と動作半導体層との界面はノンドープミー３ｉ層３で
あるため移動度は低下せず、またドープミー３ｉ層４ば
ゲート絶縁膜２に接していないため移動度に影をを与え
ない。従ってドープミー３ｉ層４のドーピング濃度を任
意に選ぶことができ、闇値電圧を所望の如く選ぶことが
可能となる。
〔実 施 例〕
第１１’ｌは本発明の＝一実施例に係るａ−３ｉ薄膜ト
ランジスタの構成を示す要部断面図である。
ランジスタの構成を示す要部断面図である。
同図において、■は例えば厚さ約７００人のチタン（Ｔ
１）からなるゲート電極、２はゲート絶Ｘ（膜で、例え
ば凡そ３ Ｆｌ Ｏ０人の厚さの窒化シリニ１ン（′：
しｉＮ）膜、３は約５０人の厚ざのノンド−プａ−８ｉ
層、４はドープ、ｌ−８ｉ層で、ボ［１ン（）３）をド
ープした約４５０人の厚さのｐ型ａ−３ｉ ｌ苔、５お
よび５′ は厚さ３勺１０００人のアルミニウム（Ａ７
り層などからなり、１・−１８８１層４にオーミ・ノク
ニ１ンククＩ・するソース′毛極およびトレイン電極で
ある。
１）からなるゲート電極、２はゲート絶Ｘ（膜で、例え
ば凡そ３ Ｆｌ Ｏ０人の厚さの窒化シリニ１ン（′：
しｉＮ）膜、３は約５０人の厚ざのノンド−プａ−８ｉ
層、４はドープ、ｌ−８ｉ層で、ボ［１ン（）３）をド
ープした約４５０人の厚さのｐ型ａ−３ｉ ｌ苔、５お
よび５′ は厚さ３勺１０００人のアルミニウム（Ａ７
り層などからなり、１・−１８８１層４にオーミ・ノク
ニ１ンククＩ・するソース′毛極およびトレイン電極で
ある。
３ｉＮＩＢ！２．ノンドープミー８ｉ層３およびドープ
ミー３ｉ層４の形成には、プラスマ化学気相成長（ｐ−
ＣＶ Ｄ ）法或いは反応性スパッタリンクン去を用い
、アクセプタのトーピンクはａ−３ｉ層形成時にＢ１０
．を添加することにより、またΔρ層５，５゛は真空蒸
着法により形成することがてきろごと等ば、既に周知で
ある。
ミー３ｉ層４の形成には、プラスマ化学気相成長（ｐ−
ＣＶ Ｄ ）法或いは反応性スパッタリンクン去を用い
、アクセプタのトーピンクはａ−３ｉ層形成時にＢ１０
．を添加することにより、またΔρ層５，５゛は真空蒸
着法により形成することがてきろごと等ば、既に周知で
ある。
上述した如く構成した本実施例のｔｘ −Ｓ １７′ｉ
”ｉ膜［・ランシスクの電圧−電流特性を、第２図によ
り説明ずろ。
”ｉ膜［・ランシスクの電圧−電流特性を、第２図によ
り説明ずろ。
同図はトレイン電流Ｉ。のグー１〜電圧■、に対ずろ依
存性を示す図で、１１１１線Ｉは動作半導体層をすべて
ノン１−プとした場合の′１１ｆ性、１１は動作半立体
層全体をドープ層とした場合の特性、■は本実施例の９
．Ｉｌ性である。
存性を示す図で、１１１１線Ｉは動作半導体層をすべて
ノン１−プとした場合の′１１ｆ性、１１は動作半立体
層全体をドープ層とした場合の特性、■は本実施例の９
．Ｉｌ性である。
動作半導体層全体に不純物をドープした場合、即ち従来
の構成では、曲線Ｈに見られるように闇値を制御するご
とはできても、同時に移動度が低下するため、緩やかな
傾斜の特性となってしまう。
の構成では、曲線Ｈに見られるように闇値を制御するご
とはできても、同時に移動度が低下するため、緩やかな
傾斜の特性となってしまう。
曲線ｎ［に示ず本実施例でしｌ、移動度が低下しないの
で電流ｑ買）１を悪化させることなく闇値電圧を制御で
きろ。
で電流ｑ買）１を悪化させることなく闇値電圧を制御で
きろ。
第３図ｆａ）にドープ措に対ずろ闇値電圧の変化を示し
、同図（１３） ｌこ１・−プ星に対する移動度を示ず
。
、同図（１３） ｌこ１・−プ星に対する移動度を示ず
。
（ａ） 、 ｆｂｌの曲線Ｉ＋はいずれも動作半導体層
全体に不純物を１−プした従来方式のＴ Ｐ Ｔ、曲線
■１は本実施例に係る’ｒ゛ＦＴの特性である。
全体に不純物を１−プした従来方式のＴ Ｐ Ｔ、曲線
■１は本実施例に係る’ｒ゛ＦＴの特性である。
」−記二９つの図に見られる如く、従来方式ではト−プ
舅によって闇値電圧を制御できるか、移動度の低下か激
しいのｌｘ 、＆、Ｉ Ｌ、本実施例でば）−プ早りこ
より闇値電圧は変化しても、移動度に影響を与えない。
舅によって闇値電圧を制御できるか、移動度の低下か激
しいのｌｘ 、＆、Ｉ Ｌ、本実施例でば）−プ早りこ
より闇値電圧は変化しても、移動度に影響を与えない。
これは前述したようにケート絶縁膜２との界面をノンド
−プ層とし、このノン１−プ層に１−プ層を、積層した
構成としたごとによるものである。
−プ層とし、このノン１−プ層に１−プ層を、積層した
構成としたごとによるものである。
なお上記一実施例ではホｍｌン（Ｂ）を１−プしたエレ
ク１．ロン・アキュミュレーション型のＴ’ Ｆ”Ｔを
掲げ−（説明したが、本発明はホール・ア−１−１゜ミ
ュレーソヨン型のＴ Ｐ Ｔに適用することもできろこ
とは勿論である。
ク１．ロン・アキュミュレーション型のＴ’ Ｆ”Ｔを
掲げ−（説明したが、本発明はホール・ア−１−１゜ミ
ュレーソヨン型のＴ Ｐ Ｔに適用することもできろこ
とは勿論である。
また［−パンＩも任意に選択できること等は特に説明す
るまでもない。
るまでもない。
また本実施例でｋｌノン１−プｉ＋ −８ｉ層；３才）
。１、び１−プロ−３ｉ層４をチー１−絶縁膜２１：仝
面に形成した例を説明したが、上記２つの層はいずれも
、デー１−電極２の直」一部のチャネルが形成される領
域に設けられていればよい。
。１、び１−プロ−３ｉ層４をチー１−絶縁膜２１：仝
面に形成した例を説明したが、上記２つの層はいずれも
、デー１−電極２の直」一部のチャネルが形成される領
域に設けられていればよい。
また本実施例では逆スタガー１−型ＴＦＴを形成した例
を説明したが、本発明ＩＪスタガー１−型′ＩＮパ′Ｆ
にも適用できる。
を説明したが、本発明ＩＪスタガー１−型′ＩＮパ′Ｆ
にも適用できる。
本発明においてノンドープ層３の厚さを略２０Å〜１０
００人としたが、これは前述した如く下記の理由によろ
ｂのである。
００人としたが、これは前述した如く下記の理由によろ
ｂのである。
ＴＦＴの空間′１［イ；；ｉ領域の厚さは凡そ１０００
人であるので、１−ブ層４が闇値電圧Ｖいの制御卸に寄
与するには、ドープ層４がゲート絶縁膜界面から約１０
００人以内に存在しなＶ）ればならない。
人であるので、１−ブ層４が闇値電圧Ｖいの制御卸に寄
与するには、ドープ層４がゲート絶縁膜界面から約１０
００人以内に存在しなＶ）ればならない。
従ってノンドープ層の膜厚が１０００人をこえた場合に
は、閾値制御が不可能となる。従ってノント′−ブ層３
の膜厚は最大１０００人となる。一方、薄膜を均一に形
成する乙こは現在の膜生成技術から見で、凡ぞ２０人程
度が限度であり、これ以下になると膜を一様に形成する
ことが困難となり、これが膜厚の下限に対する実用上の
制約となる。
は、閾値制御が不可能となる。従ってノント′−ブ層３
の膜厚は最大１０００人となる。一方、薄膜を均一に形
成する乙こは現在の膜生成技術から見で、凡ぞ２０人程
度が限度であり、これ以下になると膜を一様に形成する
ことが困難となり、これが膜厚の下限に対する実用上の
制約となる。
以上の説明から明らかな如く、本発明によれば移動度を
低下さ・υ°ることなく、闇値電圧をシフトさせること
ができる。
低下さ・υ°ることなく、闇値電圧をシフトさせること
ができる。
４、 Ｉ２１面のＴｉｒ＋ 、ｊｉ’ｌな説明第１図
は本発明一実施例の構造を示す要部断面図、 第２図は上記一実施例の電流−電圧特性図、第３図（ａ
）、 （ｂｌはドープ量の影響を示す図、第４図［ａ）
、 （ｂｌはＴ Ｆ Ｔのエネルギハンド図である。
は本発明一実施例の構造を示す要部断面図、 第２図は上記一実施例の電流−電圧特性図、第３図（ａ
）、 （ｂｌはドープ量の影響を示す図、第４図［ａ）
、 （ｂｌはＴ Ｆ Ｔのエネルギハンド図である。
図において、１はゲート電極、２はグー１〜絶縁膜（Ｓ
ｉＮ膜）、３はノンドープミー３ｉ層、４はドープミー
３ｉ層、５はソースおよびドレインドープ量（ＰＦｗ′
） （ｂ） １０ ４￥−プロー５ｉ漫 ド゛−ブ１その聚１言知目図 第３図 ＴＦＴのエネ）レギバンド゛図 第４図
ｉＮ膜）、３はノンドープミー３ｉ層、４はドープミー
３ｉ層、５はソースおよびドレインドープ量（ＰＦｗ′
） （ｂ） １０ ４￥−プロー５ｉ漫 ド゛−ブ１その聚１言知目図 第３図 ＴＦＴのエネ）レギバンド゛図 第４図
Claims (1)
- 【特許請求の範囲】 動作半導体層の対向する二つの主面の一方にゲート絶
縁膜（２）を介してゲート電極（１）を、他方にソース
電極（５）及びドレイン電極（５′）を配設した薄膜ト
ランジスタにおいて、 前記動作半導体層のうち少なくとも前記ゲート電極（１
）に対応する部位が、前記ゲート絶縁膜（２）に接する
略２０Å〜１０００Åの厚さのノンドープ層（３）と、
所定の不純物がドープされ前記ソース電極（５）及びド
レイン電極（５′）に接するドープ層（４）とが積層さ
れたアモルファスシリコン層からなることを特徴とする
アモルファスシリコン薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335488A JP2937318B2 (ja) | 1988-02-25 | 1988-02-25 | アモルファスシリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335488A JP2937318B2 (ja) | 1988-02-25 | 1988-02-25 | アモルファスシリコン薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217324A true JPH01217324A (ja) | 1989-08-30 |
| JP2937318B2 JP2937318B2 (ja) | 1999-08-23 |
Family
ID=12661518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4335488A Expired - Lifetime JP2937318B2 (ja) | 1988-02-25 | 1988-02-25 | アモルファスシリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937318B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886776A (ja) * | 1981-11-19 | 1983-05-24 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型トランジスタの製造方法 |
| JPS59172774A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | アモルファスシリコン薄膜トランジスタ |
| JPS61145869A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS61170069A (ja) * | 1985-01-24 | 1986-07-31 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62282462A (ja) * | 1986-05-31 | 1987-12-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS631074A (ja) * | 1986-06-20 | 1988-01-06 | Toshiba Corp | 薄膜トランジスタ |
-
1988
- 1988-02-25 JP JP4335488A patent/JP2937318B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886776A (ja) * | 1981-11-19 | 1983-05-24 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型トランジスタの製造方法 |
| JPS59172774A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | アモルファスシリコン薄膜トランジスタ |
| JPS61145869A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS61170069A (ja) * | 1985-01-24 | 1986-07-31 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62282462A (ja) * | 1986-05-31 | 1987-12-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS631074A (ja) * | 1986-06-20 | 1988-01-06 | Toshiba Corp | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2937318B2 (ja) | 1999-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806998A (en) | Heterojunction and dual channel semiconductor field effect transistor or negative transconductive device | |
| US5977560A (en) | Thin film transistor constructions with polycrystalline silicon-germanium alloy doped with carbon in the channel region | |
| US5475238A (en) | Thin film transistor with a sub-gate structure and a drain offset region | |
| US6972221B2 (en) | Thin film semiconductor device and method for manufacturing same | |
| JPH05129608A (ja) | 半導体装置 | |
| US5053354A (en) | Method of fabricating a reverse staggered type silicon thin film transistor | |
| US6238957B1 (en) | Method of forming a thin film transistor | |
| JP2661561B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS58158967A (ja) | シリコン薄膜トランジスタ | |
| JPH01217324A (ja) | アモルファスシリコン薄膜トランジスタ | |
| US20240186421A1 (en) | Thin film transistor, method of manufacturing same, and display panel | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JP3211291B2 (ja) | 薄膜トランジスタ | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| JPH01119065A (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| EP0283878A1 (en) | Field effect transistor | |
| JPH0595116A (ja) | 半導体装置及びその製造方法 | |
| JP4851103B2 (ja) | 酸化亜鉛系トランジスタ | |
| JPS5919378A (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| JPH0380569A (ja) | 薄膜トランジスタ | |
| JP2658850B2 (ja) | 薄膜トランジスタ | |
| JPH0544194B2 (ja) | ||
| JPH02244676A (ja) | 薄膜トランジスタ | |
| JPH03228376A (ja) | 縦形二重拡散ｍｏｓｆｅｔ | |
| JP2713905B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |