JPH01219902A - Data input device and position controller - Google Patents

Data input device and position controller

Info

Publication number
JPH01219902A
JPH01219902A JP4541288A JP4541288A JPH01219902A JP H01219902 A JPH01219902 A JP H01219902A JP 4541288 A JP4541288 A JP 4541288A JP 4541288 A JP4541288 A JP 4541288A JP H01219902 A JPH01219902 A JP H01219902A
Authority
JP
Japan
Prior art keywords
data
circuit
counter circuit
input device
read signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4541288A
Other languages
Japanese (ja)
Inventor
Hiroaki Yokoyama
宏昭 横山
Hitoshi Karasawa
仁 唐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takano Corp
Original Assignee
Takano Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takano Corp filed Critical Takano Corp
Priority to JP4541288A priority Critical patent/JPH01219902A/en
Publication of JPH01219902A publication Critical patent/JPH01219902A/en
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)
  • Control Of Position Or Direction (AREA)

Abstract

PURPOSE:To improve the reliability by preventing overlap between the timing of a read signal and that of counted data with the combination of an exclusive control circuit and a counter circuit. CONSTITUTION:A position controller 10 consists of a servo circuit 12 including a stepping motor 13 and a data input device 1 and controls the angle of the motor 13. This servo circuit 12 constitutes a feedback control system and consists of an internal CPU 14, a driver 15, and an encoder 16. Position data Sp given from a host CPU 20 and one-bit rotation direction data Sd are inputted to the data input device 1, and the device 1 converts them to control data So of parallel data Sf and inputs this data to the internal CPU 14. This data input device is provided with an exclusive control circuit 4, an up-down counter circuit 3, a clock transmitting circuit it 5, and a code correcting circuit 6. The data input to the counter circuit 3 is stopped when a read signal Sr is active, thus obtaining accurate counted data.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルデータをパラレルデータへ変換して制
御部へ入力せしめるデータ人力装置及び同装置を利用し
た位置制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data manipulator that converts serial data into parallel data and inputs it to a control unit, and a position control device using the same.

〔従来技術及びその問題点〕[Prior art and its problems]

一般に、第5図に示すような位置(角度)制御を行うモ
ータの位置制御装置50はホストCPU(コンピュータ
)等の外部の入出力機器51からシリアル信号であるパ
ルス列による位置データSpと1ビットによる回転方向
データSdが付与される。このため、各データSp、S
dは、データ入力装置52によって、パラレルな制御デ
ータSOに変換されて制御部をなすサーボ回路53へ付
与される。なお、サーボ回路53はモータ54、位置検
出用のエンコーダ55、内部CPU56、ドライバ57
からなるフィードバック制御系を構成している。
In general, a motor position control device 50 that performs position (angle) control as shown in FIG. Rotation direction data Sd is provided. For this reason, each data Sp, S
d is converted into parallel control data SO by the data input device 52 and applied to a servo circuit 53 forming a control section. The servo circuit 53 includes a motor 54, an encoder 55 for position detection, an internal CPU 56, and a driver 57.
This constitutes a feedback control system consisting of:

ところで、従来のデータ入力装置52はカウンタ回路5
8、ラッチ回路59によって構成しており、カウンタ回
路58は前記位置データspをカウントしてパラレル信
号である制御データを得る。
By the way, the conventional data input device 52 has a counter circuit 5.
8. It is constituted by a latch circuit 59, and a counter circuit 58 counts the position data sp to obtain control data which is a parallel signal.

そして、この制御データと前記回転方向データは内部C
PU56からのデータ取込み信号であるり・−ド信号S
rのアクティブ時においてラッチ回路59によってラッ
チされ、内部CPO56へ取込まれる。
This control data and the rotation direction data are stored in the internal C
The data acquisition signal from the PU56 is the data signal S.
When r is active, it is latched by the latch circuit 59 and taken into the internal CPO 56.

しかし、このような従来のデータ人力装置52は位置デ
ータSp及び回転方向データSdのタイミングと内部C
PO56からのリード信号Srのタイミングは任意の関
係となる。このため、データのカウント途中(遷移状態
)で、カウントデータをラッチする状態も発生し、例え
ば第6図のようにカウントデータ出力が「3」から「4
」に遷移するタイミングとリード信号Srが点線枠Hの
ように同じタイミングとなることもある。この場合、ラ
ッチ回路59の出力は「3」、「4」、r7J (3と
4の重複したデータ)のいずれかのデータ、さらにはカ
ウント動作の遷移途中でデータは不確定となる。この結
果、内部CPU56に取込まれたデータ自体は安定して
いるが、データ値の信頼性は大きく損なわれ、結局、サ
ーボ回路53の誤動作を招く等、制御装置全体の信頼性
を大きく損ねてしまう問題を発生するとともに、その対
策として仕様変更を行っても莫大な費用と時間を強いら
れる問題があった。
However, such a conventional data human-powered device 52 does not control the timing of the position data Sp and the rotational direction data Sd and the internal C
The timing of the read signal Sr from the PO 56 has an arbitrary relationship. For this reason, a state in which the count data is latched occurs during data counting (transition state), and for example, as shown in Fig. 6, the count data output changes from "3" to "4".
” and the read signal Sr may be at the same timing as indicated by the dotted line frame H. In this case, the output of the latch circuit 59 is either "3", "4", or r7J (duplicate data of 3 and 4), and the data becomes uncertain during the transition of the count operation. As a result, although the data itself taken into the internal CPU 56 is stable, the reliability of the data value is greatly impaired, which ultimately leads to malfunction of the servo circuit 53, which greatly impairs the reliability of the entire control device. In addition to this, even if specifications were changed as a countermeasure, a huge amount of cost and time would be required.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上述した従来技術に存在する諸問題を解決した
データ入力装置及び位置制御装置の提供を目的とするも
ので、以下に示すデータ人力装置l及び位置制御装置l
Oによって達成される。
The present invention aims to provide a data input device and a position control device that solve the problems existing in the prior art described above.
This is accomplished by O.

即ち、本発明に係るデータ入力装置lはシリアルデータ
SeをパラレルデータSfに変換し、このパラレルデー
タSfをリード信号Srのタイミングによって制御部2
へ入力せしめる形式の入力装置において、シリアルデー
タSe又はこのシリアルデータSeを時間軸補正した補
正データSiをカウントするカウンタ回路3を設けると
ともに、リード信号Srのアクティブ時に、入力したシ
リアルデータSe又は補正データSiをホールドし、か
つリード信号Srの終了タイミングに基づいてカウント
データをクリアするクリア信号Scをカウンタ回路3へ
付与するとともに、この後にホールドしたシリアルデー
タSe又は補正データSiをカウンタ回路3へ付与する
排他制御回路4を備えてなることを特徴とする。また、
位置制御装置10はかかるデータ入力装置lを利用した
もので、シリアルデータSeとして位置データSp1ま
た、1ビットの回転方向データSdによって、位置制御
機能を備える。
That is, the data input device l according to the present invention converts serial data Se into parallel data Sf, and transmits this parallel data Sf to the control unit 2 according to the timing of the read signal Sr.
In the input device of the type that inputs the serial data Se or the correction data Si obtained by correcting the time axis of the serial data Se, a counter circuit 3 is provided to count the serial data Se or the correction data Si obtained by correcting the serial data Se, and when the read signal Sr is active, the input serial data Se or the correction data A clear signal Sc that holds Si and clears the count data based on the end timing of the read signal Sr is given to the counter circuit 3, and then the held serial data Se or correction data Si is given to the counter circuit 3. It is characterized by comprising an exclusive control circuit 4. Also,
The position control device 10 utilizes such a data input device 1, and has a position control function using position data Sp1 as serial data Se and 1-bit rotation direction data Sd.

〔作  用〕[For production]

次に、本発明の作用について説明する。 Next, the operation of the present invention will be explained.

本発明に係るデータ人力装置l(位置制御装置10)は
リード信号Srが付与されないときは、シリアルデータ
Ssはカウンタ回路3によって直接的にカウントされる
In the data manual device 1 (position control device 10) according to the present invention, the serial data Ss is directly counted by the counter circuit 3 when the read signal Sr is not applied.

一方、リード信号Srが付与されたとき、即ち、アクテ
ィブ時には、これに基づいて入力するシリアルデータS
eは一旦ホールドされる。そして、このリード信号Sr
の終了タイミングに基づいてカウンタ回路3のカウント
データをクリア信号SCによってクリアし、この後にホ
ールドされているシリアルデータSeがカウンタ回路3
へ付与される。即ち、リード信号Srのアクティブ時に
はカウンタ回路3へのデータの入力は停止し、正確なカ
ウントデータを得る。
On the other hand, when the read signal Sr is applied, that is, when it is active, the serial data Sr is input based on this.
e is temporarily held. Then, this read signal Sr
The count data of the counter circuit 3 is cleared by the clear signal SC based on the end timing of
granted to. That is, when the read signal Sr is active, data input to the counter circuit 3 is stopped, and accurate count data is obtained.

〔実 施 例〕〔Example〕

以下には本発明に係る好適な実施例を図面に基づき詳細
に説明する。
Hereinafter, preferred embodiments of the present invention will be described in detail based on the drawings.

まず、位置制御装置10について第2図を参照して詳細
に説明する。同図は本発明に係る位置制御装置のブロッ
ク回路図である。
First, the position control device 10 will be explained in detail with reference to FIG. 2. This figure is a block circuit diagram of a position control device according to the present invention.

位置制御装置10は被制御モータ13を含むサーボ回路
12と、データ入力装置1からなる。被制御モータ13
は例えばステッピングモータであって角度制御される。
The position control device 10 includes a servo circuit 12 including a controlled motor 13 and a data input device 1. Controlled motor 13
is, for example, a stepping motor whose angle is controlled.

サーボ回路12はフィードバック制御系を構成し、制御
信号を出力する内部CPtJ (RAM、ROM、イン
タフェース等の必要な機能部を含む)14と、この制御
信号に基づいて駆動電力を被制御モータI3へ供給する
ドライバ15と、被制御モータ12の実際の機械的出力
結果を検出して内部CPU14へ付与するエンコーダ1
6からなり、内部CPU14ではこのエンコーダ16か
ら付与される検出データとデータ人力装置lから取込ん
だ制御データを比較して被制御モータI3を制御する。
The servo circuit 12 constitutes a feedback control system, and includes an internal CPtJ (including necessary functional parts such as RAM, ROM, and interface) 14 that outputs a control signal, and based on this control signal, transmits drive power to the controlled motor I3. A driver 15 for supplying the data, and an encoder 1 for detecting the actual mechanical output result of the controlled motor 12 and applying it to the internal CPU 14.
The internal CPU 14 compares the detection data given from the encoder 16 with the control data taken in from the data manpower device 1 to control the controlled motor I3.

また、データ人力装置lはホストCPU(ホストコンピ
ュータ)20から与えられるシリアルデータSeである
パルス列からなる位置データSpと1ビットの回転方向
データSdを入力とし、パラレルデータSfである制御
データSoへ変換して内部CPU14へ人力せしめる。
In addition, the data human power device 1 inputs position data Sp consisting of a pulse train, which is serial data Se given from the host CPU (host computer) 20, and rotational direction data Sd of 1 bit, and converts it into control data So, which is parallel data Sf. to force the internal CPU 14 to operate.

次に、データ入力装置lについて、第1図、第3図及び
第4図を参照して具体的に説明する。第1図は本発明に
係るデータ入力装置のブロック回路図、第3図は同装置
の排他制御回路における入出力データのタイミングチャ
ート、第4図は同装置のカウンタ回路及び符号補正回路
における入出力データのタイミングチャートである。
Next, the data input device 1 will be specifically explained with reference to FIGS. 1, 3, and 4. FIG. 1 is a block circuit diagram of a data input device according to the present invention, FIG. 3 is a timing chart of input/output data in the exclusive control circuit of the device, and FIG. 4 is an input/output data diagram of the counter circuit and sign correction circuit of the device. It is a timing chart of data.

データ入力装置1は第1図のように構成し、前記ホスト
CPU20からの位置データSpと回転方向データSd
が人力する排他制御回路4と、この排他制御回路4の出
力を入力とするアブプダウンカウンタ回路3と、排他制
御回路4ヘクロツタ信号を付与し、排他制御回路4の状
態を遷移させるためのクロック発信回路5と、カウンタ
回路3の出力データに対し、符号補正を行う符号補正回
路6を備える。排他制御回路4はホストCPU20から
の位置データSpと回転方向データSdが任意のタイミ
ングで入力しても各データspとSdをリード信号Sr
に全く影響されずに正確に出力する機能を備え、全体を
ロジック回路による順序回路で構成できる。カウンタ回
路3の出力は例えば下位4ビットのパラレルデータであ
り、前記内部CPU14へ入力する。また、符号補正回
路6の出力は上位1ビットのデータであり、カウンタ回
路3の出力と合わせて5ビットの制御データSoとして
内部CPU14へ取込まれる。また、内部CPU14か
らのリード信号Srは排他制御回路4へ付与される。
The data input device 1 is configured as shown in FIG. 1, and includes position data Sp and rotation direction data Sd from the host CPU 20.
An exclusive control circuit 4 manually operated by an exclusive control circuit 4, an abup-down counter circuit 3 which receives the output of the exclusive control circuit 4 as input, and a clock generator for applying a clock signal to the exclusive control circuit 4 to change the state of the exclusive control circuit 4. The counter circuit 5 includes a circuit 5 and a sign correction circuit 6 that performs sign correction on the output data of the counter circuit 3. Even if the position data Sp and rotation direction data Sd from the host CPU 20 are inputted at any timing, the exclusive control circuit 4 outputs each data sp and Sd to a read signal Sr.
It has the ability to output accurately without being affected by the current, and can be constructed entirely from a sequential circuit using logic circuits. The output of the counter circuit 3 is, for example, parallel data of the lower 4 bits, and is input to the internal CPU 14. Further, the output of the sign correction circuit 6 is data of the upper 1 bit, and is taken into the internal CPU 14 together with the output of the counter circuit 3 as 5-bit control data So. Further, a read signal Sr from the internal CPU 14 is applied to the exclusive control circuit 4.

次に、データ入力装置lの機能について説明する。Next, the functions of the data input device 1 will be explained.

今、シリアルデータSeである位置データSpがパルス
列として排他制御回路4に人力する場合を想定する。こ
のlパルスを第3図(B)に示す。
Now, assume that position data Sp, which is serial data Se, is manually input to the exclusive control circuit 4 as a pulse train. This l pulse is shown in FIG. 3(B).

同図(B)においてa点〜m点はパルスのハイレベルへ
の変化点を異なるタイミング別に例示し、また、n点は
ローレベルへの変化点を示す。一方、同図(C)は1ビ
ットで表される回転方向データSdを示し、レベルの変
化点は回転方向の変化点を示す。同図(A)はリード信
号Srを示し、ローレベルにおいてデータを取込むロー
アクティブ信号である。なお、位置データspと回転方
向データSdは排他制御回路4の出力において若干の遅
れを伴うため、同図(A)においてIlnをり−ド信号
Srが付与された際の非影響領域として設定する。以上
、同図(A)〜(C)は排他制御回路4の入力データ信
号を示す。
In the figure (B), points a to m illustrate the points at which the pulse changes to high level at different timings, and point n shows the point at which the pulse changes to low level. On the other hand, FIG. 2C shows rotational direction data Sd expressed by 1 bit, and the point of change in level indicates the point of change in the rotational direction. FIG. 2A shows a read signal Sr, which is a low active signal that takes in data at a low level. Note that since the position data sp and the rotation direction data Sd are accompanied by a slight delay in the output of the exclusive control circuit 4, Iln is set as the unaffected region when the read signal Sr is applied in FIG. . Above, (A) to (C) of the same figure show input data signals of the exclusive control circuit 4.

他方、排他制御回路4の出力データ信号は同図(D)〜
(P)のようになる。同図(A)のようにリード信号S
rが付与されない領域Inにおいて入力する位置データ
spはa点とb点で立上がるデータであり、0点〜m点
で立上がる位置データSpは領域11nにおいて入力す
るデータである。
On the other hand, the output data signals of the exclusive control circuit 4 are shown in FIG.
It becomes like (P). As shown in the same figure (A), the read signal S
The position data sp input in the region In to which r is not given is data that rises at points a and b, and the position data Sp that rises at points 0 to m is data input in the region 11n.

a点で立上がる位置データSpが人力した場合、リード
信号Srには全く影響されないため、これに対応して同
図(E)の補正位置データS m (xで立上がり)が
排他制御回路4から出力してカウンタ回路3へ付与され
る。この補正位置データSmは位置データspが遷移、
つまり時間軸補正されたクロック信号である。このクロ
ック信号は前記クロック発信回路5から付与される。な
お、前述したように若干の遅れを伴う。この状態は、b
点で入力する場合も同様である。また、クロック発信回
路5からのクロックの立上がりによって回転方向データ
Sdの極性が読取られ、信号を反転して同図(D)のア
ップダウン信号Suとなり、回転方向データSdを補正
位置データSmに対応して時間軸補正した補正回転方向
データSnとなる。
If the position data Sp that rises at point a is manually generated, it will not be affected by the read signal Sr at all, so the corrected position data S m (rises at x) shown in FIG. The signal is outputted and applied to the counter circuit 3. This corrected position data Sm is based on the transition of position data sp.
In other words, it is a clock signal whose time axis has been corrected. This clock signal is applied from the clock generation circuit 5. Note that, as mentioned above, there will be a slight delay. This state is b
The same applies when inputting points. In addition, the polarity of the rotational direction data Sd is read by the rise of the clock from the clock generating circuit 5, and the signal is inverted to become the up-down signal Su shown in FIG. The corrected rotation direction data Sn is obtained by correcting the time axis.

一方、0点〜m点で立上がる位置データspはリード信
号Srとタイミングが重複するため、排他制御回路4で
はリード信号Srがアクティブ時を過ぎた終了タイミン
グに対応してクリア信号SCを出力し、カウンタ回路3
のカウンタレジスタのデータをクリアする。クリア信号
Scに次いでアップダウン信号Suが出力し、例示の場
合は反転してハイレベルとなる。また、アップダウン信
号Suに次いで同図(E)に示す補正位置データSm(
yで立上がり)が出力する。この際、カウンタ回路3は
当該補正位置データSmをリード信号Srに影響されな
いデータとして確実にカウントすることになる。そして
、次のリード信号Srが付与されるまではカウントを続
行する。
On the other hand, since the position data sp that rises at points 0 to m overlaps in timing with the read signal Sr, the exclusive control circuit 4 outputs the clear signal SC in response to the end timing when the read signal Sr has passed the active time. , counter circuit 3
Clear the counter register data. Next to the clear signal Sc, an up/down signal Su is output, and in the illustrated case, it is inverted and becomes a high level. Further, following the up-down signal Su, the corrected position data Sm (
(rising at y) is output. At this time, the counter circuit 3 reliably counts the corrected position data Sm as data that is not affected by the read signal Sr. Then, counting continues until the next read signal Sr is applied.

他方、符号補正回路6はクリア信号Scのタイミングと
同時にクリアされ、カウンタ回路3のオーバフロー時に
おけるアップダウン信号SuをDフリブプフリップから
出力してカウンタ回路4の出力データ値にいわば符号を
付す機能をもつ。
On the other hand, the sign correction circuit 6 is cleared at the same time as the timing of the clear signal Sc, and has the function of outputting an up/down signal Su from the D flip flip when the counter circuit 3 overflows, and adding a sign to the output data value of the counter circuit 4. .

なお、第4図(G)は連続する補正位置データSmを、
同図(H)はアップダウン信号Suを、同図(I)はク
リア信号Scをそれぞれ示す。また、同図(K)は符号
補正回路6から出力する上位1ビットの信号であり、同
図(L)〜(0)に示すカウンタ回路3の出力データで
ある下位4ビットの信号に対応する。
In addition, FIG. 4(G) shows continuous correction position data Sm,
(H) in the same figure shows the up-down signal Su, and (I) in the same figure shows the clear signal Sc. In addition, (K) in the figure is a signal of the upper 1 bit output from the sign correction circuit 6, which corresponds to the lower 4 bit signal that is the output data of the counter circuit 3 shown in (L) to (0) of the figure. .

なお、実施例では次式から明らかなように、リード信号
Srにおけるアクティブ時の周期を400μsecにす
れば、40kppsまでのシリアルデータを内部CPU
14へ取込むことができ、高速データの正確な取込みが
可能となる。
In the embodiment, as is clear from the following equation, if the active period of the read signal Sr is set to 400 μsec, serial data up to 40 kpps can be transmitted to the internal CPU.
14, enabling high-speed and accurate data capture.

Pmax=           =40 kpps4
00  X  10”’ 以上、実施例について詳細に説明したが、本発明はこの
ような実施例に限定されるものではない。
Pmax= =40 kpps4
00 X 10''' Although the embodiments have been described in detail above, the present invention is not limited to these embodiments.

例えば、データ入力装置は制御装置に限らず任意の装置
及びシステムに利用することができるし、また、CPU
へ入力せしめる場合を示したが、他の任意のディジタル
回路へ入力せしめる場合にも適用できる。さらに位置制
御装置はモータを制御する場合を示したが、位置制御を
行う任意のアクチュエータに適用できる。その他、構成
、回路、数値(ビット数等)において、本発明の要旨を
逸脱しない範囲で任意に変更実施できる。
For example, a data input device can be used not only in a control device but also in any device or system;
Although the case where the signal is input to the circuit is shown, it can also be applied to the case where the signal is input to any other digital circuit. Furthermore, although the position control device has been shown to control a motor, it can be applied to any actuator that performs position control. Other changes may be made in the configuration, circuit, and numerical values (number of bits, etc.) without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

このように、本発明に係るデータ入力装置及び位置制御
装置は排他制御回路とカウンタ回路の組合わせにより、
リード信号のタイミングと、カウントされるデータのタ
イミングが重複しないようにしてなるため、次のような
著効を得る。
As described above, the data input device and position control device according to the present invention have the following features by combining the exclusive control circuit and the counter circuit.
Since the timing of the read signal and the timing of the counted data are prevented from overlapping, the following effects are obtained.

■ カウントデータの誤り、即ちCPU等の制御部への
取込みデータの誤りを確実に防止し、位置制御装置等の
信頼性を著しく高めることができる。
(2) Errors in count data, that is, errors in data taken into a control unit such as a CPU, can be reliably prevented, and the reliability of position control devices and the like can be significantly improved.

■ リード信号の周期を短くでき、結局、データの取込
み速度、さらには制御装置の処理速度の高速化を実現で
きる。
- The period of the read signal can be shortened, and as a result, the data acquisition speed and the processing speed of the control device can be increased.

■ 部品面および製作面において従来水準で足り、低コ
スト性に資する。
■ Conventional standards are sufficient in terms of parts and manufacturing, contributing to low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図二本発明に係るデータ人力装置のブロック回路図
、 第2図:本発明に係る位置制御装置のブロック回路図、 第3図:同データ入力装置の排他制御回路における入出
力データのタイミングチャー ト、 第4薗:同データ入力装置のカウンタ回路及び符号補正
回路における人出力データの タイミングチャート、 第5図:従来例に係るデータ入力装置のブロック回路図
、 第6図:同データ入力装置の問題点を説明するための説
明図。 尚図面中、 l:データ人力装置  3:カウンタ回路4:排他制御
回路   10:位置制御回路Seニジリアルデータ 
Sf:パラレルデータSr:リード信号   Si:補
正データSc:クリア信号   Sp:位置データSd
:回転方向データ
Figure 1: Block circuit diagram of the data input device according to the present invention; Figure 2: Block circuit diagram of the position control device according to the present invention; Figure 3: Timing of input/output data in the exclusive control circuit of the data input device. Chart, 4th column: Timing chart of human output data in the counter circuit and code correction circuit of the data input device, FIG. 5: Block circuit diagram of the conventional data input device, FIG. 6: The data input device of the same data input device. An explanatory diagram for explaining a problem. In the drawing, l: data human power device 3: counter circuit 4: exclusive control circuit 10: position control circuit Se real data
Sf: Parallel data Sr: Read signal Si: Correction data Sc: Clear signal Sp: Position data Sd
:Rotation direction data

Claims (1)

【特許請求の範囲】 〔1〕シリアルデータをパラレルデータに変換し、この
パラレルデータをリード信号のタイミングによって制御
部へ入力せしめるデータ入力装置において、前記シリア
ルデータまたは当該シリアルデータを時間軸補正した補
正データをカウントするカウンタ回路と、リード信号の
アクティブ時に、入力したシリアルデータまたは補正デ
ータをホールドし、かつリード信号の終了タイミングに
基づいてカウントデータをクリアするクリア信号をカウ
ンタ回路へ付与するとともに、この後にホールドしたシ
リアルデータまたは補正データをカウンタ回路へ付与す
る排他制御回路を備えてなることを特徴とするデータ入
力装置。 〔2〕クロックパルスを利用してシリアルデータの補正
データを得ることを特徴とする請求項1記載のデータ入
力装置。 〔3〕シリアル信号である位置データまたは当該位置デ
ータを時間軸補正した補正位置データをカウントすると
ともに、1ビットの回転方向データまたは当該回転方向
データを時間軸補正した補正回転方向データによってカ
ウント方向が反転するアップダウンカウンタ回路と、前
記カウンタ回路の出力データを入力とする位置制御回路
と、前記位置制御回路からのリード信号のアクティブ時
に、入力した位置データまたは補正位置データをホール
ドし、かつリード信号の終了タイミングに基づいてカウ
ントデータをクリアするクリア信号を前記カウンタ回路
へ付与するとともに、この後にホールドした位置データ
または補正位置データを前記カウンタ回路へ付与する排
他制御回路を備えてなる位置制御装置。 〔4〕位置制御回路はモータのサーボ回路であることを
特徴とする請求項3記載の位置制御装置。 〔5〕アップダウンカウンタ回路のオーバフロー時に前
記回転方向データまたは補正回転方向データの符号を補
正する符号補正回路を設けたことを特徴とする請求項3
記載の位置制御装置。 〔6〕クロックパルスを利用して位置データの補正位置
データを得ることを特徴とする請求項3記載の位置制御
装置。
[Scope of Claims] [1] In a data input device that converts serial data into parallel data and inputs this parallel data to a control unit according to the timing of a read signal, the serial data or the serial data is corrected by time axis correction. A counter circuit that counts data, and a clear signal that holds the input serial data or correction data when the read signal is active, and clears the count data based on the end timing of the read signal, is provided to the counter circuit. A data input device comprising an exclusive control circuit that applies serial data or correction data held later to a counter circuit. [2] The data input device according to claim 1, wherein correction data for serial data is obtained using a clock pulse. [3] In addition to counting position data that is a serial signal or corrected position data obtained by correcting the time axis of the position data, the counting direction is determined by 1-bit rotation direction data or corrected rotation direction data obtained by correcting the rotation direction data on the time axis. an up/down counter circuit that inverts; a position control circuit that inputs the output data of the counter circuit; and a position control circuit that holds the input position data or corrected position data when the read signal from the position control circuit is active; A position control device comprising an exclusive control circuit that applies a clear signal to the counter circuit to clear count data based on the end timing of the count data, and then applies held position data or corrected position data to the counter circuit. [4] The position control device according to claim 3, wherein the position control circuit is a servo circuit for a motor. [5] Claim 3, further comprising a sign correction circuit that corrects the sign of the rotational direction data or corrected rotational direction data when the up-down counter circuit overflows.
The position control device described. [6] The position control device according to claim 3, wherein corrected position data of the position data is obtained using a clock pulse.
JP4541288A 1988-02-27 1988-02-27 Data input device and position controller Pending JPH01219902A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4541288A JPH01219902A (en) 1988-02-27 1988-02-27 Data input device and position controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4541288A JPH01219902A (en) 1988-02-27 1988-02-27 Data input device and position controller

Publications (1)

Publication Number Publication Date
JPH01219902A true JPH01219902A (en) 1989-09-01

Family

ID=12718544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4541288A Pending JPH01219902A (en) 1988-02-27 1988-02-27 Data input device and position controller

Country Status (1)

Country Link
JP (1) JPH01219902A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942274A (en) * 1972-03-03 1974-04-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942274A (en) * 1972-03-03 1974-04-20

Similar Documents

Publication Publication Date Title
JPH01219902A (en) Data input device and position controller
US6954158B2 (en) Process for automatically generating several electrical pulses using numeric default values, in particular for simulating an incremental encoder
JPH0287204A (en) process input/output device
US4540924A (en) System for positioning an object at a predetermined point for a digital servo device
JP3589527B2 (en) Displacement measuring device
JPH0447841B2 (en)
JP3034623B2 (en) Output method of absolute encoder signal
SU1589078A1 (en) Device for measuring temperature
SU903859A1 (en) Converter of binary code to binary-decimal-hexadecimal
JPH0394433A (en) Wire bonding apparatus and its control method
JP2580575B2 (en) Moving object control device
JPS61103205A (en) Servo controller
SU1522192A2 (en) Code comparison circuit
SU1387165A1 (en) Device for programmed acceleration of stepping motor
JPH0464107A (en) Antenna driving device
KR950002405B1 (en) Position controlling method and apparatus of servomotor
JPH01221927A (en) Interleave encoder circuit
KR0165427B1 (en) Pulse train generator for servo driver
JPH02101824A (en) Cyclic redundancy inspection code generator
SU1714574A2 (en) Cyclic error corrector
JPH01237416A (en) Absolute length measuring method
JPS61114309A (en) Controller of multi-shaft robot
JPS61184608A (en) Position controller
JPH03100473A (en) Pulse train input processor
JPH05268210A (en) Serial communication device