JPH01219902A - データ入力装置及び位置制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルデータをパラレルデータへ変換して制
御部へ入力せしめるデータ人力装置及び同装置を利用し
た位置制御装置に関する。

〔従来技術及びその問題点〕

一般に、第５図に示すような位置（角度）制御を行うモ
ータの位置制御装置５０はホストＣＰＵ（コンピュータ
）等の外部の入出力機器５１からシリアル信号であるパ
ルス列による位置データＳｐと１ビットによる回転方向
データＳｄが付与される。このため、各データＳｐ、Ｓ
ｄは、データ入力装置５２によって、パラレルな制御デ
ータＳＯに変換されて制御部をなすサーボ回路５３へ付
与される。なお、サーボ回路５３はモータ５４、位置検
出用のエンコーダ５５、内部ＣＰＵ５６、ドライバ５７
からなるフィードバック制御系を構成している。

ところで、従来のデータ入力装置５２はカウンタ回路５
８、ラッチ回路５９によって構成しており、カウンタ回
路５８は前記位置データｓｐをカウントしてパラレル信
号である制御データを得る。

そして、この制御データと前記回転方向データは内部Ｃ
ＰＵ５６からのデータ取込み信号であるり・−ド信号Ｓ
ｒのアクティブ時においてラッチ回路５９によってラッ
チされ、内部ＣＰＯ５６へ取込まれる。

しかし、このような従来のデータ人力装置５２は位置デ
ータＳｐ及び回転方向データＳｄのタイミングと内部Ｃ
ＰＯ５６からのリード信号Ｓｒのタイミングは任意の関
係となる。このため、データのカウント途中（遷移状態
）で、カウントデータをラッチする状態も発生し、例え
ば第６図のようにカウントデータ出力が「３」から「４
」に遷移するタイミングとリード信号Ｓｒが点線枠Ｈの
ように同じタイミングとなることもある。この場合、ラ
ッチ回路５９の出力は「３」、「４」、ｒ７Ｊ　（３と
４の重複したデータ）のいずれかのデータ、さらにはカ
ウント動作の遷移途中でデータは不確定となる。この結
果、内部ＣＰＵ５６に取込まれたデータ自体は安定して
いるが、データ値の信頼性は大きく損なわれ、結局、サ
ーボ回路５３の誤動作を招く等、制御装置全体の信頼性
を大きく損ねてしまう問題を発生するとともに、その対
策として仕様変更を行っても莫大な費用と時間を強いら
れる問題があった。

〔問題点を解決するための手段〕

本発明は上述した従来技術に存在する諸問題を解決した
データ入力装置及び位置制御装置の提供を目的とするも
ので、以下に示すデータ人力装置ｌ及び位置制御装置ｌ
Ｏによって達成される。

即ち、本発明に係るデータ入力装置ｌはシリアルデータ
ＳｅをパラレルデータＳｆに変換し、このパラレルデー
タＳｆをリード信号Ｓｒのタイミングによって制御部２
へ入力せしめる形式の入力装置において、シリアルデー
タＳｅ又はこのシリアルデータＳｅを時間軸補正した補
正データＳｉをカウントするカウンタ回路３を設けると
ともに、リード信号Ｓｒのアクティブ時に、入力したシ
リアルデータＳｅ又は補正データＳｉをホールドし、か
つリード信号Ｓｒの終了タイミングに基づいてカウント
データをクリアするクリア信号Ｓｃをカウンタ回路３へ
付与するとともに、この後にホールドしたシリアルデー
タＳｅ又は補正データＳｉをカウンタ回路３へ付与する
排他制御回路４を備えてなることを特徴とする。また、
位置制御装置１０はかかるデータ入力装置ｌを利用した
もので、シリアルデータＳｅとして位置データＳｐ１ま
た、１ビットの回転方向データＳｄによって、位置制御
機能を備える。

〔作　　用〕

次に、本発明の作用について説明する。

本発明に係るデータ人力装置ｌ（位置制御装置１０）は
リード信号Ｓｒが付与されないときは、シリアルデータ
Ｓｓはカウンタ回路３によって直接的にカウントされる
。

一方、リード信号Ｓｒが付与されたとき、即ち、アクテ
ィブ時には、これに基づいて入力するシリアルデータＳ
ｅは一旦ホールドされる。そして、このリード信号Ｓｒ
の終了タイミングに基づいてカウンタ回路３のカウント
データをクリア信号ＳＣによってクリアし、この後にホ
ールドされているシリアルデータＳｅがカウンタ回路３
へ付与される。即ち、リード信号Ｓｒのアクティブ時に
はカウンタ回路３へのデータの入力は停止し、正確なカ
ウントデータを得る。

〔実　施　例〕

以下には本発明に係る好適な実施例を図面に基づき詳細
に説明する。

まず、位置制御装置１０について第２図を参照して詳細
に説明する。同図は本発明に係る位置制御装置のブロッ
ク回路図である。

位置制御装置１０は被制御モータ１３を含むサーボ回路
１２と、データ入力装置１からなる。被制御モータ１３
は例えばステッピングモータであって角度制御される。

サーボ回路１２はフィードバック制御系を構成し、制御
信号を出力する内部ＣＰｔＪ　（ＲＡＭ、ＲＯＭ、イン
タフェース等の必要な機能部を含む）１４と、この制御
信号に基づいて駆動電力を被制御モータＩ３へ供給する
ドライバ１５と、被制御モータ１２の実際の機械的出力
結果を検出して内部ＣＰＵ１４へ付与するエンコーダ１
６からなり、内部ＣＰＵ１４ではこのエンコーダ１６か
ら付与される検出データとデータ人力装置ｌから取込ん
だ制御データを比較して被制御モータＩ３を制御する。

また、データ人力装置ｌはホストＣＰＵ（ホストコンピ
ュータ）２０から与えられるシリアルデータＳｅである
パルス列からなる位置データＳｐと１ビットの回転方向
データＳｄを入力とし、パラレルデータＳｆである制御
データＳｏへ変換して内部ＣＰＵ１４へ人力せしめる。

次に、データ入力装置ｌについて、第１図、第３図及び
第４図を参照して具体的に説明する。第１図は本発明に
係るデータ入力装置のブロック回路図、第３図は同装置
の排他制御回路における入出力データのタイミングチャ
ート、第４図は同装置のカウンタ回路及び符号補正回路
における入出力データのタイミングチャートである。

データ入力装置１は第１図のように構成し、前記ホスト
ＣＰＵ２０からの位置データＳｐと回転方向データＳｄ
が人力する排他制御回路４と、この排他制御回路４の出
力を入力とするアブプダウンカウンタ回路３と、排他制
御回路４ヘクロツタ信号を付与し、排他制御回路４の状
態を遷移させるためのクロック発信回路５と、カウンタ
回路３の出力データに対し、符号補正を行う符号補正回
路６を備える。排他制御回路４はホストＣＰＵ２０から
の位置データＳｐと回転方向データＳｄが任意のタイミ
ングで入力しても各データｓｐとＳｄをリード信号Ｓｒ
に全く影響されずに正確に出力する機能を備え、全体を
ロジック回路による順序回路で構成できる。カウンタ回
路３の出力は例えば下位４ビットのパラレルデータであ
り、前記内部ＣＰＵ１４へ入力する。また、符号補正回
路６の出力は上位１ビットのデータであり、カウンタ回
路３の出力と合わせて５ビットの制御データＳｏとして
内部ＣＰＵ１４へ取込まれる。また、内部ＣＰＵ１４か
らのリード信号Ｓｒは排他制御回路４へ付与される。

次に、データ入力装置ｌの機能について説明する。

今、シリアルデータＳｅである位置データＳｐがパルス
列として排他制御回路４に人力する場合を想定する。こ
のｌパルスを第３図（Ｂ）に示す。

同図（Ｂ）においてａ点〜ｍ点はパルスのハイレベルへ
の変化点を異なるタイミング別に例示し、また、ｎ点は
ローレベルへの変化点を示す。一方、同図（Ｃ）は１ビ
ットで表される回転方向データＳｄを示し、レベルの変
化点は回転方向の変化点を示す。同図（Ａ）はリード信
号Ｓｒを示し、ローレベルにおいてデータを取込むロー
アクティブ信号である。なお、位置データｓｐと回転方
向データＳｄは排他制御回路４の出力において若干の遅
れを伴うため、同図（Ａ）においてＩｌｎをり−ド信号
Ｓｒが付与された際の非影響領域として設定する。以上
、同図（Ａ）〜（Ｃ）は排他制御回路４の入力データ信
号を示す。

他方、排他制御回路４の出力データ信号は同図（Ｄ）〜
（Ｐ）のようになる。同図（Ａ）のようにリード信号Ｓ
ｒが付与されない領域Ｉｎにおいて入力する位置データ
ｓｐはａ点とｂ点で立上がるデータであり、０点〜ｍ点
で立上がる位置データＳｐは領域１１ｎにおいて入力す
るデータである。

ａ点で立上がる位置データＳｐが人力した場合、リード
信号Ｓｒには全く影響されないため、これに対応して同
図（Ｅ）の補正位置データＳ　ｍ　（ｘで立上がり）が
排他制御回路４から出力してカウンタ回路３へ付与され
る。この補正位置データＳｍは位置データｓｐが遷移、
つまり時間軸補正されたクロック信号である。このクロ
ック信号は前記クロック発信回路５から付与される。な
お、前述したように若干の遅れを伴う。この状態は、ｂ
点で入力する場合も同様である。また、クロック発信回
路５からのクロックの立上がりによって回転方向データ
Ｓｄの極性が読取られ、信号を反転して同図（Ｄ）のア
ップダウン信号Ｓｕとなり、回転方向データＳｄを補正
位置データＳｍに対応して時間軸補正した補正回転方向
データＳｎとなる。

一方、０点〜ｍ点で立上がる位置データｓｐはリード信
号Ｓｒとタイミングが重複するため、排他制御回路４で
はリード信号Ｓｒがアクティブ時を過ぎた終了タイミン
グに対応してクリア信号ＳＣを出力し、カウンタ回路３
のカウンタレジスタのデータをクリアする。クリア信号
Ｓｃに次いでアップダウン信号Ｓｕが出力し、例示の場
合は反転してハイレベルとなる。また、アップダウン信
号Ｓｕに次いで同図（Ｅ）に示す補正位置データＳｍ（
ｙで立上がり）が出力する。この際、カウンタ回路３は
当該補正位置データＳｍをリード信号Ｓｒに影響されな
いデータとして確実にカウントすることになる。そして
、次のリード信号Ｓｒが付与されるまではカウントを続
行する。

他方、符号補正回路６はクリア信号Ｓｃのタイミングと
同時にクリアされ、カウンタ回路３のオーバフロー時に
おけるアップダウン信号ＳｕをＤフリブプフリップから
出力してカウンタ回路４の出力データ値にいわば符号を
付す機能をもつ。

なお、第４図（Ｇ）は連続する補正位置データＳｍを、
同図（Ｈ）はアップダウン信号Ｓｕを、同図（Ｉ）はク
リア信号Ｓｃをそれぞれ示す。また、同図（Ｋ）は符号
補正回路６から出力する上位１ビットの信号であり、同
図（Ｌ）〜（０）に示すカウンタ回路３の出力データで
ある下位４ビットの信号に対応する。

なお、実施例では次式から明らかなように、リード信号
Ｓｒにおけるアクティブ時の周期を４００μｓｅｃにす
れば、４０ｋｐｐｓまでのシリアルデータを内部ＣＰＵ
１４へ取込むことができ、高速データの正確な取込みが
可能となる。

Ｐｍａｘ＝　　　　　　　　　　　＝４０　ｋｐｐｓ４
００　　Ｘ　　１０”’ 以上、実施例について詳細に説明したが、本発明はこの
ような実施例に限定されるものではない。

例えば、データ入力装置は制御装置に限らず任意の装置
及びシステムに利用することができるし、また、ＣＰＵ
へ入力せしめる場合を示したが、他の任意のディジタル
回路へ入力せしめる場合にも適用できる。さらに位置制
御装置はモータを制御する場合を示したが、位置制御を
行う任意のアクチュエータに適用できる。その他、構成
、回路、数値（ビット数等）において、本発明の要旨を
逸脱しない範囲で任意に変更実施できる。

〔発明の効果〕

このように、本発明に係るデータ入力装置及び位置制御
装置は排他制御回路とカウンタ回路の組合わせにより、
リード信号のタイミングと、カウントされるデータのタ
イミングが重複しないようにしてなるため、次のような
著効を得る。

■　カウントデータの誤り、即ちＣＰＵ等の制御部への
取込みデータの誤りを確実に防止し、位置制御装置等の
信頼性を著しく高めることができる。

■　リード信号の周期を短くでき、結局、データの取込
み速度、さらには制御装置の処理速度の高速化を実現で
きる。

■　部品面および製作面において従来水準で足り、低コ
スト性に資する。

【図面の簡単な説明】

第１図二本発明に係るデータ人力装置のブロック回路図
、 第２図：本発明に係る位置制御装置のブロック回路図、 第３図：同データ入力装置の排他制御回路における入出
力データのタイミングチャー ト、 第４薗：同データ入力装置のカウンタ回路及び符号補正
回路における人出力データの タイミングチャート、 第５図：従来例に係るデータ入力装置のブロック回路図
、 第６図：同データ入力装置の問題点を説明するための説
明図。 尚図面中、 ｌ：データ人力装置　　３：カウンタ回路４：排他制御
回路　　　１０：位置制御回路Ｓｅニジリアルデータ　
Ｓｆ：パラレルデータＳｒ：リード信号　　　Ｓｉ：補
正データＳｃ：クリア信号　　　Ｓｐ：位置データＳｄ
：回転方向データ

Claims (1)

1. 【特許請求の範囲】 〔１〕シリアルデータをパラレルデータに変換し、この
   パラレルデータをリード信号のタイミングによって制御
   部へ入力せしめるデータ入力装置において、前記シリア
   ルデータまたは当該シリアルデータを時間軸補正した補
   正データをカウントするカウンタ回路と、リード信号の
   アクティブ時に、入力したシリアルデータまたは補正デ
   ータをホールドし、かつリード信号の終了タイミングに
   基づいてカウントデータをクリアするクリア信号をカウ
   ンタ回路へ付与するとともに、この後にホールドしたシ
   リアルデータまたは補正データをカウンタ回路へ付与す
   る排他制御回路を備えてなることを特徴とするデータ入
   力装置。 〔２〕クロックパルスを利用してシリアルデータの補正
   データを得ることを特徴とする請求項１記載のデータ入
   力装置。 〔３〕シリアル信号である位置データまたは当該位置デ
   ータを時間軸補正した補正位置データをカウントすると
   ともに、１ビットの回転方向データまたは当該回転方向
   データを時間軸補正した補正回転方向データによってカ
   ウント方向が反転するアップダウンカウンタ回路と、前
   記カウンタ回路の出力データを入力とする位置制御回路
   と、前記位置制御回路からのリード信号のアクティブ時
   に、入力した位置データまたは補正位置データをホール
   ドし、かつリード信号の終了タイミングに基づいてカウ
   ントデータをクリアするクリア信号を前記カウンタ回路
   へ付与するとともに、この後にホールドした位置データ
   または補正位置データを前記カウンタ回路へ付与する排
   他制御回路を備えてなる位置制御装置。 〔４〕位置制御回路はモータのサーボ回路であることを
   特徴とする請求項３記載の位置制御装置。 〔５〕アップダウンカウンタ回路のオーバフロー時に前
   記回転方向データまたは補正回転方向データの符号を補
   正する符号補正回路を設けたことを特徴とする請求項３
   記載の位置制御装置。 〔６〕クロックパルスを利用して位置データの補正位置
   データを得ることを特徴とする請求項３記載の位置制御
   装置。