JPH01220540A - 擬似マルチフレーム同期防止方式 - Google Patents

擬似マルチフレーム同期防止方式

Info

Publication number
JPH01220540A
JPH01220540A JP63045544A JP4554488A JPH01220540A JP H01220540 A JPH01220540 A JP H01220540A JP 63045544 A JP63045544 A JP 63045544A JP 4554488 A JP4554488 A JP 4554488A JP H01220540 A JPH01220540 A JP H01220540A
Authority
JP
Japan
Prior art keywords
frame
synchronization
bits
circuit
frame synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63045544A
Other languages
English (en)
Inventor
Yuichiro Beppu
別府 裕一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63045544A priority Critical patent/JPH01220540A/ja
Publication of JPH01220540A publication Critical patent/JPH01220540A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は定められたフレームフォーマットにより通信を
行っているデジタルネットワーク中の装置間の擬似マル
チフレーム同期防止方式に関し、特にビットの利用効率
向上も考慮した擬似マルチフレーム同期防止方式に関す
る。
(従来の技術) 従来、この種の擬似マルチフレーム同期の防止は、−旦
同期がとれてもマルチフレーム周期でマルチフレームパ
ターンを検出し数回連続誤りと判定すると同期をはずす
という手法がとられていた。
(発明が解決しようとする課題) しかしながら上記従来の技術には次のような問題がある
。以下その問題点を図面を参照して説明する。
第3図はCCITT RED BOOK G704で推
奨される2 048 MB/Sの信号のフレームフォー
マットである。10は125μs周期のフレームで、3
2に分割される0分割されたものはそれぞれTSO〜T
S31と呼ばれる。又分割されたTSO〜TS31はそ
れぞれ8ビツトに分割され、1〜8ビツトと呼ばれる。
20は2mS周期のマルチフレームで、10で示された
125μsのフレームFO〜F15の16のフレームか
ら構成されている。
30はFO〜F15のTSOの内容を示す。
又40はFO〜F15のTS16の内容を示す。
第3図のフレームフォーマット上で同期をとる場合まず
、全信号をワード検出し、TSOのパターンを捜してF
O〜F15の先頭位置を検出する。
これにより125μs周期の区切りが検出されたのでこ
の状態をフレーム同期がとれたと呼ぶ。
更にそれぞれの125μs周期の群を2mSの群として
とらえ、FO〜F15の区別をつける必要があるので、
FO〜F15の各フレームのTS16の1〜4ビツトを
検出するとFOのTS16.1〜4ビツトにooooが
検出され、順次FO〜F15の判別がつく、この状態を
マルチフレーム同期がとれたと呼ぶ。
ここで、フレーム同期がとれた状態でFOのTS16.
1〜4ビツトの0000を捜す過程で、他のF1〜F1
5のTS16.1〜4ビツトに0000のパターンがあ
ると誤ってマルチフレーム同期がとれてしまう為、その
保護の為a101(aは任意)を入れるよう推奨されて
いる。
しかし、FO〜F15のTS16はFO1TS16.1
〜4ビツトの0000パターン以外、シグナリングデー
タを入れ使用する事もあるため、データの性質上当然1
〜4ビツトが0000パターンとなる事が考えられこの
場合擬似マルチフレーム同期がとれてしまう危険性があ
る。
又、上記の防止の為1〜4ビツト中1ビツトを常に1に
固定しておけばこの事を回避できるが、シグナリングデ
ータの伝送量が7/8となり、伝送効率が下がってしま
うという欠点がある。
本発明の目的は、上記従来技術の問題点に鑑みて、マル
チフレーム同期をとるためのビット情報が配置された特
定フレーム中の特定区間を除いて、マルチフレーム中の
他の各フレーム中での前記特定区間に対応する区間にス
クランブルを施し、受信側においてマルチフレーム同期
をとるに当り前記特定区間以外の対応区間のビット情報
によってフレームがずれた状態での同期即ち擬似マルチ
フレーム同期がとられないようにする方式を提供しよう
とするものである。
(課題を解決するための手段) 本発明は上記の目的を達成するために次の手段構成を有
する。
即ち、本発明の擬似マルチフレーム同期防止方式は、送
信側に、マルチフレーム同期をとるためのビット情報が
配置された特定フレームの特定区間を除いてマルチフレ
ーム中の他の各フレーム中での前記特定区間に対応する
区間にスクランブルを施すスクランブラと; 受信側に
、フレーム同期およびマルチフレーム同期をとるための
同期手段と; マルチフレーム同期後に前記スクランブ
ルを施した区間をデスクランブルするデスクランブラと
; を具備することを特徴とするものである。
(作 用) 以下、上記手段構成を有する本発明の擬似マルチフレー
ム同期防止方式の作用を説明する。
マルチフレーム同期はマルチフレーム中の特定フレーム
(例えば第3図のフレームFO)の特定区間(例えばフ
レームFOのTS16中のビット1〜4)のビット情報
を連続して“1”或いはO′″にしておき、受信側でこ
の連続符号の特定区間を捕捉することによりマルチフレ
ーム同期をとっている0本発明方式においては、この特
定区間を除いてマルチフレーム中の他の各フレーム(第
3図でいうならフレームF1〜同F15)中での前記特
定区間に対応する区間(TS16中のビット1〜4)に
スクランブルを施して伝送路上に“1”或いは“O”の
連続が出ないように入力符号を一定の規則でランダム化
して出力している。
従って、受信側でフレーム同期をとる際に特定フレーム
の特定区間以外の対応する区間でマルチフレーム同期が
とられるということはなくなる。
マルチフレーム同期が確立した後は、スクランブルを施
した区間に対しデスクランブルを施すことによりスゲラ
ンプルを施す前の符号に戻すことができるので、その区
間全部をシグナリングデータ伝送のために用いることが
でき伝送効率の低下を来たさずに擬似マルチフレーム同
期を防止することができる。
(実 施 例) 次に本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例の構成図である。100は送
信装置で第3図で示す信号が入力する場合を説明する。
300は受信装置で、これらは伝送路400で結合され
ている。送信装置100内で第3図のフレームフォーマ
ット上でFOのTSI6の1〜4ビツトを除いたFO〜
F15のTSI6のビットにスクランブルをかける。
この操作を行うのがスクランブル回路200で、第2図
にその回路例を示す、信号入力800に入力された信号
はスクランブルされた後出力1000より出力される。
更にこの信号は伝送路400に出力され受信装置300
に入力される。受信装置300内では、まずフレーム同
期回路500に於いてTSOのビットをワード検出する
ことによりフレーム同期がとられる。その後マルチフレ
ーム同期回路600でFO〜F15のTS16の1〜4
ビツトをワード検出し、0000が検出されたフレーム
をFOとすることによりマルチフレーム同期がとられる
その際送信装置内でTS16に第2図で示す回路のよう
なスクランブルがかけられていれば4ビツトに1ビツト
は必ず1が出現するのでFOのTS16の1〜4ビツト
以外に0000は存在しないから擬似マルチフレーム同
期が防止できる。
そしてその後デスクランブル回路700でFOのTS1
6の1〜4ビツトを除いたTS16のビットがデスクラ
ンブルされ、送信装置100でスクランブルがかけられ
る以前の信号に戻される。
このようにTS16にスクランブラ、デスクランブラを
設けることにより、本来の信号はFOのTS16の1〜
4ビツト以外は任意に使えることとなる。
(発明の効果) 以上説明したように本発明は送信側に特定区間のスクラ
ンブル回路を、受信側にフレーム同期、マルチフレーム
同期、特定区間のデスクランブル回路を設けることによ
り、CCITT G704推奨の2.048 MBlS
フレームフォーマットに於いて擬似マルチフレーム同期
を効果的に防止することができるとともに、マルチフレ
ーム同期をとる為の指定されるビットが4ビツトのみで
よく、他のTS16のビットは任意でよい為、伝送効率
も上げる効果がある。
【図面の簡単な説明】 第1図は本発明の擬似マルチフレーム同期防止方式の実
施例の構成図、第2図はスクランブラの一例の回路図、
第3図はCCITT G704推奨の2.048 Me
/Sのフレーム構成図である。 10・・・・・・125μs周期のフレームフォーマッ
ト、 20・・・・・・2mS周期のマルチフレームフ
ォーマット、 30・・・・・・TSOのパターン、4
0・・・・・・TS16のパターン、 100・・・・
・・送信装置、 200・・・・・・スクランブル回路
、 300・・・・・・受信装置、 400・・・・・
・伝送路、 500・・・・・・フレーム同期回路、 
600・・・・・・マルチフレーム同期回路、 700
・・・・・・デスクランブル回路、800・・・・・・
信号入力、 900・・・・・・クロック入力、100
0・・・・・・信号出力、 1100・・・・・・周期
パルス入力。 本発g14y>s似マル乎フレーム阿期荀止方天の交施
伊1事/ 図 スクランブラの一例の回路図 察2 図

Claims (1)

    【特許請求の範囲】
  1. 送信側に、マルチフレーム同期をとるためのビット情報
    が配置された特定フレームの特定区間を除いてマルチフ
    レーム中の他の各フレーム中での前記特定区間に対応す
    る区間にスクランブルを施すスクランブラと;受信側に
    、フレーム同期およびマルチフレーム同期をとるための
    同期手段とマルチフレーム同期後に前記スクランブルを
    施した区間をデスクランブルするデスクランブラと;を
    具備することを特徴とする擬似マルチフレーム同期防止
    方式。
JP63045544A 1988-02-27 1988-02-27 擬似マルチフレーム同期防止方式 Pending JPH01220540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63045544A JPH01220540A (ja) 1988-02-27 1988-02-27 擬似マルチフレーム同期防止方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63045544A JPH01220540A (ja) 1988-02-27 1988-02-27 擬似マルチフレーム同期防止方式

Publications (1)

Publication Number Publication Date
JPH01220540A true JPH01220540A (ja) 1989-09-04

Family

ID=12722308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63045544A Pending JPH01220540A (ja) 1988-02-27 1988-02-27 擬似マルチフレーム同期防止方式

Country Status (1)

Country Link
JP (1) JPH01220540A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673941A (en) * 1979-11-20 1981-06-19 Fujitsu Ltd Scrambler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673941A (en) * 1979-11-20 1981-06-19 Fujitsu Ltd Scrambler

Similar Documents

Publication Publication Date Title
US8065584B2 (en) Transmitting data words
US5023612A (en) Illegal sequence detection and protection circuit
US5163092A (en) Parallel scrambler used in sonet data transmission
US3950616A (en) Alignment of bytes in a digital data bit stream
US4866773A (en) System for interfacing a digital encryption device to a time-division multiplexed communication system
EP0221930A4 (en) FRAME RESTORATION IN A TRANSMISSION SYSTEM.
US4214206A (en) Digital transmission system having direct bit extraction from scrambled bit streams
EP0232043A2 (en) Scrambling data signals
US4864617A (en) System and method for reducing deadlock conditions caused by repeated transmission of data sequences equivalent to those used for inter-device signalling
US4608455A (en) Processing of encrypted voice signals
JPH01220540A (ja) 擬似マルチフレーム同期防止方式
JPS61131637A (ja) スクランブル装置
JP2682321B2 (ja) フレーム同期回路
JPS61191139A (ja) 受信装置
US4712237A (en) Method and apparatus for unscrambling sync-suppressed television signals
JP2752654B2 (ja) スクランブル化符号のデータ伝送方式
JPS61125243A (ja) スクランブル方法
JP2676836B2 (ja) 伝送路符号誤り監視方式
JP2767107B2 (ja) フレームフォーマット変換方法
JPH03259639A (ja) フレーム同期方式
JPH03123226A (ja) スクランブル化データ伝送方式
JPS6239581B2 (ja)
JPH0273740A (ja) フレーム同期方式
JP2723830B2 (ja) 擬似キャリア制御機能付データ回線終端装置
JPH03297237A (ja) データ伝送装置