JPH01220895A - 厚膜導体パターン設計方法 - Google Patents
厚膜導体パターン設計方法Info
- Publication number
- JPH01220895A JPH01220895A JP4724888A JP4724888A JPH01220895A JP H01220895 A JPH01220895 A JP H01220895A JP 4724888 A JP4724888 A JP 4724888A JP 4724888 A JP4724888 A JP 4724888A JP H01220895 A JPH01220895 A JP H01220895A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- mask
- conductors
- conductive paste
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、混成集積回路等における厚膜導体を形成する
マスクに係り、特に、導体路の交叉等で生ずるクロスオ
ーバ領域での導体のマスクの作成法に間する。
マスクに係り、特に、導体路の交叉等で生ずるクロスオ
ーバ領域での導体のマスクの作成法に間する。
「従来の技術」
従来、基板上に印刷技術を用い導体を形成する方法とし
て、導体路をメツシュ等にて成形したマスクを用い、導
電ペーストを塗布し、′焼結することで導体路を形成し
ていた。これら技術において、基板の平坦面上では何ら
問題がないが、例えば、導体路が交叉する場合、下部の
導体路上に絶縁層を設け、その上に上部導体路を形成す
る必要がある。いわゆる、クロスオーバ部分が生ずる。
て、導体路をメツシュ等にて成形したマスクを用い、導
電ペーストを塗布し、′焼結することで導体路を形成し
ていた。これら技術において、基板の平坦面上では何ら
問題がないが、例えば、導体路が交叉する場合、下部の
導体路上に絶縁層を設け、その上に上部導体路を形成す
る必要がある。いわゆる、クロスオーバ部分が生ずる。
このようなりロスオーバを有する所にマスクを用い導体
を形成する場合、従来においては、第２図に示すように
、基板７にクロスオーバ部分８が形成されている場合、
マスク９は段差部ｌＯで、マスクの裏面１１は基板７よ
り浮き上がった状態になる。このような状態で導体ペー
ストを塗布すると、塗布された導体ペーストの量は第２
図のクロスハツチで示すように他の導体部分より多くな
る。第３図は従来における導体路を形成するマスクの形
状と、焼結後の導体を示す図である。従来においては導
体ｌの巾は所要の巾を直線状に形成していた。２はクロ
スオーバ部である。この状態にて、導電ペーストを塗布
し、乾燥・焼結を行なうと、第２図に示すクロスオーバ
８の端部に通常の導体より多く塗布される。この多く塗
布された導電ペーストは、その自重によりあるいは拡散
により横方向に拡がり、第３図（ｂ）に示す導体５のよ
うに、導体が通常の導体３に比べ、横方向ににじみ出し
ふくらんだ状態になる。このような状態で、隣接して他
の導体が形成されるならば導体相互間で短絡する場合も
生じうるものであり問題となっていた。
を形成する場合、従来においては、第２図に示すように
、基板７にクロスオーバ部分８が形成されている場合、
マスク９は段差部ｌＯで、マスクの裏面１１は基板７よ
り浮き上がった状態になる。このような状態で導体ペー
ストを塗布すると、塗布された導体ペーストの量は第２
図のクロスハツチで示すように他の導体部分より多くな
る。第３図は従来における導体路を形成するマスクの形
状と、焼結後の導体を示す図である。従来においては導
体ｌの巾は所要の巾を直線状に形成していた。２はクロ
スオーバ部である。この状態にて、導電ペーストを塗布
し、乾燥・焼結を行なうと、第２図に示すクロスオーバ
８の端部に通常の導体より多く塗布される。この多く塗
布された導電ペーストは、その自重によりあるいは拡散
により横方向に拡がり、第３図（ｂ）に示す導体５のよ
うに、導体が通常の導体３に比べ、横方向ににじみ出し
ふくらんだ状態になる。このような状態で、隣接して他
の導体が形成されるならば導体相互間で短絡する場合も
生じうるものであり問題となっていた。
「発明が解決しようとする課題」
従来のマスクを用いた導体の形成にて、特にクロスオー
バ部の段差部で生じた導電ペーストの過剰な塗布により
発生した導体の横方向への膨らみが問題であった。
バ部の段差部で生じた導電ペーストの過剰な塗布により
発生した導体の横方向への膨らみが問題であった。
本発明は、これら従来の問題点、すなわち、導体の横方
向へのふくらみを解消するものである。
向へのふくらみを解消するものである。
「課題を解決するための手段」
本発明は、上記問題点を解決するため、マスクを用い基
板上に導電ペーストを塗布し、導体路を形成するように
したものにおいて、導体路の交叉等のクロスオーバ領域
における導体のマスクの線巾を通常におけるマスクの線
巾より適宜小さくした厚膜導体パタンの設計方法を提供
するものである。
板上に導電ペーストを塗布し、導体路を形成するように
したものにおいて、導体路の交叉等のクロスオーバ領域
における導体のマスクの線巾を通常におけるマスクの線
巾より適宜小さくした厚膜導体パタンの設計方法を提供
するものである。
「実施例」
以下、図面に基づいて本発明による厚膜導体パターン設
計法法を説明する。第１図（ａ）は本発明による厚膜導
体パターンの一実施例を示す図、第１図（ｂ）は同パタ
ーンを用いて形成された厚膜導体を示す図である。
計法法を説明する。第１図（ａ）は本発明による厚膜導
体パターンの一実施例を示す図、第１図（ｂ）は同パタ
ーンを用いて形成された厚膜導体を示す図である。
導体のマスクの設計において、クロスオーバ部２に対応
する所要の導体１の巾を、クロスオーバ部の高さに応じ
てその巾を適宜小さく設定する。
する所要の導体１の巾を、クロスオーバ部の高さに応じ
てその巾を適宜小さく設定する。
これら巾の設計は、段差部ＩＯに塗布される導電ペース
トの量により定まるが、導電ペーストの粘度も考慮の上
決定される。このようなマスクを用いて導電ペーストを
塗布し、乾燥・焼結することにより第１図（ｂ）に示す
ように、導体３はクロスオーバ部４との境目での導体の
横方向のふくらみをほぼ完全に防止することができる。
トの量により定まるが、導電ペーストの粘度も考慮の上
決定される。このようなマスクを用いて導電ペーストを
塗布し、乾燥・焼結することにより第１図（ｂ）に示す
ように、導体３はクロスオーバ部４との境目での導体の
横方向のふくらみをほぼ完全に防止することができる。
「効果」
以上にて説明したように、本発明による厚膜導体パター
ン設計方法では、基板上のクロスオーバ部があっても、
その上面に印刷される導体は略直線状に形成され、従来
における導体のふくらみにて生ずる短絡等の不具合を防
止しうるものであり、また、導体が略直線状に形成しう
ろことから、より細い導体または、単位面積当りの導体
の数を実質的に増加しつるものである。
ン設計方法では、基板上のクロスオーバ部があっても、
その上面に印刷される導体は略直線状に形成され、従来
における導体のふくらみにて生ずる短絡等の不具合を防
止しうるものであり、また、導体が略直線状に形成しう
ろことから、より細い導体または、単位面積当りの導体
の数を実質的に増加しつるものである。
第１図（ａ）は本発明により厚膜導体パターンの一実施
例の平面図、同（ｂ）は同パターンを用いた導体の形状
を示す平面図、第２図は厚膜導体の要部断面図、第３［
！Ｉ （ａ）は従来の厚膜導体パターンの平面図、同図
（ｂ）は同パターンを用いた導体の形状を示す平面図で
ある。 図中、ｌはマスク上の導体、２．４はクロスオーバ部、
３は導体、７は基板、８はクロスオーバ部、９はマスク
、１０は段差部である。 特許出願人 株式会社富士通ゼネラル 第７図 ［ａ］ ［ｂ） 、 第２図
例の平面図、同（ｂ）は同パターンを用いた導体の形状
を示す平面図、第２図は厚膜導体の要部断面図、第３［
！Ｉ （ａ）は従来の厚膜導体パターンの平面図、同図
（ｂ）は同パターンを用いた導体の形状を示す平面図で
ある。 図中、ｌはマスク上の導体、２．４はクロスオーバ部、
３は導体、７は基板、８はクロスオーバ部、９はマスク
、１０は段差部である。 特許出願人 株式会社富士通ゼネラル 第７図 ［ａ］ ［ｂ） 、 第２図
Claims (1)
- マスクを用い基板上に導電ペーストを塗布し、導体路を
形成するようにしたものにおいて、導体路の交叉等のク
ロスオーバ領域における導体のマスクの線巾を通常にお
けるマスクの線巾より適宜小さくしたことを特徴とする
厚膜導体パタン設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4724888A JPH01220895A (ja) | 1988-02-29 | 1988-02-29 | 厚膜導体パターン設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4724888A JPH01220895A (ja) | 1988-02-29 | 1988-02-29 | 厚膜導体パターン設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220895A true JPH01220895A (ja) | 1989-09-04 |
Family
ID=12769947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4724888A Pending JPH01220895A (ja) | 1988-02-29 | 1988-02-29 | 厚膜導体パターン設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390466U (ja) * | 1989-12-28 | 1991-09-13 | ||
| JP2011166073A (ja) * | 2010-02-15 | 2011-08-25 | Fujikura Ltd | プリント配線板の製造方法及びプリント配線板 |
-
1988
- 1988-02-29 JP JP4724888A patent/JPH01220895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390466U (ja) * | 1989-12-28 | 1991-09-13 | ||
| JP2011166073A (ja) * | 2010-02-15 | 2011-08-25 | Fujikura Ltd | プリント配線板の製造方法及びプリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020166685A1 (en) | Circuit element mounting board and circuit element mounting method | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| JP3033805B2 (ja) | 厚膜ｉｃのバイアホールの形成方法 | |
| JP7782350B2 (ja) | スクリーン印刷法による回路基板の製造方法 | |
| JPS6034096A (ja) | 厚膜回路及びその製造方法 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| KR920010135B1 (ko) | 고저항기 제조 방법 | |
| JPH04302496A (ja) | 多層回路基板およびその製造方法 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPH056687Y2 (ja) | ||
| JP2003078248A (ja) | ビアホールを有する厚膜多層基板の製造方法 | |
| JPS59204254A (ja) | 多層配線マスタスライスｉｃの製造方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS6358996A (ja) | ハイブリツドｉｃの導体パタ−ン形成方法 | |
| JP2000021613A (ja) | チップ型抵抗器の製造方法 | |
| JPH03196692A (ja) | Ｉｃリード半田付け用のパッド | |
| JPS635261Y2 (ja) | ||
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JP2739311B2 (ja) | 配線基板 | |
| JPH01287991A (ja) | クロスオーバ形成方法 | |
| JPS6342536Y2 (ja) | ||
| JPH10135632A (ja) | 厚膜多層回路基板の製造方法および厚膜印刷スクリーン | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPS63107086A (ja) | 両面印刷配線板の製造方法 |