JPS59204254A - 多層配線マスタスライスｉｃの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、多層配線マスクスライスＩＣの製造方法に関
するものである。、 ＬＳＩの製造方法の一つとして、プロセスの拡散工程終
了までのパターンを固定し、配線パターンを品種に応じ
て変更するというマスクスライス方式が知られている。

一方ＬＳＩにおいては、複数の配線パターンを素子上に
縦横に錯綜させて形成する必要上、層間絶ｉ４層を介し
て複数のパターンを積層させると共に所定の箇所におい
てコンタクトホールな介して上下の配線パターンを電気
的に接続するという多層配線構造か採用されている。

従来多層配線のマスタスライスＩＣを製造する場合、固
定パターンによる拡散工程か終了したのち、品種に応じ
た第１層パターン、第２層パターンを順次形成していた
ため、各層パターンごとにホトマスクを準備しなければ
ならないという煩雑さがあった。

本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は配線パターン用フォトマスクの個数を低減
させた多層配線用マスクスライスＩＣの製造方法を提供
することにある。

上記目的を達成する本発明は、第１１醤配線パターンを
固定すると共に第２層以降の配線パターンを品種に応じ
て変更するように構成され、品種に応じて種々の第１層
配線パターン用ホトマスクン準備する手間が省かれる。

以下本発明の詳細を実施例によって説明する。

第１図乃至第２図は本発明の一実施例によってセットリ
セット何フリップ・フロップを製造する場合のテツゾ平
面図である。

まず第１図に示すように、適宜な公知手法によリシリコ
ンヂツプ１上にソース領域Ａ、ドレイン領域Ｂを形成し
た後、チップ全面をゲート酸化膜で被覆する。引続き、
ソース領域Ａとドレイン領域Ｂ内に電極形成用ホールを
開設した後ソース電極ａ、ドレイン電極す、ゲート電極
Ｃ及び固定の第１層配線パターンｄを形成する。最後に
、チップ全面に層間絶縁層を形成する。なお図示の便宜
上各電極と配線パターンの幅を無視すると共に、酸化膜
と絶縁層が透明であるがのように示している。

次に第２図に示すように当該フリップ・フロップを構成
するのに必要なコンタクトホールｅを形成し、引続きこ
れらコンタクトホールを連ねるよ°子 うに第２層の配線バターダ）形成する。最後にチップ全
面をパッシベーション膜で被覆する。なお第２図に示さ
れているアルファベットは、通常のセットリセット付フ
リップ・フロップで使用される端子記号である。また上
述した箇々の製造工程は、すべて公知慣用のものである
から、これについての更に詳細な説明を要しないであろ
う。

以上２層配線構造の場合について本発明を例示したが、
３層以上の配線構造についても同様に本発明を適用でき
ることは明らかである。

以上説明したように、本発明は、第１層配線パターンを
固定すると共に第２層以降の配線パターンを品種に応じ
て変更する構成であるから、品種に応じて種々の第１層
配線パターン用ホトマスクを阜備する必要がなくなり、
ＩＣの設計時間と費用が大幅に低減される。また製造工
程を節減できるという利点もある。

【図面の簡単な説明】

第１図、第２図は本発明の一実施例を説明するためのチ
ップ平面図である。 Ａ・・・ソース領域、Ｂ・・・ドレイン領域、ａ・・・
ソース電極、ｂ・・・ドレイン電極、Ｃ・・・ゲート領
域、ｄ・・・第１層配線パターン、ｅ・・・コンタクト
ホール、ｆ・・・第２層配線パターン。 特許出願人　　住友電気工業株式会社 代　理　人　弁理士玉畠久五部 第２図　　　Ｊ

Claims (1)

【特許請求の範囲】
1. 固定の第１層配線パターンを形成し、引続き品種に応じ
   て変更される第２層以降の配線パターンを順次形成する
   ことを特徴とする多層配線マスクスライスＩＣの製造方
   法。