JPH01222052A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH01222052A JPH01222052A JP4884188A JP4884188A JPH01222052A JP H01222052 A JPH01222052 A JP H01222052A JP 4884188 A JP4884188 A JP 4884188A JP 4884188 A JP4884188 A JP 4884188A JP H01222052 A JPH01222052 A JP H01222052A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- tungsten
- substrate
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板の表面に金属膜を選択的に形収
する。半導体製造装置に関するものである。
する。半導体製造装置に関するものである。
半導体装置の微細化が進むにつれ、低いコンタクト抵抗
、高いエレクトロマイグレーション耐性、低温での加工
性、等に対する要求が高まっている。これらに対し、化
学的気相成長法（以下ＣＶＤ法と称する）を用いて金属
面あるいは半導体面上に選択的に金属膜を堆積する選択
性メタルＣｖＤ法は極めて何効である。第２図に従来型
選択性メタルＣＶＤ装置の構成図を示す゛。図において
、１１１は反応ヘッド、（！１は反応室、（３１は反応
ガス、１６１はコンタクトホール、（６）は絶縁幌、ｔ
ｙｌ 、 （９１は金Ｍ准積膜、（８）は半導体基板、
ｔｔｏ＋は峯板保持台全示す。
、高いエレクトロマイグレーション耐性、低温での加工
性、等に対する要求が高まっている。これらに対し、化
学的気相成長法（以下ＣＶＤ法と称する）を用いて金属
面あるいは半導体面上に選択的に金属膜を堆積する選択
性メタルＣｖＤ法は極めて何効である。第２図に従来型
選択性メタルＣＶＤ装置の構成図を示す゛。図において
、１１１は反応ヘッド、（！１は反応室、（３１は反応
ガス、１６１はコンタクトホール、（６）は絶縁幌、ｔ
ｙｌ 、 （９１は金Ｍ准積膜、（８）は半導体基板、
ｔｔｏ＋は峯板保持台全示す。
動作について説明する。反応室（！１において半導体基
板（８）は基板保持台（１０１の上に置かれる０ただし
、半導体基板（８）上にはあらかじめ杷縁幌（６１が形
成されており、さらに写真製版技術によりコンタクトホ
ール＋６１が開口されている。反応ガス（３１が導入さ
れると化学反応により金Ｉｊ／４膜（７）。
板（８）は基板保持台（１０１の上に置かれる０ただし
、半導体基板（８）上にはあらかじめ杷縁幌（６１が形
成されており、さらに写真製版技術によりコンタクトホ
ール＋６１が開口されている。反応ガス（３１が導入さ
れると化学反応により金Ｉｊ／４膜（７）。
（９１が半導体面上に選択的に堆積される。例えばシリ
コン基板に対し、六フッ化タングステンを反応ガスとし
て用いると、タングステン膜がシリコン面にのみ堆積さ
れる。
コン基板に対し、六フッ化タングステンを反応ガスとし
て用いると、タングステン膜がシリコン面にのみ堆積さ
れる。
従来の選択性メタルＣＶＤ装置では半導体基板側面が反
応ガスに対して露出しており、また半導体基板裏面へも
反応ガスが回り込むため、半導体基板側面及び裏面にも
金属膜（９）が堆積する。つまり、コンタクトホールな
どの本来金属膜を堆積させるべき部分以外の箇所におい
ても供給反応ガスが消費されるため、堆積率が低くなり
、またその結果として堆積時間が長くなるので選択性が
悪くなるという問題があった。
応ガスに対して露出しており、また半導体基板裏面へも
反応ガスが回り込むため、半導体基板側面及び裏面にも
金属膜（９）が堆積する。つまり、コンタクトホールな
どの本来金属膜を堆積させるべき部分以外の箇所におい
ても供給反応ガスが消費されるため、堆積率が低くなり
、またその結果として堆積時間が長くなるので選択性が
悪くなるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので金属膜の堆積の処理時間を短縮できる選択性メ
タルＣＶＤ装置を得ることを目的とする。
たもので金属膜の堆積の処理時間を短縮できる選択性メ
タルＣＶＤ装置を得ることを目的とする。
この発明に係る選択性メタルＣＶＤ装置は、絶縁物質か
らなる基板被覆手段を設けたものである。
らなる基板被覆手段を設けたものである。
この発明によれば基板被覆手段により供給反応ガスが、
半導体基板の側面が裏面のように金属膜′ｆｒ堆積する
必要のない箇所に接触しない。
半導体基板の側面が裏面のように金属膜′ｆｒ堆積する
必要のない箇所に接触しない。
以下、この発明の一実施例？図について説明する。なお
、第２図と同一符号は相当部分ｔ−表わすものであり説
明は省略する。第１図において、基板被覆手段＋４１ｉ
ｊ、反応室（２１に置かれた半導体基板（８）の側面及
び裏面を積い込んでいる◎ただじ、基板被覆手段）４；
への金属膜堆積を避けるため、基板被覆手段１４１け絶
縁物質によって構成される。上記実施例によれば供給反
応ガスは半導体基板（８）の主面でのみ消費されるので
堆積率が上昇し、ｍ積時間が短縮される。
、第２図と同一符号は相当部分ｔ−表わすものであり説
明は省略する。第１図において、基板被覆手段＋４１ｉ
ｊ、反応室（２１に置かれた半導体基板（８）の側面及
び裏面を積い込んでいる◎ただじ、基板被覆手段）４；
への金属膜堆積を避けるため、基板被覆手段１４１け絶
縁物質によって構成される。上記実施例によれば供給反
応ガスは半導体基板（８）の主面でのみ消費されるので
堆積率が上昇し、ｍ積時間が短縮される。
なお、上記実施−ｊではコンタクトホール１５）への選
択的金属膜堆積について説明したが、金属配線への選択
的堆積の場合についても上記実施−１と同様の効果を奏
する。
択的金属膜堆積について説明したが、金属配線への選択
的堆積の場合についても上記実施−１と同様の効果を奏
する。
以上のように、この発明によれば基板被覆手段を設けた
ので、半導体基板への金属膜の堆積時間を短縮できる。
ので、半導体基板への金属膜の堆積時間を短縮できる。
第１図はこの発明の一実施例による選択性メタルＣＶＤ
装置１ｔを示す断面側面図、第２図は従来の選択性メタ
ルＣＶＤ装ｒ１ｔを示す断面図である。 Ｉｌｌは反応ヘッド、（２Ｉは反応室、１３１は反応ガ
ス、＋４１に基板被覆手段。 なお、図中、同一符号は同一、又は相当部分？示す。
装置１ｔを示す断面側面図、第２図は従来の選択性メタ
ルＣＶＤ装ｒ１ｔを示す断面図である。 Ｉｌｌは反応ヘッド、（２Ｉは反応室、１３１は反応ガ
ス、＋４１に基板被覆手段。 なお、図中、同一符号は同一、又は相当部分？示す。
Claims (1)
- 金属または半導体に選択的に堆積しうる選択性金属化
学的気相成長装置において、半導体基板の金属が堆積す
るのを防止すべき部分を覆う絶縁物質からなる基板被覆
手段を備えたことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4884188A JPH01222052A (ja) | 1988-03-02 | 1988-03-02 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4884188A JPH01222052A (ja) | 1988-03-02 | 1988-03-02 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01222052A true JPH01222052A (ja) | 1989-09-05 |
Family
ID=12814475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4884188A Pending JPH01222052A (ja) | 1988-03-02 | 1988-03-02 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01222052A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272748A (ja) * | 1989-04-14 | 1990-11-07 | Sony Corp | 半導体装置の製造方法およびレーザビーム処理装置 |
| US5700738A (en) * | 1995-03-31 | 1997-12-23 | Nec Corporation | Method for producing a semiconductor device |
-
1988
- 1988-03-02 JP JP4884188A patent/JPH01222052A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272748A (ja) * | 1989-04-14 | 1990-11-07 | Sony Corp | 半導体装置の製造方法およびレーザビーム処理装置 |
| US5700738A (en) * | 1995-03-31 | 1997-12-23 | Nec Corporation | Method for producing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100236668B1 (ko) | 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법 | |
| US5273775A (en) | Process for selectively depositing copper aluminum alloy onto a substrate | |
| EP0371854A3 (en) | Method for selectively depositing refractory metal on semiconductor substrates | |
| JPS6278816A (ja) | シリコン基板上に金属を選択的に付着する方法 | |
| JP3374322B2 (ja) | チタン膜及びチタンナイトライド膜の連続成膜方法 | |
| JPH08222569A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| WO1999028955A3 (en) | Chemical vapor deposition of titanium on a wafer comprising an in-situ precleaning step | |
| US5789028A (en) | Method for eliminating peeling at end of semiconductor substrate in metal organic chemical vapor deposition of titanium nitride | |
| JPH01222052A (ja) | 半導体製造装置 | |
| DE3665961D1 (en) | Process for selectively filling contact holes made by etching in insulating layers with electrically conductive materials for the manufacture of high-density integrated semiconductor circuits, and apparatus used for this process | |
| KR0139718B1 (ko) | 금속막 선택영역 기상성장방법 | |
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| JPH08213344A (ja) | 半導体製造装置および製造方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| JPH0636411B2 (ja) | 半導体装置の製造方法 | |
| JP2841439B2 (ja) | 半導体装置の製造方法 | |
| JPH01223728A (ja) | 半導体装置の製造方法 | |
| US7375039B2 (en) | Local plasma processing | |
| JP3767429B2 (ja) | チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPS6057925A (ja) | シリコン上へのタングステン膜の形成方法 | |
| JPH02114635A (ja) | 半導体装置の製造方法 | |
| JP2926755B2 (ja) | 半導体装置の製造方法及びｃｖｄ装置 | |
| JPH0530055B2 (ja) | ||
| JPH05209272A (ja) | タングステン膜の成長方法 |