JPS6278816A - シリコン基板上に金属を選択的に付着する方法 - Google Patents

シリコン基板上に金属を選択的に付着する方法

Info

Publication number
JPS6278816A
JPS6278816A JP61163944A JP16394486A JPS6278816A JP S6278816 A JPS6278816 A JP S6278816A JP 61163944 A JP61163944 A JP 61163944A JP 16394486 A JP16394486 A JP 16394486A JP S6278816 A JPS6278816 A JP S6278816A
Authority
JP
Japan
Prior art keywords
metal
tungsten
layer
deposition
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61163944A
Other languages
English (en)
Other versions
JPH0573254B2 (ja
Inventor
サブラマニアン・スリカンテスワラ・イヤー
ラジヴ・ヴアサント・ジヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6278816A publication Critical patent/JPS6278816A/ja
Publication of JPH0573254B2 publication Critical patent/JPH0573254B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は半導体基板上に金属領域を形成する付着技術に
関し、さらに詳細には集積回路チップ上にタングステン
接点を形成するタングステンの差動選択付着のための製
造方法に関する。
Ｂ、従来技術 後続の平面化処理のためバイア中にタングステン接点金
属を選択付着するための従来技術では。
’　　　ＷＦ、ガスからのＷが露出されたシリコン領域
のＳｉと置換されて薄いＷ表面を作り出す置換反応が用
いられる。次に水素がＣＶＤ反応装置に導入され、タン
グステンがＷＦ、ソース・ガスとの反応により付着され
る。
米国特許第３７８５８６２号は二酸化シリコンを含む基
板上にタングステンを付着する工程に関する。この工程
は封止された室内で二酸化シリコンの層を加熱する段階
を含む、窒素のような不活性ガス、および水素のような
還元ガスが室内に導入される。二酸化珪素層をエツチン
グしてタングステンの比較的薄い層をその上に付着させ
るため、二酸化珪素層が次に短期間六弗化タングステン
で処理される。次に未反応の六弗化物が室から一掃され
る。不活性ガス流は停止され、追加的な還元ガスと新た
に気化された六弗化物が室内で混合されて六弗化物を還
元し、さらにそれらの金属成分の比較的薄い層を上記薄
い層の上に付着させる。
シリコン酸化物表面の六弗化物による処理は酸化物層を
エツチングし、耐火性金属層がこのような処理をしない
場合よりはるかに良く付着するようにその特性を変え、
さらに同時に生じる小量の六弗化物の還元がエツチング
段階の間エツチングによる腐蝕を制御し、これによって
ＰＮ接合を覆う二酸化珪素をそれ以上のエツチングから
保護する。
米国特許第４３４９４０８号は半導体基板上に耐火性金
属（タングステン）を付着する方法に関し、そこではパ
ッシベーション物質も金属の周囲に付着される。
これは酸素ドーピングした多結晶シリコン層を半導体基
板の１つの表面に付着し、次に燐ドーピングした多結晶
シリコン層を最初の層の一番外側の表面に付着すること
により達成される。その後で、金属が付着される基板の
表面領域を露出させるため窓がこれらの層にエツチング
される。その後、タングステン接点がＣＶＤ法により基
板の露出した表面領域上に付着される。
ＣＶＤ法に従って、基板をＣＶＤ反応装置内に置いて基
板を加熱することによりタングステン（Ｗ）が表面領域
に付着される。次に六弗化タングステン（ｗＦｓ）およ
びアルゴン（Ａ　ｒ）または窒素（Ｎ２）のような不活
性キャリア・ガスが反応装置に供給され２六弗化タング
ステンは次式に従ってシリコンと反応する。
２ＷＦ、＋３Ｓｉ→２Ｗ↓＋３ＳｉＦ、↑５００オング
ストロームないし２０００オングストロームの厚さの層
が付着された後、タングステンの付着は停止する。約４
０００オングストロームの厚さの層が所望されるので、
付着工程を変更しなければならない。２０００オングス
トロームないし、３５００オングストロームのタングス
テンをさらに付着するため、温度が下げられる。
この時点で、水素（Ｎ２）が六弗化タングステンおよび
キャリヤガスに加えられる。六弗化タングステンは水素
と反応して次式に従って所期の追加のタングステンを付
着する。
ＷＦ、＋３Ｈ，→Ｗ↓＋６ＨＦ↑ Ｃ０発明が解決しようとする問題点 本発明の目的は集積回路チップ上にタングステン接点を
形成するための改良された方法を提供することにある。
本発明の別の目的はタングステンの差動選択付着のため
の方法を提供することにある。
本発明の他の目的は集積回路接触孔内に金属の平面化ス
タッドを製造するための改良された方法を提供すること
にある。
Ｄ０問題点を解決するための手段 本発明によれば、半導体基板上に金属領域を形成するた
めの付着技術、さらに詳細には、集積回路チップ上にタ
ングステン接点を形成するタングステンの差動選択付着
のための製造方法が提供される。
開口を有する二酸化シリコンのマスク層をその上に有す
るシリコン基板を含む付着室に六弗化タングステン・ガ
ス（ＷＦ６）が導入される。選択付着がなされる露出し
たＳｉ表面が最初次の置換反応によりＷ表面に変換され
る。
２　Ｗ　Ｆ　６＋　３　Ｓ　ｘ→２Ｗ＋３ＳｉＦ４表面
が置換された後、既に変換されたＷ表面上における部分
的優先的核生成によりＷの付着を行なうようにＷＦｓが
Ｈ２と混合される。更にＮＦ３が装置に供給され、さら
に反応室においてタングステンに対する同時エツチング
状態を作り出すようにプラズマが形成される。
ＮＦ、の量および室内へ供給されるプラズマ出力はＳｉ
ｎ、表面が常に清浄に保たれることを確実とする程度の
ものである。したがって、Ｓ　ｉ０２上に形成される可
能性のあるあらゆる核が直ちに一掃される。露出したＷ
表面上での付着速度はＳｉｎ２表面上におけるよりもは
るかに速いので、エツチング作用にかかわらずこれらの
領域に正味の付着が生じる。
Ｅ、実施例 超ＬＳＩ　　（ＶＬＳＩ）チップ上の接点ならびにレベ
ル間バイアは、金属による被覆の観点から重大な関心事
である。大きな凹凸によってステップにおける被覆が不
十分となり、これはエレクトロマイグレーションその他
の問題を生じる。これらの問題は第１図に示すようにバ
イアにおける金属の平面化スタッドの使用により最小に
できる。第１図では、金属スタッド１０が半導体基板１
４上の絶縁層１２における接触孔（バイア）に設けられ
ている。
しかし、バイアのみに選択付着する工程及びこの構造を
平面化する工程は非常に複雑な工程である。タングステ
ンの選択化学蒸着技術（ＣＶＤ）が用いられてきた。こ
れらの技術では、置換反応が用いられ、六弗化タングス
テンＷＦ、ソース・ガスからのタングステンＷが、露出
されたシリコン領域のシリコンＳｉに置き換る。
２ＷＦ、＋３Ｓｉ→２　Ｗ　＋３　Ｓ　ｘ　Ｆ　４これ
は選択反応そのものであるが、自己制限的であるという
限界を有する。表面（数１００オングストロ一ム程度の
）がＷに変換された後は、もはや置換は生じない。この
時点で、水素がＣＶＤ反応装置に供給される。ここでタ
ングステンは正味の反応により付着される。
ＷＦ、＋３Ｈ２→Ｗ＋６ＨＦ 工程のこの部分で、Ｗは核生成型の過程により付着され
る。このような工程では、非常に清浄な５ｉ０２表面が
存在しなければ、上記反応においてＳｉＯ□上の核生成
中心を回避し、工程の最初の部分で作られたＷ表面上の
みにＷを選択的に付着させることは不可能となる。この
技術には重大な実際上の問題がある。清浄なＳｉｎ、表
面を維持することは非常に難しく、選択付着は再現可能
で信頼性のある方法では不可能であることが分った。さ
らに、Ｗの厚いフィルム（＞ｌｏＯｎｍ）が付着される
と１選択性が失われることも分った。
上記の難点を克服するため、本発明は選択付着を達成す
るための改善された技術を提供する。工程を実行するた
めの構造を第２図に概略的な形で示す。付着工程室３０
は試料を収納している。六弗化タングステン・ガスがボ
ート３４を通って室３０に導入される。水素−ヘリウム
の組合せがボート３４を通って室３０に導入される。ｒ
、ｆ。
発生器３８により励起が行われ、赤外線センサ・ランプ
組立体３６が設けられている。高真空弁４８、絞り弁４
６、送風機４４およびポンプ４２がボート４０を介して
室３０を排気するため設けられる。工程の最初の部分は
上述した従来技術の各段階と同じである。選択付着が行
われる露出したＳｉ表面は最初次の置換反応によりＷ表
面に変換される。
２ＷＦＧ＋３Ｓｉ→２Ｗ＋３ＳｉＦ。
表面が置換された後、工程の第２の部分が開始される。
これは３つのパラメータを含んでいる。
第１に、既に変換されたＷ表面上に部分的優先的核生成
によりＷの付着を与えるために、以前のようにＷＦ、が
Ｈ２と混合される。さらに、ＷＦ、が装置に供給され、
反応室においてプラズマが打撃される。後の２つの作用
の効果はタングステンに対する同時エツチング状態を形
成する事である。
Ｆ＋Ｗ−一→ＷＦ６ （ここでは、電荷のつりあいは無視した。）ＮＦ３の量
と室内に供給されるプラズマ出力は、Ｓ　ｉ　０２表面
が常に清浄に保たれることを確実とする程度である。し
たがって、Ｓｉｎ、表面に形成される可能性のある核が
直ちに一掃される。露出したＷ表面上での付着速度はＳ
ｉｎ、表面上におけるよりもはるかに大きいので、ゆっ
くりではあるが、エツチング作用にかかわらずこれらの
領域に正味の付着が生じる。重要な利点は厚いＷフィル
ムに対しても選択性が維持されることである。
また、工程の第２の部分における付着速度はプラズマに
より実際に増大される。
結果として得られる接点構造を第３図の概略図に示す。
本発明に従って二酸化シリコン層１２のバイア孔内の金
属スタッドで形成された金属接点１０はアルミニウム層
１６とｎ＋領域２４に相互接続する。くぼんだ酸化物絶
縁領域２０とゲート酸化物１８を有するポリシリコン・
ゲート２２が集積回路の残部を形成する。
このようにして、準選択的反応を行ない、それを本来の
エツチング工程と組合わせて非常に厚い選択付着フィル
ムも可能である真に選択的なＷ付着工程をもたらす差動
選択付着技術が得られた。
【図面の簡単な説明】
第１図は本発明で用いられる接触孔内の平面化金属スタ
ッドを示す集積回路チップの断面の概略図、第２図は本
発明の方法において用いられる典型的な装置の概略図、
第３図は本発明の方法を用いるタングステンの付着を含
む集積回路チップの断面を示す概略図である。 １０・・・・金属スタッド、１２・・・・絶縁層、１４
・・・・半導体基板、３０・・・・付着工程室。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名）

Claims (4)

    【特許請求の範囲】
  1. （１）開口を有する二酸化シリコン・マスク層を有する
    シリコン基板上に金属を選択的に付着する方法であつて
    、 上記シリコン基板を収容する容器中に金属ソース・ガス
    を導入して、上記シリコン基板上の上記二酸化シリコン
    の開口中において上記基板表面のシリコンを上記ソース
    ・ガスに由来する上記金属で置き換えて付着金属層を形
    成するステップと、上記容器中に上記金属ソース・ガス
    と共に水素を導入して、上記水素を上記金属ソース・ガ
    スと反応させ、上記付着金属層及び上記二酸化シリコン
    層を含む上記基板表面上に、上記付着金属層上では上記
    二酸化シリコン層上よりも大きな速度で付着が起きるよ
    うに、さらに上記金属を付着させるステップと、 上記容器中にエッチング・ガスを導入し、上記エッチン
    グ・ガスを活性化して、上記二酸化シリコン表面上を金
    属の存在しない状態に保つと共に上記付着金属層上では
    さらに金属の付着が生じるように、上記さらに付着され
    た金属のエッチングを行なうステップとを含む シリコン基板上に金属を選択的に付着する方法。
  2. （２）上記ソース・ガスが６フッ化タングステンであり
    、上記金属がタングステンである特許請求の範囲第（１
    ）項記載の方法。
  3. （３）上記エッチング・ガスが３フッ化窒素である特許
    請求の範囲第（２）項記載の方法。
  4. （４）上記さらに金属を付着させるステップと上記エッ
    チング・ステップとが同時に行なわれる特許請求の範囲
    第（３）項記載の方法。
JP61163944A 1985-09-27 1986-07-14 シリコン基板上に金属を選択的に付着する方法 Granted JPS6278816A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/780,871 US4617087A (en) 1985-09-27 1985-09-27 Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US780871 1991-10-18

Publications (2)

Publication Number Publication Date
JPS6278816A true JPS6278816A (ja) 1987-04-11
JPH0573254B2 JPH0573254B2 (ja) 1993-10-14

Family

ID=25120959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61163944A Granted JPS6278816A (ja) 1985-09-27 1986-07-14 シリコン基板上に金属を選択的に付着する方法

Country Status (4)

Country Link
US (1) US4617087A (ja)
EP (1) EP0216157B1 (ja)
JP (1) JPS6278816A (ja)
DE (1) DE3675129D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
JPH01319679A (ja) * 1988-06-08 1989-12-25 L'air Liquide 半導体装置の製造プロセスに適用される改良された選択ｃｖｄ
JP2007302910A (ja) * 2006-05-08 2007-11-22 Canon Inc 膜の製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274345A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置の製造方法
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film
US4741928A (en) * 1985-12-27 1988-05-03 General Electric Company Method for selective deposition of tungsten by chemical vapor deposition onto metal and semiconductor surfaces
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US5069749A (en) * 1986-07-29 1991-12-03 Digital Equipment Corporation Method of fabricating interconnect layers on an integrated circuit chip using seed-grown conductors
JPH01501985A (ja) * 1986-07-31 1989-07-06 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 改良メタライゼーションを有する半導体デバイス
US4751101A (en) * 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6
EP0322466A1 (en) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides
NL8800221A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5071788A (en) * 1988-02-18 1991-12-10 International Business Machines Corporation Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US4998152A (en) * 1988-03-22 1991-03-05 International Business Machines Corporation Thin film transistor
FR2629839B1 (fr) * 1988-04-07 1991-03-22 Pauleau Yves Procede de depot de metaux refractaires
US4997520A (en) * 1988-06-10 1991-03-05 Texas Instruments Incorporated Method for etching tungsten
JPH0622218B2 (ja) * 1988-08-06 1994-03-23 富士通株式会社 エッチング方法
KR940000906B1 (ko) * 1988-11-21 1994-02-04 가부시키가이샤 도시바 반도체장치의 제조방법
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5202287A (en) * 1989-01-06 1993-04-13 International Business Machines Corporation Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
US5100501A (en) * 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
DE69026178T2 (de) * 1989-09-26 1996-08-14 Canon Kk Verfahren zum Herstellen einer abgeschiedenen Schicht, und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2960466B2 (ja) * 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
EP0528795A1 (en) * 1990-04-30 1993-03-03 International Business Machines Corporation Apparatus for low temperature cvd of metals
EP0478871B1 (en) * 1990-10-01 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Formation of contact plugs by blanket CVD deposition and etchback
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
DE4038990C1 (ja) * 1990-12-06 1992-04-09 Siemens Ag, 8000 Muenchen, De
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5201995A (en) * 1992-03-16 1993-04-13 Mcnc Alternating cyclic pressure modulation process for selective area deposition
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US6355553B1 (en) * 1992-07-21 2002-03-12 Sony Corporation Method of forming a metal plug in a contact hole
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
US5663098A (en) * 1992-10-08 1997-09-02 Sandia Corporation Method for deposition of a conductor in integrated circuits
EP0706425A4 (en) * 1994-04-08 1997-12-29 Mark A Ray SELECTIVE PLASMA DEPOSIT
US5709772A (en) 1996-03-29 1998-01-20 Applied Materials, Inc. Non-plasma halogenated gas flow to prevent metal residues
US6067999A (en) * 1998-04-23 2000-05-30 International Business Machines Corporation Method for deposition tool cleaning
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US10930493B2 (en) * 2018-10-29 2021-02-23 Applied Materials, Inc. Linerless continuous amorphous metal films
US11315877B2 (en) 2020-03-12 2022-04-26 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11393756B2 (en) 2020-03-16 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200966A (ja) * 1984-03-16 1985-10-11 ジ−ナス　インコ−ポレイテツド 複合被膜
JPS621228A (ja) * 1985-06-26 1987-01-07 Fujitsu Ltd タングステンシリサイドの選択成長方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200966A (ja) * 1984-03-16 1985-10-11 ジ−ナス　インコ−ポレイテツド 複合被膜
JPS621228A (ja) * 1985-06-26 1987-01-07 Fujitsu Ltd タングステンシリサイドの選択成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
JPH01319679A (ja) * 1988-06-08 1989-12-25 L'air Liquide 半導体装置の製造プロセスに適用される改良された選択ｃｖｄ
JP2007302910A (ja) * 2006-05-08 2007-11-22 Canon Inc 膜の製造方法

Also Published As

Publication number Publication date
EP0216157A2 (en) 1987-04-01
US4617087A (en) 1986-10-14
DE3675129D1 (de) 1990-11-29
EP0216157B1 (en) 1990-10-24
EP0216157A3 (en) 1988-08-31
JPH0573254B2 (ja) 1993-10-14

Similar Documents

Publication Publication Date Title
JPS6278816A (ja) シリコン基板上に金属を選択的に付着する方法
US6143377A (en) Process of forming a refractory metal thin film
EP0377137B1 (en) Method for selective deposition of refractory metals on silicon substrates
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法
US4732801A (en) Graded oxide/nitride via structure and method of fabrication therefor
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
US6503822B2 (en) Methods for insitu plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
EP0498580A1 (en) Method for depositing a metal film containing aluminium by use of alkylaluminium halide
EP0493002A1 (en) Process for forming deposition film
JPH0577327B2 (ja)
JP2578192B2 (ja) 半導体装置の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
US6569756B1 (en) Method for manufacturing a semiconductor device
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JPH1032248A (ja) タングステン膜形成法
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
KR930005947B1 (ko) 반도체장치 제조방법
JPH07114203B2 (ja) 半導体装置の製造方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
US6180513B1 (en) Apparatus and method for manufacturing a semiconductor device having a multi-wiring layer structure
JP3109091B2 (ja) 半導体装置の製造方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPH08186173A (ja) 半導体装置の製造方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees