JPH01222654A - 過電圧防止機能付昇圧回路 - Google Patents
過電圧防止機能付昇圧回路Info
- Publication number
- JPH01222654A JPH01222654A JP5006088A JP5006088A JPH01222654A JP H01222654 A JPH01222654 A JP H01222654A JP 5006088 A JP5006088 A JP 5006088A JP 5006088 A JP5006088 A JP 5006088A JP H01222654 A JPH01222654 A JP H01222654A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- diode
- inverter
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003449 preventive effect Effects 0.000 title abstract 2
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 230000010355 oscillation Effects 0.000 claims abstract description 10
- 230000002265 prevention Effects 0.000 claims description 6
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大電力を制御する半導体集積回路内で用いられ
る昇圧回路に関する。
る昇圧回路に関する。
従来、この種の回路にはダイオードとコンデンサと発振
回路を組み合わせた昇圧回路があった。
回路を組み合わせた昇圧回路があった。
すなわち、第３図に示すように、電源９で駆動される発
振回路１０の出力をインバータ３とダイオード７．８．
１３とを直列に介して出力Ｎチャンネルトランジスタの
ゲートに接続するとともにコンデンサ６を介して接地し
、インバータ３の入力側とダイオード７と８との接続点
との間にコンデンサ４を接続し、さらにインバータ３の
出力側とダイオード８と１７との接続点との間にコンデ
ンサ５を接続して、ダイオード１７とコンデンサ６との
接続点に昇圧された電圧を得ていた。この昇圧された電
圧で出力ＭＯ８ＦＥＴを駆動するようにしていた。
振回路１０の出力をインバータ３とダイオード７．８．
１３とを直列に介して出力Ｎチャンネルトランジスタの
ゲートに接続するとともにコンデンサ６を介して接地し
、インバータ３の入力側とダイオード７と８との接続点
との間にコンデンサ４を接続し、さらにインバータ３の
出力側とダイオード８と１７との接続点との間にコンデ
ンサ５を接続して、ダイオード１７とコンデンサ６との
接続点に昇圧された電圧を得ていた。この昇圧された電
圧で出力ＭＯ８ＦＥＴを駆動するようにしていた。
前述した従来技術の昇圧回路は、電源を投入してから出
力トランジスタを駆動するのに必要な電圧まで昇圧する
時間が長い事、及び昇圧電圧として電源電圧の２〜３倍
まで持ち上げる為電源電圧の変動及びサージ等による過
電圧が出力トランジスタのゲートに印加された場合、過
電圧防止機能が昇圧回路内に無いので、出力トランジス
タが破壊に至る欠点がある。
力トランジスタを駆動するのに必要な電圧まで昇圧する
時間が長い事、及び昇圧電圧として電源電圧の２〜３倍
まで持ち上げる為電源電圧の変動及びサージ等による過
電圧が出力トランジスタのゲートに印加された場合、過
電圧防止機能が昇圧回路内に無いので、出力トランジス
タが破壊に至る欠点がある。
本発明の昇圧回路は、電源端子と、電源端子に接続され
た発振回路と、この発振回路の出力を受けるインバータ
と、このインバータの出力を受ける第１のコンデンサと
第１および第２のダイオードとの直列接続回路と、この
直列接続回路の出力に接続された出力端子および第２の
コンデンサと、前記インバータの入力側と前記第１と第
２のダイオードの接続点との間に接続された第３のコン
デンサと、前記第１のコンデンサと前記第１のダイオー
ドとの接続点と前記電源端子との間に接続された第１の
ツェナーダイオードと、前記電源端子と前記第１および
第２のダイオードの接続点との間に接続された第２のツ
ェナーダイオードとを含んで構成されている。
た発振回路と、この発振回路の出力を受けるインバータ
と、このインバータの出力を受ける第１のコンデンサと
第１および第２のダイオードとの直列接続回路と、この
直列接続回路の出力に接続された出力端子および第２の
コンデンサと、前記インバータの入力側と前記第１と第
２のダイオードの接続点との間に接続された第３のコン
デンサと、前記第１のコンデンサと前記第１のダイオー
ドとの接続点と前記電源端子との間に接続された第１の
ツェナーダイオードと、前記電源端子と前記第１および
第２のダイオードの接続点との間に接続された第２のツ
ェナーダイオードとを含んで構成されている。
すなわち、本発明の昇圧回路は、従来、電源とコンデン
サを直接結んでいなかったものをダイオードを用いて接
続し、電源電圧までコンデンサの電位を高くしておく事
で昇圧時間を従来のものに比べて短くシ、さらにこのダ
イオードをツェナーダイオードにする事で昇圧回路自体
に過電圧保護機能を持たせ出力端子に接続される出カド
ランシスターの破壊を防止できる。
サを直接結んでいなかったものをダイオードを用いて接
続し、電源電圧までコンデンサの電位を高くしておく事
で昇圧時間を従来のものに比べて短くシ、さらにこのダ
イオードをツェナーダイオードにする事で昇圧回路自体
に過電圧保護機能を持たせ出力端子に接続される出カド
ランシスターの破壊を防止できる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す昇圧回路の回路図であ
る。発振回路１０は電源ライン９で駆動されている。発
振回路１０の出力はインバータ３、コンデンサ４．ダイ
オード７およびダイオード８の直列回路を介して出力ト
ランジスタのゲート（図示せず）に接続するとともにコ
ンデンサ６に接続されている。コンデンサ５はインバー
タ３の入力端とダイオード７と８との接続点との間に接
続されている。ダイオード７の両端はそれぞれツェナー
ダイオード１，２を介して電源ライン９に接続されてい
る。すなわち、ツェナーダイオード２によってダイオー
ド′８を介してコンデンサ６は予め電源電圧まで充電さ
れているので、昇圧時間を短くする事を可能としている
。又ツェナー電圧を所定の電圧に選ぶ事で昇圧電圧が一
定以上に上がらない過電圧防止回路の機能も持ち合わせ
ている。よって新たに過電圧防止回路を付は加える必要
がない為必要最小限の素子で高速でなおかつ過電圧防止
機能付昇圧回路を実現できる。
る。発振回路１０は電源ライン９で駆動されている。発
振回路１０の出力はインバータ３、コンデンサ４．ダイ
オード７およびダイオード８の直列回路を介して出力ト
ランジスタのゲート（図示せず）に接続するとともにコ
ンデンサ６に接続されている。コンデンサ５はインバー
タ３の入力端とダイオード７と８との接続点との間に接
続されている。ダイオード７の両端はそれぞれツェナー
ダイオード１，２を介して電源ライン９に接続されてい
る。すなわち、ツェナーダイオード２によってダイオー
ド′８を介してコンデンサ６は予め電源電圧まで充電さ
れているので、昇圧時間を短くする事を可能としている
。又ツェナー電圧を所定の電圧に選ぶ事で昇圧電圧が一
定以上に上がらない過電圧防止回路の機能も持ち合わせ
ている。よって新たに過電圧防止回路を付は加える必要
がない為必要最小限の素子で高速でなおかつ過電圧防止
機能付昇圧回路を実現できる。
第２図は本発明の他の実施例の回路である。基本動作は
第１図の場合と同じであり、特に、コンデンサー６が短
絡破壊した時の電源保護の為にツェナーダイオード１，
２と電源ライン９との間にそれぞれ抵抗１，１２を入れ
ている。これら抵抗１１．１２は集積回路内ではポリシ
リコン又は拡散領域が形成される。この様にすると昇圧
時間は若干長くなるが電源保護機能を含んだ昇圧回路を
構成できる。
第１図の場合と同じであり、特に、コンデンサー６が短
絡破壊した時の電源保護の為にツェナーダイオード１，
２と電源ライン９との間にそれぞれ抵抗１，１２を入れ
ている。これら抵抗１１．１２は集積回路内ではポリシ
リコン又は拡散領域が形成される。この様にすると昇圧
時間は若干長くなるが電源保護機能を含んだ昇圧回路を
構成できる。
以上説明した様に、本発明は昇圧回路に新たにツェナー
ダイオードを用いて電源とコンデンサーを接続する事に
より、昇圧時間を、第４図に示すように、従来回路に比
べて１１５程度に短くする効果がある。又、一定電圧以
上に電圧が昇圧するのを防止する過電圧防止機能を持っ
た昇圧回路を実現できる効果がある。
ダイオードを用いて電源とコンデンサーを接続する事に
より、昇圧時間を、第４図に示すように、従来回路に比
べて１１５程度に短くする効果がある。又、一定電圧以
上に電圧が昇圧するのを防止する過電圧防止機能を持っ
た昇圧回路を実現できる効果がある。
第１，２図はそれぞれ本発明の各実施例による昇圧回路
の回路図であり、第３図は従来技術の昇圧回路の回路図
である。第４図は昇圧時間と昇圧電圧の関係を示したグ
ラフである。 １・・・・・・ツェナーダイオード、２・・・・・・ツ
ェナーダイオード、３・・・・・・インバーター、４・
・団・コンデンサー、５・・・・・・コンデンサー、６
・旧・・コンデンサー、７・・・・・・ダイオード、８
・・・・・・ダイオード、９・旧・・電源ライン、１０
・・・・・・発振回路、１１・・・・・・抵抗、１２・
・・・・・抵抗。 代理人 弁理士 内 原 晋 ７一
の回路図であり、第３図は従来技術の昇圧回路の回路図
である。第４図は昇圧時間と昇圧電圧の関係を示したグ
ラフである。 １・・・・・・ツェナーダイオード、２・・・・・・ツ
ェナーダイオード、３・・・・・・インバーター、４・
・団・コンデンサー、５・・・・・・コンデンサー、６
・旧・・コンデンサー、７・・・・・・ダイオード、８
・・・・・・ダイオード、９・旧・・電源ライン、１０
・・・・・・発振回路、１１・・・・・・抵抗、１２・
・・・・・抵抗。 代理人 弁理士 内 原 晋 ７一
Claims (2)
- （１）電源端子と、電源端子に接続された発振回路と、
この発振回路の出力を受けるインバータと、このインバ
ータの出力を受ける第１のコンデンサと第１および第２
のダイオードとの直列接続回路と、この直列接続回路の
出力に接続された出力端子および第２のコンデンサと、
前記インバータの入力側と前記第１と第２のダイオード
の接続点との間に接続された第３のコンデンサと、前記
第１のコンデンサと前記第１のダイオードとの接続点と
前記電源端子との間に接続された第１のツェナーダイオ
ードと、前記電源端子と前記第１および第２のダイオー
ドの接続点との間に接続された第２のツェナーダイオー
ドとを含むことを特徴とする過電圧防止機能付昇圧回路
。 - （２）前記第１および第２のツェナーダイオードにそれ
ぞれ直列に抵抗が接続されている事を特徴とする特許請
求の範囲第１項に記載の過電圧防止機能付昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5006088A JPH0667183B2 (ja) | 1988-03-02 | 1988-03-02 | 過電圧防止機能付昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5006088A JPH0667183B2 (ja) | 1988-03-02 | 1988-03-02 | 過電圧防止機能付昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222654A true JPH01222654A (ja) | 1989-09-05 |
| JPH0667183B2 JPH0667183B2 (ja) | 1994-08-24 |
Family
ID=12848456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5006088A Expired - Lifetime JPH0667183B2 (ja) | 1988-03-02 | 1988-03-02 | 過電圧防止機能付昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667183B2 (ja) |
-
1988
- 1988-03-02 JP JP5006088A patent/JPH0667183B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667183B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265625A (ja) | 電源バッテリの極性の逆転に対して保護されている電子回路 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| US5467050A (en) | Dynamic biasing circuit for semiconductor device | |
| US5034875A (en) | Voltage multiplier circuit | |
| KR960706219A (ko) | 승압회로(Boosting Circuit) | |
| EP0068611A1 (en) | Substrate-bias voltage generator | |
| US5160854A (en) | Single-drive level shifter with low dynamic impedance | |
| KR100745857B1 (ko) | 전자 회로 | |
| JPH01222654A (ja) | 過電圧防止機能付昇圧回路 | |
| JP3161600B2 (ja) | 半導体集積回路 | |
| JP2611465B2 (ja) | 昇圧回路 | |
| JP3250169B2 (ja) | バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ | |
| JPH033658A (ja) | 半導体装置 | |
| JP2003198277A (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP2001109528A (ja) | 電圧発生回路 | |
| JPH04117716A (ja) | 出力回路 | |
| US6775118B2 (en) | Supply voltage reference circuit | |
| JP2904962B2 (ja) | 昇圧装置 | |
| JP4326961B2 (ja) | マルチ電源回路用の保護機器および方法 | |
| JP2970054B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US5767731A (en) | Circuit for error free operation of opto-isolated driver during power-up | |
| JPH06105537A (ja) | 半導体集積回路 | |
| US5754473A (en) | Circuit for the switching of supply voltages in electrically programmable and cancelable non-volatile semiconductor memory devices | |
| JPS6176026A (ja) | 突入電流防止回路 | |
| US6498405B1 (en) | Supply voltage reference circuit |