JPH01226167A - 半導体装置基板の製造方法 - Google Patents
半導体装置基板の製造方法Info
- Publication number
- JPH01226167A JPH01226167A JP63052994A JP5299488A JPH01226167A JP H01226167 A JPH01226167 A JP H01226167A JP 63052994 A JP63052994 A JP 63052994A JP 5299488 A JP5299488 A JP 5299488A JP H01226167 A JPH01226167 A JP H01226167A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon wafer
- silicon film
- ion implantation
- boron ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＳＯｘ（Ｓｉ］−１ｃｏｎ Ｏｎ工ｎ５ｕｌａ
ｔｏｒ ）基板の製造方法に関する。
ｔｏｒ ）基板の製造方法に関する。
（従来の技術〕
従来、ＳＯｘ基板は、石英板あるいは酸化膜被覆シリコ
ン・ウェーハ上にシリコン書ウェーハの表面を接着し、
該シリコン・ウェーハの裏面から機械的な研削、研摩を
施し、次で機械、化学研摩により鏡面に仕上げて、薄い
シリコン膜を絶縁体上に残存せしめる手段をとっていた
。
ン・ウェーハ上にシリコン書ウェーハの表面を接着し、
該シリコン・ウェーハの裏面から機械的な研削、研摩を
施し、次で機械、化学研摩により鏡面に仕上げて、薄い
シリコン膜を絶縁体上に残存せしめる手段をとっていた
。
しかし、上記従来技術によると薄いシリコン膜厚のバラ
ツキが大きいと云う問題点があろた。
ツキが大きいと云う問題点があろた。
本発明は、かかる従来技術の問題点をなくし、ＳＯｘ基
板の薄いシリコン膜の厚さバラツキを小さくするＳＯｘ
基板の製造方法を提供する事を目的とする。
板の薄いシリコン膜の厚さバラツキを小さくするＳＯｘ
基板の製造方法を提供する事を目的とする。
上記問題点を解決するために１本発明は、半導体装置基
板の製造方法に関し、シリコン・ウェーハ基板の表面か
らボロン・イオン打込みを行ない、アニール後、該シリ
コン・ウェーハ基板の表面と石英板又は酸化膜被覆シリ
コン・ウェーハとを接着し、前記シリコン・ウェーハ基
板の裏面からＫＯＨ水溶欣等による化学エツチングをボ
ロン・イオン打込み層を機械・化学研摩により除去し、
薄いシリコン膜を絶縁体上に残存せしめる手段をとる。
板の製造方法に関し、シリコン・ウェーハ基板の表面か
らボロン・イオン打込みを行ない、アニール後、該シリ
コン・ウェーハ基板の表面と石英板又は酸化膜被覆シリ
コン・ウェーハとを接着し、前記シリコン・ウェーハ基
板の裏面からＫＯＨ水溶欣等による化学エツチングをボ
ロン・イオン打込み層を機械・化学研摩により除去し、
薄いシリコン膜を絶縁体上に残存せしめる手段をとる。
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示すＳＯ工基板の製造工程
である。すなわち、 （α）シリコン・ウェーハ基板１、あるいは酸化膜を形
成したシリコン・ウェーハ基板の鏡面表面（通＞Ｋシリ
コン・ウェーハは鏡面表面に対し、裏面は、粗面となっ
ている）から、 （ｂ）扁エネルギー・イオン打込み装置によりシリコン
表面に対し、α３μｍから２〜３μｍ１ｊＪ度の深さか
あるいはそれ以上の深さに、ボロン・イオンを１０１４
／ｃＩＡ以上打込んでボロン・イオン打込み層２を形成
し、該ボロン・イオン打込み層の活性化とイオン打込み
誘起欠陥の除去を目的として９００℃で５０分程度のア
ニール処理を窒素雰囲気中で行ない、 （Ｃ）酸化膜等の絶縁膜４を被覆したシリコン・ウェー
ハの鏡面表面か、鏡面研摩した石英板の表面に、前記、
ボロン・イオン打込みノー２を形成したシリコン・ウェ
ーハ基板１の鏡面表面とを拳に合わせズ、加熱すること
によりシラノール反応により接着させることができ、接
着させる。
である。すなわち、 （α）シリコン・ウェーハ基板１、あるいは酸化膜を形
成したシリコン・ウェーハ基板の鏡面表面（通＞Ｋシリ
コン・ウェーハは鏡面表面に対し、裏面は、粗面となっ
ている）から、 （ｂ）扁エネルギー・イオン打込み装置によりシリコン
表面に対し、α３μｍから２〜３μｍ１ｊＪ度の深さか
あるいはそれ以上の深さに、ボロン・イオンを１０１４
／ｃＩＡ以上打込んでボロン・イオン打込み層２を形成
し、該ボロン・イオン打込み層の活性化とイオン打込み
誘起欠陥の除去を目的として９００℃で５０分程度のア
ニール処理を窒素雰囲気中で行ない、 （Ｃ）酸化膜等の絶縁膜４を被覆したシリコン・ウェー
ハの鏡面表面か、鏡面研摩した石英板の表面に、前記、
ボロン・イオン打込みノー２を形成したシリコン・ウェ
ーハ基板１の鏡面表面とを拳に合わせズ、加熱すること
によりシラノール反応により接着させることができ、接
着させる。
（ｄ）次で前記ボロン・イオン打込み層２を形成したシ
リコン・ウェーハ基板１の裏面から、まず粗研摩を通常
の機械的な研削、研摩にてボロン・イオン打込み層２の
現出する直近進行ない、次で、ＫＯＨ水溶奴等のシリコ
ンの化学エツチング液に浸漬する事により粗研摩を残存
せるボロン・イオン打込みＭ ２迄のシリコンを除去す
ることができる。すなわち、ボロン・イオン打込み層は
化学エツチングのストッパーとしての作用があり、粗研
摩で残存せるシリコン層の厚さのバラツキには関係なく
、薄いシリコン膜の厚さが均一（イオン・打込みの深さ
バラツキは非常に小さいので）に残存せしめる事が出来
る。
リコン・ウェーハ基板１の裏面から、まず粗研摩を通常
の機械的な研削、研摩にてボロン・イオン打込み層２の
現出する直近進行ない、次で、ＫＯＨ水溶奴等のシリコ
ンの化学エツチング液に浸漬する事により粗研摩を残存
せるボロン・イオン打込みＭ ２迄のシリコンを除去す
ることができる。すなわち、ボロン・イオン打込み層は
化学エツチングのストッパーとしての作用があり、粗研
摩で残存せるシリコン層の厚さのバラツキには関係なく
、薄いシリコン膜の厚さが均一（イオン・打込みの深さ
バラツキは非常に小さいので）に残存せしめる事が出来
る。
（１次で、前記ボロン・イオン打込み層の除去と鏡面仕
上げを目的として、Ｓｉｎ、微粒をアルカリ溶液に入れ
た研摩液を用いてバフ研摩をすする機械、化学研摩を行
なうことにより結晶欠陥のない、且つ、厚さの均一な薄
いシリコン膜５を残存させる事ができ、ＳＯ工基板とな
す事が出来る。
上げを目的として、Ｓｉｎ、微粒をアルカリ溶液に入れ
た研摩液を用いてバフ研摩をすする機械、化学研摩を行
なうことにより結晶欠陥のない、且つ、厚さの均一な薄
いシリコン膜５を残存させる事ができ、ＳＯ工基板とな
す事が出来る。
本発明により、例えば従来薄いシリコン膜厚のバラツキ
が１．０μｍｔｈα５μ隅と１μｍ程度のバラツキがあ
ったのに対し、本性によるとバラツキは１．０μｍ±α
１μｍとｏ、２μｍ以下に押える事が出来る効果があり
、ひいては薄いシリコン膜の厚さが１５μｍ以下でも製
作可能となり、極めて薄いシリコン膜から成るＳＯ工基
板が提供出来ると共に該ＳＯ工基板を用いた高集積の誘
電体素子分離による高速の集積回路が製作出来る効果等
もある。
が１．０μｍｔｈα５μ隅と１μｍ程度のバラツキがあ
ったのに対し、本性によるとバラツキは１．０μｍ±α
１μｍとｏ、２μｍ以下に押える事が出来る効果があり
、ひいては薄いシリコン膜の厚さが１５μｍ以下でも製
作可能となり、極めて薄いシリコン膜から成るＳＯ工基
板が提供出来ると共に該ＳＯ工基板を用いた高集積の誘
電体素子分離による高速の集積回路が製作出来る効果等
もある。
第１図（α）〜（−）は本発明の一実施例を示すＳＯ工
基板の製造工程順の断面図である。 １・・・・・・・・・シリコン９ウエーハ基板２・・・
・・・・・・ボロン・イオン打込み層３…・・・・φ・
シリコン・ウェーハ ４・・・・・・・・・絶縁膜 ５・・・・・・・・・薄いシリコン膜 以上 出願人 セイコーエプソン株式会社
基板の製造工程順の断面図である。 １・・・・・・・・・シリコン９ウエーハ基板２・・・
・・・・・・ボロン・イオン打込み層３…・・・・φ・
シリコン・ウェーハ ４・・・・・・・・・絶縁膜 ５・・・・・・・・・薄いシリコン膜 以上 出願人 セイコーエプソン株式会社
Claims (1)
- シリコン・ウェーハ基板の表面からボロン・イオン打
込みを行ない、アニール後、該シリコン・ウェーハ基板
の表面と石英板又は酸化膜被覆シリコン・ウェーハとを
接着し、前記シリコン・ウェーハ基板の裏面からＫＯＨ
水溶液等による化学エッチングをボロン・イオン打込み
層迄行ない、その後該ボロン・イオン打込み層を機械、
化学研摩により除去し、薄いシリコン膜を、絶縁体上に
残存せしめる事を特徴とする半導体装置基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052994A JPH01226167A (ja) | 1988-03-07 | 1988-03-07 | 半導体装置基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052994A JPH01226167A (ja) | 1988-03-07 | 1988-03-07 | 半導体装置基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01226167A true JPH01226167A (ja) | 1989-09-08 |
Family
ID=12930478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052994A Pending JPH01226167A (ja) | 1988-03-07 | 1988-03-07 | 半導体装置基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01226167A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| US5231045A (en) * | 1988-12-08 | 1993-07-27 | Fujitsu Limited | Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers |
| US5244817A (en) * | 1992-08-03 | 1993-09-14 | Eastman Kodak Company | Method of making backside illuminated image sensors |
| JPH06331559A (ja) * | 1993-05-18 | 1994-12-02 | Hitachi Ltd | 異物検査方法および異物検査装置 |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| US5672518A (en) * | 1990-10-16 | 1997-09-30 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layered substrate |
| WO1998042010A1 (en) * | 1997-03-17 | 1998-09-24 | Genus, Inc. | Bonded soi wafers using high energy implant |
| KR100251817B1 (ko) * | 1990-08-31 | 2000-05-01 | 비센트 비.인그라시아 | 집적화된 실리콘 및 비실리콘 반도체장치의 제조방법 |
| JP2002509367A (ja) * | 1998-01-20 | 2002-03-26 | ラム リサーチ コーポレーション | ウエハ処理装置に用いられる洗浄／バフ研磨装置 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
-
1988
- 1988-03-07 JP JP63052994A patent/JPH01226167A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231045A (en) * | 1988-12-08 | 1993-07-27 | Fujitsu Limited | Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| KR100251817B1 (ko) * | 1990-08-31 | 2000-05-01 | 비센트 비.인그라시아 | 집적화된 실리콘 및 비실리콘 반도체장치의 제조방법 |
| US5926699A (en) * | 1990-10-16 | 1999-07-20 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layer substrate |
| US5672518A (en) * | 1990-10-16 | 1997-09-30 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layered substrate |
| US5759878A (en) * | 1990-10-16 | 1998-06-02 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having epitaxially grown semiconductor single crystal film |
| US6040200A (en) * | 1990-10-16 | 2000-03-21 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked-layered substrate |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| US5244817A (en) * | 1992-08-03 | 1993-09-14 | Eastman Kodak Company | Method of making backside illuminated image sensors |
| JPH06331559A (ja) * | 1993-05-18 | 1994-12-02 | Hitachi Ltd | 異物検査方法および異物検査装置 |
| WO1998042010A1 (en) * | 1997-03-17 | 1998-09-24 | Genus, Inc. | Bonded soi wafers using high energy implant |
| JP2002509367A (ja) * | 1998-01-20 | 2002-03-26 | ラム リサーチ コーポレーション | ウエハ処理装置に用いられる洗浄／バフ研磨装置 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774196A (en) | Method of bonding semiconductor wafers | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3684401B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US5013681A (en) | Method of producing a thin silicon-on-insulator layer | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| EP1710836A1 (en) | Method for manufacturing soi wafer | |
| WO1995001650A1 (en) | Soi substrate fabrication | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| CN101978467A (zh) | Soi晶片的制造方法 | |
| KR100982584B1 (ko) | 반도체 기판의 제조 방법 | |
| CN114388688A (zh) | 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法 | |
| CN114420834A (zh) | 一种基于倾斜键合的薄膜制备方法及其复合薄膜 | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| CN117497477A (zh) | 复合薄膜及其制备方法 | |
| TWI251875B (en) | Manufacturing method of bonding wafer | |
| JPH0922993A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH09246506A (ja) | Ｓｏｉ基板の製造方法 | |
| WO2007133604B1 (en) | Method for forming a semiconductor on insulator structure | |
| JP2026505437A (ja) | 基板に付着された選択的分極を有する強誘電体層を含む集積構造、および製造方法 | |
| KR100291515B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP4581349B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JP2754819B2 (ja) | 誘電体分離型半導体基板の製造方法 |