JPH0122774B2 - - Google Patents
Info
- Publication number
- JPH0122774B2 JPH0122774B2 JP17102079A JP17102079A JPH0122774B2 JP H0122774 B2 JPH0122774 B2 JP H0122774B2 JP 17102079 A JP17102079 A JP 17102079A JP 17102079 A JP17102079 A JP 17102079A JP H0122774 B2 JPH0122774 B2 JP H0122774B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- phase difference
- under test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は位相差検出回路の改善に関し、特に、
微小位相差を有するパルス幅のせまい被測定信号
の位相差検出回路に関する。
微小位相差を有するパルス幅のせまい被測定信号
の位相差検出回路に関する。
従来からパルス変調波の直線性改善の為に位相
差を検出することがしばしば必要とされている。
この位相差を検出する方式としては、一般に被測
定信号と基準信号を整形し、それぞれの整形波形
からその差を直接位相差として検出することがな
されている。しかしこの方式では第３図ａの様に
位相差が大きく基準信号が立ち上がつた後に被測
定信号が入力するものについては位相差出力の面
積が位相差に比例するが、第３図ｂの様に、基準
信号が充分立ち上がる前に被測定信号により立ち
下がる様な微小な位相差の場合は、位相差出力の
面積が位相差に比例しなく成るため正確に位相差
を求めることは難しく、位相差検出精度を損なう
と言う問題がある。
差を検出することがしばしば必要とされている。
この位相差を検出する方式としては、一般に被測
定信号と基準信号を整形し、それぞれの整形波形
からその差を直接位相差として検出することがな
されている。しかしこの方式では第３図ａの様に
位相差が大きく基準信号が立ち上がつた後に被測
定信号が入力するものについては位相差出力の面
積が位相差に比例するが、第３図ｂの様に、基準
信号が充分立ち上がる前に被測定信号により立ち
下がる様な微小な位相差の場合は、位相差出力の
面積が位相差に比例しなく成るため正確に位相差
を求めることは難しく、位相差検出精度を損なう
と言う問題がある。
本発明は以上の問題に鑑みなされたもので、そ
の目的とするところは微小位相差を有するパルス
幅のせまい被測定信号の精度のよい位相差検出回
路を提供するにある。
の目的とするところは微小位相差を有するパルス
幅のせまい被測定信号の精度のよい位相差検出回
路を提供するにある。
まず本発明の特徴について簡単に述べると、基
準信号と被測定信号を夫々同じ量だけ遅延させ、
該基準信号の前縁で出力が立ち上がり、被測定信
号の遅延出力の前縁で出力が立ち下がる信号を積
分した信号から、被測定信号の前縁で出力が立ち
上がり、基準信号の遅延出力の前縁で出力が立ち
下がる信号を積分した信号の差により位相差を求
める様にしたことを骨子とするものである。
準信号と被測定信号を夫々同じ量だけ遅延させ、
該基準信号の前縁で出力が立ち上がり、被測定信
号の遅延出力の前縁で出力が立ち下がる信号を積
分した信号から、被測定信号の前縁で出力が立ち
上がり、基準信号の遅延出力の前縁で出力が立ち
下がる信号を積分した信号の差により位相差を求
める様にしたことを骨子とするものである。
以下第１図を用いてこの発明の位相差検出回路
の一実施例を詳細に説明する。第１図において、
基準信号１、被測定信号２はそれぞれ波形整形用
のモノステーブル・マルチバイブレータ３，４に
入力され、それぞれの整形後の出力は二分岐され
てａ，ｂ，ｃ，ｄの信号となる。この内各一方の
信号は同一遅延時間特性を有する第１、第２遅延
回路５，６に別々に入力され、その遅延された出
力はそれぞれｅ，ｆ信号となる。そして整形基準
信号ａと遅延被測定信号ｆとを一方の組とし、整
形被測定信号ｃと遅延基準信号ｅとを他方の組と
して、それぞれ第１、第２のセツト・リセツト・
フリツプフロツプ回路７，８に入力し、その各々
の出力ｇ，ｈ信号を積分回路９，１０に入力し積
分する。その各積分値を引算回路１１にて引算し
て、その結果の引算値をもつて位相差を示す出力
とする回路構成からなつている。
の一実施例を詳細に説明する。第１図において、
基準信号１、被測定信号２はそれぞれ波形整形用
のモノステーブル・マルチバイブレータ３，４に
入力され、それぞれの整形後の出力は二分岐され
てａ，ｂ，ｃ，ｄの信号となる。この内各一方の
信号は同一遅延時間特性を有する第１、第２遅延
回路５，６に別々に入力され、その遅延された出
力はそれぞれｅ，ｆ信号となる。そして整形基準
信号ａと遅延被測定信号ｆとを一方の組とし、整
形被測定信号ｃと遅延基準信号ｅとを他方の組と
して、それぞれ第１、第２のセツト・リセツト・
フリツプフロツプ回路７，８に入力し、その各々
の出力ｇ，ｈ信号を積分回路９，１０に入力し積
分する。その各積分値を引算回路１１にて引算し
て、その結果の引算値をもつて位相差を示す出力
とする回路構成からなつている。
次に上記回路構成における動作について第２図
を用いて述べる。第２図においてｉ及びｊは基準
信号１と被測定信号２の入力波形であり、モノス
テーブル、マルチバイブレータ３，４の整形出力
波形も同一であるとする。第２図ｅ，ｆは第１、
第２遅延回路５，６の出力波形、第２図ｇ，ｈが
第１、第２セツト・リセツト・フリツプフロツプ
７，８の出力である。第１フリツプフロツプ７は
第２図ｉの基準信号ａの立上がりでセツトされ、
第２図ｆに示す被測定信号の遅延出力の立上がり
でリセツトされて、それらの時間差に対応した幅
のパルスｇを発生するわけである。また第２フリ
ツプフロツプ８は第２図ｊの被測定信号ｃの立上
がりでセツトされ、第２図ｅに示す基準信号の遅
延出力の立上がりでリセツトされて、それらの時
間差に対応した幅のパルスｈを発生することにな
る。かくしてこれら両パルスｇとｈはその前後縁
で当初の２倍の位相差をもつた形となる。ここで
このgh信号を積分回路９，１０に入れ積分すれ
ばｇ，ｈ信号図の斜線面積を出すこととなり、そ
の各々のｇ，ｈ面積を引き算すると第２図ｈの両
端部の２つのτ時間に相当する位相差２・τの出
力が得られる。即ち一定時間幅を有するパルス信
号の積分出力は一般に繰返し周期Ｔに反比例し、
Ａを常数とすればＡ／Ｔと表示される。従つてこ
の場合被測定信号の位相差2τに相当する矩形面積
はＢを常数とすればＢ×τ／Ｔと表示されるの
で、両積分回路９，１０の出力を減算回路１１で
引算すれば被測定信号の位相差を示す出力が得ら
れる。遅延時間が必要であればＢ×τ／Ｔ÷Ａ／
Ｔ＝Ｂ／Ａ・τとなるのでこの演算処理を実行す
れば可能となる。また以上述べた回路における積
分回路後の引算回路により回路素子による立上が
り、立下がりの遅れが消去されることにもなる。
を用いて述べる。第２図においてｉ及びｊは基準
信号１と被測定信号２の入力波形であり、モノス
テーブル、マルチバイブレータ３，４の整形出力
波形も同一であるとする。第２図ｅ，ｆは第１、
第２遅延回路５，６の出力波形、第２図ｇ，ｈが
第１、第２セツト・リセツト・フリツプフロツプ
７，８の出力である。第１フリツプフロツプ７は
第２図ｉの基準信号ａの立上がりでセツトされ、
第２図ｆに示す被測定信号の遅延出力の立上がり
でリセツトされて、それらの時間差に対応した幅
のパルスｇを発生するわけである。また第２フリ
ツプフロツプ８は第２図ｊの被測定信号ｃの立上
がりでセツトされ、第２図ｅに示す基準信号の遅
延出力の立上がりでリセツトされて、それらの時
間差に対応した幅のパルスｈを発生することにな
る。かくしてこれら両パルスｇとｈはその前後縁
で当初の２倍の位相差をもつた形となる。ここで
このgh信号を積分回路９，１０に入れ積分すれ
ばｇ，ｈ信号図の斜線面積を出すこととなり、そ
の各々のｇ，ｈ面積を引き算すると第２図ｈの両
端部の２つのτ時間に相当する位相差２・τの出
力が得られる。即ち一定時間幅を有するパルス信
号の積分出力は一般に繰返し周期Ｔに反比例し、
Ａを常数とすればＡ／Ｔと表示される。従つてこ
の場合被測定信号の位相差2τに相当する矩形面積
はＢを常数とすればＢ×τ／Ｔと表示されるの
で、両積分回路９，１０の出力を減算回路１１で
引算すれば被測定信号の位相差を示す出力が得ら
れる。遅延時間が必要であればＢ×τ／Ｔ÷Ａ／
Ｔ＝Ｂ／Ａ・τとなるのでこの演算処理を実行す
れば可能となる。また以上述べた回路における積
分回路後の引算回路により回路素子による立上が
り、立下がりの遅れが消去されることにもなる。
以上本発明によれば微小位相差にても２倍の位
相差として検出しうる精度のよい位相差検出回路
となり回路構成上極めて有効な手段となる。
相差として検出しうる精度のよい位相差検出回路
となり回路構成上極めて有効な手段となる。
第１図は本発明のブロツク図、第２図は本発明
の回路の信号波形図、第３図は従来の信号波形図
である。 １；基準信号、２；被測定信号、５，６；遅延
回路、７，８；第１、第２パルス発生回路、９，
１０；積分回路、１１；引き算回路。
の回路の信号波形図、第３図は従来の信号波形図
である。 １；基準信号、２；被測定信号、５，６；遅延
回路、７，８；第１、第２パルス発生回路、９，
１０；積分回路、１１；引き算回路。
Claims (1)
- 【特許請求の範囲】 １ 基準信号を利用して、被測定信号の位相差を
検出する回路において、 該基準信号を所定量遅延させる第１の遅延回路
５と、該第１の遅延回路と同じ遅延量を有し被測
定信号の出力を所定量遅延させる第２の遅延回路
６と、 該基準信号の前縁で出力が立ち上がり、該第２
の遅延回路６の出力の前縁で出力が立ち下がる第
１のフリツプフロツプ７と、 該被測定信号の前縁で出力が立ち上がり、該第
１の遅延回路５の出力の前縁で出力が立ち下がる
第２のフリツプフロツプ８と、 該第１のフリツプフロツプ７の出力を積分する
第１の積分回路９と、 該第２のフリツプフロツプ８の出力を積分する
第２の積分回路１０と、 該第１の積分回路９の出力と該第２の積分回路
１０の出力の差を出力する引算回路１１を設け、 該引算回路１１から基準信号と被測定信号の位
相差を示す出力を得ることを特徴とする位相差検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17102079A JPS5694828A (en) | 1979-12-28 | 1979-12-28 | Phase difference detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17102079A JPS5694828A (en) | 1979-12-28 | 1979-12-28 | Phase difference detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694828A JPS5694828A (en) | 1981-07-31 |
| JPH0122774B2 true JPH0122774B2 (ja) | 1989-04-27 |
Family
ID=15915594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17102079A Granted JPS5694828A (en) | 1979-12-28 | 1979-12-28 | Phase difference detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5694828A (ja) |
-
1979
- 1979-12-28 JP JP17102079A patent/JPS5694828A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5694828A (en) | 1981-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0122774B2 (ja) | ||
| JPH01182784A (ja) | レーザドップラ速度計 | |
| JPH03194476A (ja) | Ｊ―ｋフリップフロップ測定回路 | |
| JP3419033B2 (ja) | パルス幅制御回路及びパルス幅測定回路 | |
| JPS5949015A (ja) | 位相差測定方法 | |
| JPH0568662B2 (ja) | ||
| JPS6222869Y2 (ja) | ||
| SU1599795A1 (ru) | Цифровой фазометр | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPS62131637A (ja) | タイミングジツタ測定方式 | |
| JPS6225750Y2 (ja) | ||
| RU1826076C (ru) | Устройство дл определени временного положени и длительности импульса | |
| SU1354209A1 (ru) | Устройство дл измерени среднеквадратичного отклонени случайного процесса | |
| JPH0658386B2 (ja) | カウンタ装置 | |
| SU741180A2 (ru) | Устройство дл измерени девиации частоты | |
| JPS5926072A (ja) | 高精度位相差計測装置 | |
| JPH0247595U (ja) | ||
| JPH0424676B2 (ja) | ||
| JPH0235955B2 (ja) | ||
| JPS5829470B2 (ja) | 波形測定装置 | |
| JP2917278B2 (ja) | 位相差検出回路 | |
| SU1051450A1 (ru) | Фазометр | |
| SU666515A1 (ru) | Устройство дл измерени времени задержки | |
| SU737862A1 (ru) | Анализатор плотности распределени случайной фазы сигнала | |
| JPS5912819Y2 (ja) | クロツクパルス発生回路 |