JPH01227973A - 試験容易化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［弁明の目的］ （産業上の利用分野） この発明は、同様な機能を右４る複数の機能回路を含む
回路の試験を容易に行なう試験容易化回路に関する。

（従来の技術） 大用枳の集積回路（ｌ　Ｓ　Ｉ　）の装遁過稈において
、製造不良が８ａ人・することは避（）られない。

そこで・、製造されたＩＳｌが設ム１イ［様を満足して
いるか古かの試験を？−１なうことが必要となる。

このよう％　１．、　Ｓ　Ｉの試験の中には、複数の１
ｌｉ１様な機能をイｊする回路（以下［機能回路」と呼
ぶ）を含むＩｓＩを試験りることがある。口のよう４ｇ
ＬＳ　Ｉ　（’は、それぞれの機能回路毎８．：舶次試
験を行なうことによっ（，１Ｊべ（の機能回路の試験が
？’ｉ　＜；われでいた。すなわら、試験用の入力デー
タを機能回路に与え、これにより得られる複数の出力を
朋１ｈ鎮と比較づる動作を、ぞれぞれの機能回路に対し
て順次？ｊない、複数のｌＬＩ］様な機能回路を含むＬ
ＳＩの試験をｆｒなつＣいた。

（発明が解決しようとｑる課題） 上記し１．−ようなＬＳＩの試験にあつ（、［Ｓｌが例
えば１個の同様／ｉ機能回路を協え−（おり、それぞれ
の機能回路の試験にセするテスト０５間が［とりると、
それぞれの機能回路の試験をｉノな）ためには、（ｌｌ
ｌＸｔ）の１スト１１′Ｉ聞が必・ルとくにる。

これは、ＬＳＩがより大規模化しく、同様４ｆ機能回路
が増１１１１　するにしたがっく、多くの７−スｒ−Ｈ
’ｌ　Ｉｊｊｌが必Ｃであることを示している。

したがっ（、同様り機能ＩＩす路を含む１８１の試験に
あっては、機能回路の個数が増加するにつれて）スト［
１，’１間が艮＜　％るという問題があ・）だ。

イこ−（・、この発明は、Ｌ記に鑑み（％されｋものぐ
あり、その１］的とｃＪるところは、ＩＳｌの試験にＪ
５いて試験０．１間の短縮を図った試験容易化回路を提
供りることにある。

［発明の構成１ （課題を解決するための１段） ］記］］的を達成シるために、この発明は、１スト動作
比１に人力ｊスＦ”　（ｉＥ　Ｎ　（！−宮（Ｊりしく
被試験灼象と＜＝　６　ｉｌｊ数の機能回路に共通にＩ
Ｊえる選択１段と、出力データをモニタする前記Ｉ幾能
回路を含む少イｆくとち２つ以上の前記機能（１１１路
のイれぞれ対応する出力データを比較し、し＝夕される
出力データが１１常動イ’ｌ　１１．’ｌのｌｌＩ′＋
　ＩＪ−ｊ′ＪｉＬ、　Ｔ比◆会された出カッ゛−タが
・Ｊべ−（一致しＩＪ場合に、前ｉ＋ｊ機能り回路がＩ
Ｊ常に動作しくいると判別しく試験結ψをｔＪλるｔす
別丁ＩＱとから構成されろ。

（釣用） 上記構成にＪ３い（、この発明は、人カフース１ヘイ１
−１号を〜数の機能回路に共通にＩＪえ、複数のｄ１１
間路のうＬ）の１つの機能回路の出力ｊ゛−タと正畠初
作０．１のＩ＋ｉ’ｔとを比較４るとともに、この出力
データと他の機能回路の出力ブ一夕とが一致しているか
占かを比較覆ることにより、１）数の機能回路が１１當
にか１作しくいるか吉かの試験をＩＪな・）ようしこし
ている。

（実施ＩＩＡ） 以ト図面を用い（この発明の詳細な説明ＩＪる。

第１図番よこの発明の一実施（例を示（１図（・あり、
同図はこの発明の試験ｔ°ｉ易化回路８同様な機能４右
σる複数の機能回路に適用した構成を小４図である。

第１図にＪ３いて、この実施例の試験容易化回路は、被
ラスト回路となるｍ　１１１１Ｏｎ能回路（１１〜］ｌ
１ｌ）をテストするものぐあり、セレクタＳｏ＋〜Ｓｏ
　Ｉ　、　Ｓｏ　〜Ｓｔ　１と、フスト結宋をｔり別す
る判別部とから１１４成され（いる。

ｍ［ｌＡｌの機能回路は、同様＜ｊ機能をイｉＵるしの
ぐあり、１１ｊ１−の入力に対して＋ｉ、＋−の出力を
りλるしのである。このよう’Ｊ　ｒ３３間路は、それ
ぞれ対応し−（設けられているセレクタを介しく人力が
与えられ、入力に対してそれぞれｎビットの出力データ
が出力される。ま／、：　、　ｒｅ　１１１１１の機能
回路の中の１つの機能回路の出カーｉ−タ、例えば（１
能回路１１のｎビットの出力データ１）ＯＯは、１スｌ
〜結宋の七ニタ１．月１−１）　Ｏとなる。

セレクタＳｏ＋〜５ｏｌｌは、通常動作時にＣれぞれの
機能回路に与えられる人力ｊ゛−タ１）Ｉ−１〕ｌ、あ
るい１よテスト初ｆＩｕ寺にそれぞれの機能回路に共通
に）えられる人力シースト１゛−タ１］）を、テストし
一ド（Ａｌ（Ｔ’　Ｉ　Ｓ　’ｌ−）にしたがつ〔選択
しそれぞれの機能回路にｔｊえる。したがっ（、セレク
タＳｏ＋”５ｏＩＩは、テストを一トイ１九号が例えＧ
、［”１パとへり、１ス）・が聞な（ｉされると、入力
テストデータを選択しく、イれぞれの機能回路にｔｊえ
る。

セレクタＳｏ〜５１１１１は、通常動作「５１にそれぞ
れの機能回路に与えられる制ｔｏ信号（／　＋〜ＣＩ。

あるいは−Ｉス［・シード１１，１にイれｆれの機能回
路に共通に）Ｊえられる゛ｊス１〜もす饋ＩＮ菖工）丁
Ｃを、テストし−ド仏月にしたがっ（選択しそれぞれの
機能Ｎ路に与える。したがっ（、セレクタＳｎ〜５ＡＩ
ｎは、フスｉ−を−トイ６号が１′′となり、１スト矛
力作が開始されると、ＪストＬ１１　ＩＩＩ括号を選択
しくイれぞれの機能回路にＩｊλる。

判別部（Ｊ、それぞれのｅｌ機能Ｎ路出力データを畳重
］で、それぞれの機能回路が正常ぐあるか否かを判別・
するちのであり、ｎ個の排他的論理和（［Ｘ　ＯＲ）ゲ
ート１−１〜１ｎと、論理和（ＯＲ）ゲートＲｏどから
構成されている。

それぞれのＦＸ　ＯＲゲートは、ぞれぞれの機能Ｎ路の
対応４るピッ［・の出力データのＩＪｌ他的論理和を演
ｔ）する。丈なりも、例えばｔＥＸＯＲゲートＥ１は、
それぞれの機能回路の１ビツト目の出力ｆ−夕がＩＩ　
ｌｌＡｌ与えられてＪ３す、これら入力の排他的論理和
波ｎを行なう。ぞれぞれのＥ　Ｘ　ＯＲゲートの出力は
、ＯＲゲートＲＯにうえられている。

ＯＲゲートＲＯは、それぞれのＥ　Ｘ　ＯＲゲートの出
力の論理和演口を行ない、演ｎ結果はテスト結束をモニ
タするＬニラ１３号ＴＤＦｏとなる。

次に、この実施例の作用を説明４る。

上記した構成にＪ３いて、テスト・モード信号が１”と
なり、テス１へ動作にはいると、入力テストデータ［１
）及びテストυＩｔｉｌ信号−１Ｇが、セレクタによっ
て選択凸れて、それぞれの機能回路に与えられる。それ
ぞれの機能回路は、人力テストデータに対して動作し、
それぞれｎビットの出力データを与える。

機能回路Ｔ＋は、その出力データがモニタ１３号ＴＤｏ
として七二りされ、モニタ信号が人力テストデータに対
する出力データの朋持飴と比較される。比較結果におい
て、両者が一致しｌζζ会合は、機能回路Ｔ＋が正常に
動作していることが確認される。

一方、入力テスＩ・データに対するそれぞれの機能回路
の出力データは、それぞれ対応するＥ　Ｘ　ＯＲゲート
によって排他的論理和がとられる。この演ｎ結果におい
て、それぞれの機能回路の対応見るビットの出力データ
がすべて１６１−であるならば、Ｅ　Ｘ　ＯＲゲートの
出力は゛０パとなる。さらに、それぞれのビットに対し
て出力１−タが１べて１１−であるならば、１べてのＦ
ＸＯＲゲートの出力は“０″となる。すなわり、４べて
の機能回路の出力データは同一と仕る。

このような場合には、０１＜ゲートｌ＜ｏの出力は°゛
０”となり、モニタ１１号１’　Ｌ）　Ｆ　ｏは“°０
′″となる。これにより、出力データが１ニタ信号ＴＤ
Ｏとなる機能回路ｉ−＋を除く他のリベての機能回路が
＋Ｆ常に動作していることが確認される。

したがって、同一のテストシーケンスに対しくそれぞれ
の機能回路１０に入力ｊストｆ−タを与え（テストする
場合に比べて、テスト時間は１／ｍに短縮することがで
きる。

第２図はこの発明の第２の実施例を承り図である。なお
、第２図において、第１図と同符号のｂのは同一機能を
右するもの（゛あり、その説明は省略する。

この第２の実施例の特徴とりるところ番よ、機能回路Ｔ
１の出力データと他のそれぞれの機能回路１−２〜ＴＩ
の出ツノデータとをそれぞれ比較Ｊるようにしたことに
ある。

すなわら、８１能回路１１の出力ｉ４−タは、他のそれ
ぞれの機能回路■２〜Ｔｍの出力データに対して、ビッ
ト１０に対応して設けられたＥ　Ｘ　ＯＲゲー　ト　（
【三　ｕ−Ｅ＋　　　ｎ　　、　　　ｍ＋＋１ＥＩｌ　
　−１１”Ｅｌ　　ａ　　ｎ　　）によって、それぞれ
の機能回路［２〜１１の出力データと排他的論理和がと
られる。機能回路Ｔ＋とそれぞれの機能回路■２〜ＴＩ
に段重）られたそれぞれ１１個のＥＸＯＲゲートの出力
は、それぞれ対応するＯＲゲート（Ｒ＋〜Ｒ■−１）に
与えられて、論理和がとられる。それぞれの０１（ゲー
トの出力は、モニタ信号Ｔ　Ｄ　Ｆ　＋〜丁ＤＦＩ−ｔ
として与えられる。

これにより、それぞれのモニタ信号ＩＤＦ＋〜ＴＤＦＩ
−＋は、機能回路Ｔ＋　とぞれぞれの機能回路■２〜「
−の出力データの比較結果となる。したがって、モニタ
４５号Ｔ　Ｄ　Ｆ　＋〜ＴＤＦＩ−＋がすへて“０′°
であれば、機能回路■１の出力データと機能回路Ｔ２〜
Ｔ―の出力データが一致することになり、Ｉ能回路Ｔ２
〜Ｔｓ＋が正常に動作していることが確認される。

さらに、このような構成とすることにより、モニタ信号
の数は、第１の実施例に比べて増加づることにくにるが
、ＸＩ）を作している機能回路がモニタ４ｉｉ号により
判別することがでさ、不良解析を容易に行なうことがで
さるようになる。

第３図はこの発明の第３の実施例を示す図である。なお
、第３図において、第１図及び第２図とｌ１ｉＩｒ：ｆ
号のものは同一機能をｔ４’　するものであり、その説
明は省略する。

この第３の実施例の特徴とするところは、第２の実施例
に対しく、モニタ４８月ＴＤＦ＋〜Ｔ　ｌ）　Ｆ脂−１
を１ン−１−ダ１１こより１ンｌ−ドして、ｒン」−ダ
１の出力をしニタイ１−）号（ｒ　Ｉ’）　Ｄ　＋　へ
、１ｌ）ｌ）α）としている。

このようイｊ構成とりることにより、しニタ（ｌ”ｌ　
１の数を低減Ｊることが可能とイｆる。

第４図１１この発明の第４の実施例を承り図−（゛ある
。なお、第４図において、第１図乃）゛第３図と同０月
のしのは同一機能をイＪｑるるしのぐあり、その説明は
省略４る。

この第４の実施例は、第２の実施例のイれτれの機能回
路を１６ピツトのカウンタとしく、この発明を６４ビツ
トのカウンタに適用したｂのぐある。

第４図において、１６ビツトの４つのカウンタ［０１〜
［Ｃ４は、通常動作０．ｔにはセレクタ８１〜Ｓ４を介
して下（Ｏ側から１４１７（ｌｌ’ｌに桁上げｆ−タが
転送される。また、６４ビツトの］カウンタへの人力Ｃ
Ｉ　Ｎは、しレクタＳ４を介してカウンタＩＣ４に与え
られる。

’ｆｊ、７Ｚスト七−ドイ八）Ｊが１′°となり、ノス
ｔ−Ｗｂ　ｆｌには、共通の人力Ｊスト）−タがヒレフ
タ８１〜Ｓ４を介し−（それぞれのカウンタに与えられ
る。カウンタＪ０１は、イの１６ピツトの出力）−夕が
し一タイ、）；シＴＣｔ−１としてしニタされる。

また、カウンタＩＣ２・〜１０４は、イれぞれの出力デ
ータがカウンタＴ　Ｃ＋の対応りるビットの出カノーー
タと対応するＩＥ　Ｘ　ＯＲゲート（ｔ、＋　Ａ　＋　
〜［Ａ＋　ｓ　、　Ｆ　Ｄ＋〜（［３＋　ｅ　、　ｔｅ
ｌ　・−ＥＣ’ｓ）によりｉｌｌｌｌ論的論理和られる
。それぞれ１６個のＦＸ　ＯＲゲートの出力は、対応り
る０１＜ゲート（Ｒ＋・〜１＜３）に！ｊえられ（−即
用がどられる。

それぞれのＯＲグー１への出力番ま、カウンターＩＣ２
〜ＩＣ４のそれぞれのし一タイＪ１号ＩＣＩ２〜１（Ｃ
に４とし−（しニタされろ。

このようイに構成において、ぞれぞれの力「シンタを同
０，１に試験りることが可能となり、イれぞれ個別に試
験しくいた従来にあっては、２［１４り■ンク程石の０
．１間を貧していたのに対して、この実施例にあ−）て
は、２１６り［］ツク稈度の口）間ぐ試験を＜７なうこ
とができるＪ、うになる。したがって、試験時間を大幅
に短縮することかで・さる。

この第４の実施例では、機能回路として例えばカウンタ
を用いているが、この発明はこれに限ること１１ない。

この発明は、被−ｊス１〜回路と４α１詣回路が、例え
ば情報処理装置におＩＪる割込みｌント［コーラの各＾
１；込みに対する割込みレベル、ベクｌ−ル等を発生４
る発〈ｔ−回路、マルチブし１　ｔ？ツリシス−ｊムに
Ｊ３　ｆＪるぞれぞれのプ１コレツリ、複数のメ七りを
尚えたシスアｔ１にＪ３１Ｊるイれぞれのメしり等ぐあ
ってし適用ｑることが１−１能ぐある。

［発明の効果１ 以［説明したように、この発明によれば、人力ｊスト信
号が共通に与えられた複数の機能回路の出力ｉ゛−夕の
うち、１つの機能回路の出力ｊ゛−タを正常動作時の値
と比較し、この出力データと仙の機能回路の出力ｉ−タ
とを比較りることにＪ、って、複数の機能回路が正常に
＄７１　ｆｆ　Ｌでいるか古かを１ｉＩｌ旧に試験する
ようにしたので、試験ｌｋｉ間をλＯＯ１２ことがでさ
るようになる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の構成を示ヴ図、第２
図はこの発明の第２の実施例の構成を示１図、第３図は
この発明の第３３の実施例の構成を承り図、第４図はこ
の発明の第４の実施例の構成を承り図Ｃある。 １１〜ＴＩ・・・礪１１シ回路 Ｓｏ＋ゝＳＯ１，Ｓｌｌゝ５１１１．Ｓ１〜Ｓ４°°。 セレクタ

Claims (1)

1. 【特許請求の範囲】 テスト動作時に入力テスト信号を選択して被試験対象と
   なる複数の機能回路に共通に与える選択手段と、 出力データをモニタする前記機能回路を含む少なくとも
   ２つ以上の前記機能回路のそれぞれ対応する出力データ
   を比較し、モニタされる出力データが正常動作時の値に
   一致して比較された出力データがすべて一致した場合に
   、前記機能回路が正常に動作していると判別して試験結
   果を与える判別手段と を有することを特徴とする試験容易化回路。