JPH01228155A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01228155A
JPH01228155A JP63053588A JP5358888A JPH01228155A JP H01228155 A JPH01228155 A JP H01228155A JP 63053588 A JP63053588 A JP 63053588A JP 5358888 A JP5358888 A JP 5358888A JP H01228155 A JPH01228155 A JP H01228155A
Authority
JP
Japan
Prior art keywords
chip
ribbons
substrate
wires
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63053588A
Other languages
English (en)
Inventor
Masaya Ikeda
池田　連也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63053588A priority Critical patent/JPH01228155A/ja
Publication of JPH01228155A publication Critical patent/JPH01228155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/533—Cross-sectional shape
    • H10W72/534—Cross-sectional shape being rectangular
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は半導体装置に関し、特に高密度化及び多ビン化
を図った半導体装置に関する。
〔従来の技術〕
従来、例えばピングリッドアレイ（ＰＧＡ）型の半導体
装置では、ＰＧＡ基板に設けた配線と、二のＰＧＡ基板
に搭載した半導体チップの電極パッドとをボンディング
ワイヤで接続し、ＰＧＡＩ板ψ外部接続用ピンと半導体
チップとの電気的接続を行っている。近年、この種の半
導体チップの高密度化に伴ってピン数が増大され、半導
体チップとＰＧＡ基板とを接続するボンディングワイヤ
数も増大する傾向にある。このため、半導体チップ側で
は、多数個の電極パッドを千鳥状、即ち２列かつ交互に
配列し、ボンディングワイヤを内側位置と外側位置に交
互に接続させることで、この多ピン化に対処している。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、電極パッドを千鳥状に配
列しても、接続されるボンディングワイヤの隣接ピッチ
寸法は電極パッドが１列の場合に比較して１／２となり
、隣接するボンディングワイヤとの間で短絡事故が起き
易くなる。このため、結果的には電極パッドの隣接ピッ
チ寸法を１列の場合よりも大きくとる必要があり、半導
体装置の高密度化、多ピン化に対処できないという問題
がある。
本発明は高密度化、多ピン化に容易に対応できる半導体
装置を提供することを目的としている。
〔課題を解決するための手段］ 本発明の半導体装置は、基板のチップ搭載部周囲にリボ
ン用パッドを、その外側にワイヤ用パッドを夫々多数個
配設し、半導体チップは周辺部に多数本の導体リボンを
一体形成するとともに、この導体リボンの内側に多数個
の電極パッドを配設し、この導体リボンをリボン用パッ
ドに直接接続し、電極パッドをボンディングワイヤによ
りワイヤ用パッドに接続した構成としている。
〔作用〕
上述した構成では、導体リボンとボンディングワイヤと
は上下方向に間隔を有する状態で夫々延設されることに
なり、相互の干渉が防止され、隣接する接続線間の短絡
が防止されて半導体装置の高密度化、他ピン化に対応す
る。
〔実施例］ 次に、本発明を図面を参照して説明する。
第１図は本発明をＰＧＡ型半導体装置に適用した実施例
の断面図であり、第２図は半導体チップの斜視図、第３
図はその一部破断拡大平面図である。
図示のように、半導体チップ１の表面周辺部には、回路
配線の一部配線１ａに直接接続された複数本の導体リボ
ン２を一体的に接続し、かつこれら導体リボン２の内側
に多数個の電極パッド３を配設している。この導体リボ
ン２は、例えばテープオートメイテッドボンディング（
ＴＡＢ）と呼ばれる方法により形成される。即ち、フィ
ルム状のテープに導体リードを予め接着しておき、この
テープに対して半導体チップ１を直接ポンディングし、
その後テープを剥がして半導体チップ１上に導体リード
を残すことにより接続を行う方法である。
そして、この半導体チップ１は、ＰＧＡ基板１１の中央
凹部に銀ペースト５により搭載固着され、ＰＧＡ基板１
１に形成されたリード用パッド１２に前記導体リボン２
を熱圧着法等により直接接続させる。また、このリード
用パッド１２の外側にはワイヤ用パッド１３を形成して
おり、このワイヤ用パッド１３と半導体チップｌの電極
パッド３とをボンディングワイヤ４によって接続してい
る。
なお、１４は前記リード用パッド１２．ワイヤ用パッド
１３に接続される外部接続用ピン、６はキャップである
。
この構成によれば、半導体チップ１は、回路の一部が導
体リボン２によってＰＧＡ基板ｌｌ側に電気接続され、
かつ残りの回路部分がボンディングワイヤ４によってＰ
ＧＡ１板１１側に接続される。そして、導体リボン２は
半導体チップ１の表面と略同−平面において延設され、
ボンディングワイヤ４はチップ表面より高い位置でルー
プ状に延設されて夫々半導体チップ１とＰＧＡ基板１１
とを電気接続しているので、両者が干渉して短絡するこ
とは殆どない。
特に、この実施例では電極パッド３を導体リボン２のピ
ッチ中間に配設しているので、導体リボン２とボンディ
ングワイヤ４も半ピツチずれて延設されることになり、
相互の短絡を更に効果的に防止することが可能となる。
これにより、半導体チップ１の高密度化に伴ってＰＧＡ
基板１１との電気接続の線数が増えた場合にも、容易に
これに対処でき、半導体装置の高密度化、多ピン化に対
応できる。
第４図は本発明の他の実施例であり、ここでは−枚の基
板に複数個の半導体チップを搭載した半導体装置を示し
ている。
図において、基板２１はアルミナセラミックで形成し、
この表面に厚膜技術により導体パターンを形成している
。この基板２１の２箇所には半導体チップの搭載部を画
成し、各チップ搭載部の周囲には夫々前記導体パターン
の一部でリード用パッド、２２を形成している。また、
これらのリード用パッド２２の外側にはワイヤ用パッド
２３を形成している。
そして、チップ搭載部に半導体チップ１を搭載固着する
とともに、その導体リード２をリード用パッド２２に接
続し、かつ電極パッド３をボンディングワイヤ４により
ワイヤ用パッド２３に接続している。
この構成においても、各半導体チップ１と基板２１は夫
々導体リード２とボンディングワイヤ４により電気接続
され、かつ一方では導体リボン２とボンディングワイヤ
４は上下方向に離間位置されて相互間での短絡が防止さ
れるので、半導体装置の高密度化、他ピン化に容易に対
応できる。
なお、本発明は３個以上の半導体チップを搭載する半導
体装置にも同様に適用できる。
〔発明の効果］ 以上説明したように本発明は、半導体チップの周辺部に
導体リボンを一体形成し、この内側に電極パッドを配設
し、この導体リボンと、電極パッドに接続されるボンデ
ィングワイヤとを上下方向に間隔を有する状態で夫々延
設しているので、隣接する接続線間の短絡が防止でき、
半導体チップと基板とを電気接続する接続線数を増大し
て半導体装置の高密度化、他ピン化を容易に達成できる
。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は半導体チ
ップの斜視図、第３図は第１図の半導体装置の一部破断
拡大平面図、第４図は本発明の他の実施例の断面図であ
る。 １・・・半導体チップ、１ａ・・・回路、２・・・導体
リボン、３・・・電極パッド、４・・・ボンディングワ
イヤ、５・・・銀ペースト、６・・・キャップ、１１・
・・ＰＧＡ基板、１２・・・リボン用パッド、１３・・
・ワイヤ用パッド、１４・・・外部接続用ビン、２１・
・・アルミナセラミック基板、２２・・・リボン用パッ
ド、２３・・・ワイヤ用パッド。 第１図 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. １、基板上に半導体チップを搭載し、かつ該基板と半導
    体チップとを電気接続する半導体装置において、前記基
    板はチップ搭載部の周囲にリボン用パッドを、その外側
    にワイヤ用パッドを夫々多数個配設し、前記半導体チッ
    プは周辺部に多数本の導体リボンを一体形成するととも
    に、この導体リボンの内側に多数個の電極パッドを配設
    し、この導体リボンを前記リボン用パッドに直接接続し
    、電極パッドをボンディングワイヤにより前記ワイヤ用
    パッドに接続したことを特徴とする半導体装置。
JP63053588A 1988-03-09 1988-03-09 半導体装置 Pending JPH01228155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63053588A JPH01228155A (ja) 1988-03-09 1988-03-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63053588A JPH01228155A (ja) 1988-03-09 1988-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH01228155A true JPH01228155A (ja) 1989-09-12

Family

ID=12947021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63053588A Pending JPH01228155A (ja) 1988-03-09 1988-03-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH01228155A (ja)

Similar Documents

Publication Publication Date Title
JP2568748B2 (ja) 半導体装置
US5399904A (en) Array type semiconductor device having insulating circuit board
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5324985A (en) Packaged semiconductor device
US5220196A (en) Semiconductor device
US5410182A (en) High density semiconductor device having inclined chip mounting
US5220486A (en) Ic packing device
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
KR950008233B1 (ko) 반도체 장치용 패키지
JPH01228155A (ja) 半導体装置
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JPS59139660A (ja) 半導体装置
US5973397A (en) Semiconductor device and fabrication method which advantageously combine wire bonding and tab techniques to increase integrated circuit I/O pad density
JPS5980957A (ja) 半導体装置
JPS6143437A (ja) 半導体装置
KR100413475B1 (ko) 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지
KR100206975B1 (ko) 반도체 패키지
JPH0533532B2 (ja)
JPS62188333A (ja) 集積回路装置
JPH038366A (ja) 半導体装置用パッケージ
JPH09321218A (ja) 半導体装置およびその製造方法
JPH04328849A (ja) 半導体装置用パッケージ
US20030222339A1 (en) Wiring substrate and semiconductor device