JPH01228397A - Data transfer controller - Google Patents
Data transfer controllerInfo
- Publication number
- JPH01228397A JPH01228397A JP5576488A JP5576488A JPH01228397A JP H01228397 A JPH01228397 A JP H01228397A JP 5576488 A JP5576488 A JP 5576488A JP 5576488 A JP5576488 A JP 5576488A JP H01228397 A JPH01228397 A JP H01228397A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- transfer
- speed
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 3
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Numerical Control (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えば数値制御装置から工作機械に制御デー
タのシリアル転送を制御するデータ転送制御装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a data transfer control device that controls serial transfer of control data from, for example, a numerical control device to a machine tool.
（従来の技術）
通常のＮＣ装置は、複数の軸制御用の記憶領域を有し、
ここに軸制御データを保持している。他方、工作機械側
でも軸制御のための演算手段、例えばマイクロプロセッ
サを軸毎に備え、転送された軸制御データに一定の処理
を施して非同期での軸制御も実行している。こうしたＮ
Ｃ装置と工作機械との間をデータ転送ラインで接続する
距離が長くなるとき、通常そのコストとの関係からシリ
アル転送ラインが使用される。(Prior art) A normal NC device has a storage area for controlling multiple axes,
Axis control data is held here. On the other hand, on the machine tool side, arithmetic means for axis control, such as a microprocessor, is provided for each axis, and the transferred axis control data is subjected to certain processing to perform asynchronous axis control. These N
When the distance to connect a data transfer line between a C device and a machine tool becomes long, a serial transfer line is usually used due to its cost.
このようなＮＣ装置から工作機械に軸制御データを軸毎
にシリアル転送する場合の外、他の周辺制御機器に対し
て制御データを供給するとき、その転送速度と関係なし
に工作機械等の周辺装置側では所定の速度で演算処理を
行なう必要がある。In addition to serially transmitting axis control data for each axis from such an NC device to a machine tool, when supplying control data to other peripheral control equipment, the peripherals of the machine tool, etc. On the device side, it is necessary to perform arithmetic processing at a predetermined speed.
そこで、これらの間を接続するデータ転送制御装置は、
その両端にデータを一時的に保持するためのＲＡＭを有
しており、プロセッサから転送される軸制御データは軸
毎の対応するＲＡＭに書込まれる。そして、各軸の制御
用のプロセッサによりＲＡＭに転送されている制御デー
タ内容を読み取って、逐次に軸制御が行なわれている。Therefore, the data transfer control device that connects these
It has RAMs for temporarily holding data at both ends thereof, and axis control data transferred from the processor is written to the RAM corresponding to each axis. Then, the control data contents transferred to the RAM are read by a processor for controlling each axis, and axis control is performed sequentially.
（発明が解決しようとする課題）
しかし非同期の軸の制御を高速に制御する必要がある場
合でも、プロセッサはその軸周のＲＡＭに制御データを
書込む通常のルーチンと同様にその移動データを書込み
、ここから工作機械側のＲＡＭにシリアル転送され、こ
のＲＡＭから穆勤データにより軸制御が行なわれる。し
かも、高速に転送する必要のある移動制御データであっ
ても、ＲＡＭからの読み出しの順序は固定されているの
で、シリアル転送装置のボーレートが遅いとき、ＮＣ装
置による同期制御ができないという問題があった。(Problem to be solved by the invention) However, even when it is necessary to control an asynchronous axis at high speed, the processor writes the movement data in the RAM around the axis in the same way as a normal routine that writes control data. From here, the data is serially transferred to the RAM on the machine tool side, and axis control is performed from this RAM using the working data. Moreover, even for movement control data that needs to be transferred at high speed, the order of reading from RAM is fixed, so when the baud rate of the serial transfer device is slow, there is a problem that synchronization control by the NC device cannot be performed. Ta.
本発明は、上記課題を解決するためになされたもので、
転送装置のボ゛−レートと関係なしに高速に転送制御を
行なえるデータ転送制御装置を提供することを目的とし
ている。The present invention was made to solve the above problems, and
It is an object of the present invention to provide a data transfer control device that can perform high-speed transfer control regardless of the baud rate of the transfer device.
（課題を解決するための手段）
本発明によれば、データ転送ラインにより接続された演
算装置の間で制御データをシリアル転送するデータ転送
制御装置において、転送される制御データをその所定長
毎に速度決定ビットを設定する設定手段と、この速度決
定ビットに対応する複数の格納領域を有する送信制御用
の記憶手段とを具備し、前記速度決定ビットに従７て制
御データの転送処理の優先順位を決定するようにしたこ
とを特徴とするデータ転送制御装置を提供できる。(Means for Solving the Problem) According to the present invention, in a data transfer control device that serially transfers control data between arithmetic units connected by a data transfer line, the control data to be transferred is It comprises a setting means for setting a speed determination bit, and a storage means for transmission control having a plurality of storage areas corresponding to the speed determination bit, and the priority order of control data transfer processing is determined according to the speed determination bit. It is possible to provide a data transfer control device characterized in that the data transfer control device is configured to determine.
（作用）
本発明のデータ転送制御装置では、転送される制御デー
タの所定長毎に速度決定ビットを設け、受信側での処理
に先立って、格納された制御データの速度決定ビットを
チェックし、処理の優先順位を決定するようにしている
。(Function) In the data transfer control device of the present invention, a speed determination bit is provided for each predetermined length of control data to be transferred, and the speed determination bit of the stored control data is checked prior to processing on the receiving side. The priority of processing is determined.
（実施例）
以下、本発明の一実施例を図面に従って詳細に説明する
。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は、ＮＣ装置１と、このＮＣ装置１とは別にＣＰ
Ｕを有する制御回路２との間をシリアル転送ライン３で
接続したシステムの概略構成を示す。ＮＣ装置１は、工
作機械（図示せず、）などの軸を制御するために、’
ＣＰ Ｕ ４のデータバスと接続される複数のＲＡＭ５
１．５２・・・を有し、これらＲＡＭ５１．５２・・・
には所定のタイミングで逐次に軸制御データ等が書込ま
れ、保持している。ＮＣ装置ｌは、このＲＡＭ５１．５
２・・・で保持している軸制御データにより各軸制御回
路６１．６２・・・により工作機械の各軸に制御指令を
出力し、軸制御を行なっている。FIG. 1 shows an NC device 1 and a CP separate from this NC device 1.
1 shows a schematic configuration of a system connected to a control circuit 2 having a serial transfer line 3. The NC device 1 is used to control the axes of a machine tool (not shown), etc.
Multiple RAMs 5 connected to the data bus of CPU 4
1.52..., and these RAM51.52...
Axis control data, etc. are sequentially written to and held at predetermined timing. The NC device l uses this RAM51.5
Based on the axis control data held in 2..., each axis control circuit 61, 62... outputs a control command to each axis of the machine tool to perform axis control.
ここで、上記ＣＰＵ４のデータバスには、制御回路２へ
制御データを転送するためのＲＡＭ７が接続され、この
ＲＡＭ７に非同期軸を制御する制御データを書込むこと
ができる。このＲＡＭ７からは、ドライバ８を介して制
御データがシリアル転送ライン３に送出され、制御回路
２側では、レシーバ９を介して所定のＲＡＭｌ０の所定
領域に格納される。この制御回路２では、通常、低レベ
ルのルーチンが転送され、軸制御が行なわれる。Here, a RAM 7 for transferring control data to the control circuit 2 is connected to the data bus of the CPU 4, and control data for controlling the asynchronous axis can be written in this RAM 7. From this RAM 7, control data is sent to the serial transfer line 3 via a driver 8, and on the control circuit 2 side, it is stored in a predetermined area of a predetermined RAM 10 via a receiver 9. This control circuit 2 normally transfers a low-level routine and performs axis control.
第２図は、上記ＮＣ装置１のＲＡＭ７と制御回路２のＲ
ＡＭｌ０とにそれぞれ格納さ°れるデータ構成を示す図
である。FIG. 2 shows the RAM 7 of the NC device 1 and the R of the control circuit 2.
FIG. 3 is a diagram showing the data structure stored in AM10 and AM10, respectively.
制御データには、その先頭部分の１ビツトの領域に速度
決定ビットが設定されており、ＮＣ装置１からＲＡＭ７
の領域に格納される際に、ｃｐｕ４により転送される制
御データに応じた速度決定ビットが設定される。つまり
、高速転送が必要な移動データについては、この速度決
定ビットを１にし、それ以外のデータでは０にする。そ
して、それぞれ転送すべき速度に応じた格納位置に格納
される。A speed determination bit is set in a 1-bit area at the beginning of the control data, and the speed determination bit is set in a 1-bit area at the beginning of the control data.
When the data is stored in the area, a speed determining bit is set according to the control data transferred by the CPU 4. That is, the speed determining bit is set to 1 for moving data that requires high-speed transfer, and is set to 0 for other data. Then, each data is stored in a storage position corresponding to the speed at which the data should be transferred.
一方、制御回路２側では、転送されてきた制御データが
その速度決定ビットに基づいて所定の位置に格納される
。つまり非同期軸を制御する場合には、その軸周の制御
データとしてシリアル転送されたものを、速度決定ビッ
トに従って優先順位を決定して、処理を開始することに
なる。On the other hand, on the control circuit 2 side, the transferred control data is stored in a predetermined position based on the speed determination bit. In other words, when controlling an asynchronous axis, the serially transferred control data for the circumference of the axis is prioritized according to the speed determination bit, and processing is started.
例えば、起動信号ＩＴＰをオンして、高レベルのルーチ
ンのデータ転送を開始するとき、データを受ける側では
、速度決定ビットにより判断して、起動信号ＩＴＰによ
りＣＰＵｌ０にインタラブドを掛け、高レベルのルーチ
ンに制御を引き渡す。特に高速に転送する必要があるデ
ータや、あるいは他の軸との制御に同期させて転送する
必要のあるデータに、所定の速度決定ビットを付けてお
き、転送されたデータをＲＡＮＩＯ内に確保された高レ
ベルのルーチンの専用の記憶領域に格納する。こうして
高速転送データである旨を判別して、データ処理の優先
順位を決定することが可能になる。また、複数の周辺ユ
ニットが設けられている場合には、高速転送データであ
る旨が各周辺ユニットで一律に判明するから、所定の起
動信号により同時転送でき、同期運転が可能になる。For example, when the startup signal ITP is turned on to start data transfer of a high-level routine, the data receiving side determines from the speed determination bit and multiplies CPU10 with the startup signal ITP, and then transfers data to the high-level routine. hand over control to A predetermined speed determination bit is attached to data that needs to be transferred particularly at high speed, or data that needs to be transferred in synchronization with control with other axes, so that the transferred data is secured in RANIO. stored in dedicated storage for high-level routines. In this way, it is possible to determine that the data is high-speed transfer data and to determine the priority order of data processing. Furthermore, when a plurality of peripheral units are provided, each peripheral unit uniformly recognizes that the data is high-speed transfer data, so simultaneous transfer is possible using a predetermined activation signal, and synchronous operation is possible.
このように転送されるデータに速度決定ビットを付け、
特定のデータ記憶領域から高速に転送を行ない、かつ転
送されたデータに基づぎ、起動信号がオンしたとき同時
転送できるから、他の制御ユニットとの間での同期運転
が可能になる。A speed determining bit is attached to the data transferred in this way,
Since data is transferred at high speed from a specific data storage area, and based on the transferred data, simultaneous transfer is possible when the activation signal is turned on, synchronized operation with other control units is possible.
以上、この発明をある程度詳細にその最も好ましい実施
態様について説明したが、その好ましい実施態様の説明
は、構成の詳細な部分についての変形、特許請求の範囲
に記載された本発明の精神に反しない限りでの種々な変
形、あるいはそれらを組み合わせたものに変更すること
ができることは明らかである。As above, this invention has been described in some detail with respect to its most preferred embodiment, but the description of the preferred embodiment does not include variations in detailed parts of the configuration or contrary to the spirit of the invention as described in the claims. It is clear that various modifications or combinations thereof may be made.
（発明の効果）
以上説明したように、本発明によれば、シリアル転送部
での転送速度が遅い場合であっても高速転送を必要とす
るデータについては高速転送を可能にし、複数の周辺機
器の間での同期運転のためのデータ転送を行なううえで
、起動信号により同期をとって同期運転制御を確実に行
なえるデータ転送制御装置を提供できる。(Effects of the Invention) As explained above, according to the present invention, even if the transfer speed in the serial transfer unit is slow, data that requires high-speed transfer can be transferred at high speed, and multiple peripheral devices It is possible to provide a data transfer control device that can reliably perform synchronous operation control by synchronizing with a start signal when transferring data for synchronous operation between the two.
第１図は、本発明の一実施例を示すブロック図、第２図
は、転送データが格納されるＲＡＭ構成を示す図である
。
１・・・ＮＣ装置、２・・・制御回路、３・・・シリア
ル転送ライン、５１．５２・・−，７，１０・・−ＲＡ
Ｍ。
特許出願人 ファナック株式会社FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing a RAM configuration in which transfer data is stored. 1...NC device, 2...Control circuit, 3...Serial transfer line, 51.52...-,7,10...-RA
M. Patent applicant FANUC Corporation
Claims (3)
で制御データをシリアル転送するデータ転送制御装置に
おいて、転送される制御データをその所定長毎に速度決
定ビットを設定する設定手段と、この速度決定ビットに
対応する複数の格納領域を有する送信制御用の記憶手段
とを具備し、前記速度決定ビットに従って制御データの
転送処理の優先順位を決定するようにしたことを特徴と
するデータ転送制御装置。(1) In a data transfer control device that serially transfers control data between arithmetic units connected by a data transfer line, a setting means for setting a speed determination bit for each predetermined length of the control data to be transferred; A data transfer control device, comprising: a storage means for transmission control having a plurality of storage areas corresponding to determination bits, and determining a priority order of transfer processing of control data according to the speed determination bit. .
り接続された演算装置の間でシリアル転送された制御デ
ータを受信するデータ受信装置において、所定長毎に速
度決定ビットが設定された受信データを格納する記憶手
段と、この記憶手段に格納された制御データの速度決定
ビットを受信側での処理に先立ってチェックする制御手
段とを具備し、前記速度決定ビットに従ってデータ処理
の優先順位を決定するようにしたことを特徴とするデー
タ転送制御装置。(2) In the data receiving device that receives control data serially transferred between arithmetic units connected by the data transfer line according to claim (1), the receiving speed determination bit is set for each predetermined length. It comprises a storage means for storing data, and a control means for checking a speed determination bit of the control data stored in the storage means prior to processing on the receiving side, and determines the priority of data processing according to the speed determination bit. A data transfer control device characterized in that the data transfer control device makes a decision.
方法であって、前記数値制御装置での転送処理と同時に
制御対象に対して所定の起動信号を供給し、前記数値制
御装置では速度決定ビットに従って制御データの転送処
理の優先順位を決定し、前記制御対象では速度決定ビッ
トに従ってデータ処理の優先順位を決定し、前記起動信
号に基づきシリアル転送された制御データによる同期制
御を行なうことを特徴とする同期運転方法。(3) A synchronous operation method between a numerical control device and a controlled object, wherein a predetermined start signal is supplied to the controlled object simultaneously with the transfer processing in the numerical control device, and the numerical control device determines the speed. A priority order of transfer processing of control data is determined according to bits, a priority order of data processing is determined in the controlled object according to a speed determination bit, and synchronous control is performed using serially transferred control data based on the start signal. synchronous operation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5576488A JPH01228397A (en) | 1988-03-09 | 1988-03-09 | Data transfer controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5576488A JPH01228397A (en) | 1988-03-09 | 1988-03-09 | Data transfer controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01228397A true JPH01228397A (en) | 1989-09-12 |
Family
ID=13007920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5576488A Pending JPH01228397A (en) | 1988-03-09 | 1988-03-09 | Data transfer controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01228397A (en) |
-
1988
- 1988-03-09 JP JP5576488A patent/JPH01228397A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103714B1 (en) | Multi-processor axis control | |
| JP2829091B2 (en) | Data processing system | |
| EP0275048B1 (en) | Direct memory access controller | |
| KR100308113B1 (en) | Data processing system | |
| JPH06314110A (en) | Coupling system for computer system part executing numerical control function and another computer system | |
| JPS62259738A (en) | Automatic tool feeder for nc machine tool | |
| JP2522047B2 (en) | Programmable controller for device control | |
| JP2676825B2 (en) | Programmable controller bus expansion method | |
| WO1990008993A1 (en) | Numeric controller for transfer line | |
| JPS5852768A (en) | Constitution system of microprocessor | |
| JPH08161253A (en) | Dma control method and dma controller | |
| JPH02140811A (en) | Numerical controller | |
| JPS6368954A (en) | Information transferring system | |
| JPH10116112A (en) | Numerical controller | |
| JPH0487760A (en) | Transfer method of machining program in DNC system | |
| JPH02307149A (en) | Direct memory access control method | |
| JPH0429101B2 (en) | ||
| JPS6240748B2 (en) | ||
| JPH0380359A (en) | Inter-processor communication system | |
| JPS61138306A (en) | Programmable controller | |
| JPH01177106A (en) | Transmission system for control program | |
| JPS63226755A (en) | Data transfer circuit | |
| JPH02178707A (en) | Portable data transmission equipment | |
| JPH07120175B2 (en) | Composite control device and control method thereof | |
| JPH04199217A (en) | Input/output control method |