JPH0122938B2 - - Google Patents

Info

Publication number
JPH0122938B2
JPH0122938B2 JP56027491A JP2749181A JPH0122938B2 JP H0122938 B2 JPH0122938 B2 JP H0122938B2 JP 56027491 A JP56027491 A JP 56027491A JP 2749181 A JP2749181 A JP 2749181A JP H0122938 B2 JPH0122938 B2 JP H0122938B2
Authority
JP
Japan
Prior art keywords
channel
section
input
command
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56027491A
Other languages
English (en)
Other versions
JPS57141737A (en
Inventor
Masahito Hihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2749181A priority Critical patent/JPS57141737A/ja
Publication of JPS57141737A publication Critical patent/JPS57141737A/ja
Publication of JPH0122938B2 publication Critical patent/JPH0122938B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は、データ処理システムにおけるチヤネ
ル制御方式に関するものである。
一般的なチヤネル装置(以下チヤネルと称す
る)の動作について以下に説明する。
チヤネルは、プログラムにより与えられた形式
の制御情報を中央演算装置及び主記憶装置から受
けとり、あるいは読み出し、入出力装置に対して
起動をかける。チヤネル入出力装置間の入出力動
作が開始されると、中央演算装置は入出力動作か
ら開放されて他の処理を行なえる様になる。チヤ
ネルは、入出力装置との入出力インタフエースを
通じて入出力装置とのデータ転送を行なう。チヤ
ネルは転送されるデータを格納する(又は格納さ
れている)主記憶装置内のアドレスおよびデータ
転送量を表わすバイト・カウント等を保持するレ
ジスタを持つており、これらのレジスタを更新し
ながら転送制御を行なう。
入出力動作は、入出力命令及びチヤネル・コマ
ンド・ワード(以下CCWと称する)によつて開
始される。CCWは、チヤネルと入出力装置によ
つて解読され実行される。1つのCCWあるいは
順次実行して行くように配列された一連のCCW
群が1つのチヤネル・プログラムを形成する。
入出力命令もCCWも主記憶装置から読み出さ
れるが、その形式は種々の入出力装置に共通であ
る。入出力開始命令(SiO、SiOF)は、チヤネ
ルと入出力装置を指定し、チヤネルに対して主記
憶装置内に用意されたチヤネル・プログラムの実
行を指示する。主記憶装置内に用意されたチヤネ
ル・プログラムの先頭アドレスは主記憶装置内の
固定したアドレス位置に格納されている。入出力
開始命令で指定されたチヤネルは、主記憶装置内
の固定したアドレス位置に格納されているチヤネ
ル・プログラムの先頭アドレスを示すチヤネル・
アドレス・ワード(CAW)を読み出し、その後、
このCAWによつて指定されたCCWを主記憶装置
から順次読み出して入出力装置との間で一連の入
出力動作を制御する。チヤネル・プログラムの実
行を終了すると、チヤネルは中央演算装置に終了
割込みを要求し、この要求が受付けられると主記
憶装置内の固定したアドレス位置へチヤネル・プ
ログラム終了結果を含む状況情報を格納する。以
下図により説明すると、第1図はCCWの形式を
示したものであり、図中、1はコマンド部、2は
データ・アドレス部、3はフラグ部、4はバイ
ト・カウント部である。コマンド部1は、更に以
下の7種類に分類される。無効コード、センスコ
マンド、チヤネル内とび起しコマンド、逆読みコ
マンド、書き込みコマンド、読み取りコマンド、
制御コマンドである。この内、無効コード、チヤ
ネル内とび越しコマンドは、チヤネルによつて処
理(実行)されて入出力装置へは通知されない。
他の5種類のコマンド・コードは、CCWの実行
開始の時点でチヤネルから入出力装置へ通知され
解読される。入出力装置はコマンド・コードを受
け取ると、コマンド・コードによつて定義された
入出力動作を開始する。データ・アドレス部2
は、入出力装置とチヤネルとの間で転送されるデ
ータの主記憶装置内におけるアドレス位置の先頭
アドレスを指定する。フラグ部3は、第2図に示
す形式であり、チヤネルに対してCCW及びチヤ
ネル・プログラムをどの様に実行すべきかを指定
する。バイト・カウント部4は、そのCCWによ
つてチヤネルと入出力装置間で転送されるべきデ
ータのバイト数を指定する。入出力開始命令によ
つてチヤネルが、その内部レジスタ上にCCWを
読み出してくると、コマンド部1はチヤネルで解
読されると共に、入出力装置に通知される。入出
力装置は、そのコマンドが実行可能か否かチヤネ
ルに通知する。実行可能な場合にはデータ転送が
開始される事になる。チヤネルは実行可能な通知
を受けると中央演算装置に入出力開始命令完了を
報告する。
入出力装置からチヤネルに対してデータの転送
が要求されると、チヤネルはデータ・アドレス部
で指定された主記憶装置内のアドレス位置に対し
てバイト・カウント部で指定されたバイト数分の
データ転送を行なう。入出力装置からは1バイト
単位にデータの転送要求が行なわれ、チヤネルは
その都度、バイト・カウント部を1づつ減算する
事によつて転送バイト数を管理する。データ転送
の途中でカウント部が零になると、チヤネルは、
フラグ部のビツト32が“ON”か否かを判定し
“ON”で有つた場合には現在実行していたCCW
に続いて主記憶装置内に用意されている新しい
CCWを読み出し、チヤネル内のレジスタのコマ
ンド部を除く部分を新しいCCWのものと置き換
えてデータ転送を続行する。これがデータ連鎖で
あり、読み取りコマンドの時には入出力装置から
転送された一連の連続したデータを異なつた主記
憶装置内のアドレス位置に格納する事ができる。
また、書込みコマンドの時には主記憶装置内の異
つたアドレス位置のデータを一連の連続したデー
タとして入出力装置へ転送する事ができる。デー
タ連鎖はチヤネルによつて行なわれるので、入出
力装置では関知しない。カウント部が零になつた
時にデータ連鎖の指定がない場合には、その
CCWの実行を終了するため、チヤネルは入出力
装置へデータ転送の終了を指示する。終了を指示
された入出力装置はデータ転送の要求を停止して
コマンドの実行の終了をチヤネルに報告する。
CCWのカウント部が入出力装置によつて転送さ
れるバイト数よりも大きな値を示していた場合に
は、カウント部が零になる前に入出力装置からコ
マンドの実行の終了が報告された事になる。
チヤネルは、コマンド実行の終了が報告される
とカウント部の値とフラグ部の内容によつて、以
下の様にチヤネル・プログラムの実行の仕方を決
定する。
カウント部が零で、フラグ部のビツト33が
“ON”であると、新しいCCWを主記憶装置内
から読み出してきてコマンド部を含むチヤネル
のレジスタの内容を新しいCCWの内容によつ
て置き換えて入出力装置へ新しいコマンドを通
知し、新しいCCWを実行する。これをコマン
ド連鎖と称する。カウント部が零でなかつた時
は、フラグ部のビツト34を調べ、“ON”の
場合は、カウント部が零であつた時と同様にコ
マンド連鎖を行なう。
上記以外のコマンド連鎖を行なわない場合に
は、実行を終了した時点の状況情報を作成して
中央演算装置に対して入出力終了割込みを要求
する。
入出力終了の割込みの要求が受付けられる
と、チヤネルは主記憶装置内の固定したアドレ
ス位置へ実行したCCWの次のアドレス位置と、
更新したバイト・カウントの内容及び状況情報
を格納しチヤネルの動作は終了する。以上が従
来技術における一般的なチヤネルの動作であ
る。
さて、データ処理システムにおいて、不定長の
複数のデータ・ブロツクを連続受信する場合があ
る。この受信動作を従来技術で実現する方法とし
ては、第1には1ブロツク毎に読み出しコマンド
を発行する方法、第2にはデータ連鎖を用いる方
法、第3にはコマンド連鎖を用いる方法が考えら
れる。第1の方法は、中央演算装置がブロツク毎
に入出力開始命令を発行しなければならないため
チヤネルとの間のやりとりが多くなるため、時間
がかかり、また、システムの性能低下を招く事に
なる。第2の方法は、受信するデータ・ブロツク
が不定長のため、用意したバイト・カウントと一
致する保障はなく、不一致の時点でデータ連鎖は
抑止される事になる。第3の方法は、各ブロツク
のデータ量を知る手段がなくなつてしまう欠点が
ある。すなわち、一連のコマンド連鎖において
は、最後に実行されたCCWの更新したバイト・
カウントの内容が通知されるのみであり、途中で
実行したCCWのバイト・カウントは知る事はで
きない。
本発明の目的は、上記した如く不定長の複数の
データ・ブロツクを連続受信する場合において、
従来技術では能力低下を招いていた受信動作を改
善する事にあり、従来技術では実現できなかつた
連鎖による各CCWのバイト数通知を実行できる
チヤネル装置を提供することにある。このため本
発明は中央演算装置から入出力命令を受領すると
主記憶装置からコマンド部、データ・アドレス
部、フラグ部およびカウント部からなるチヤネ
ル・コマンド・ワードを読出し、該コマンド部の
内容を入出力装置に通知するとともに、データ転
送時は該データ・アドレス部およびカウント部の
内容を更新するようにして主記憶装置と入出力装
置間のデータ転送を制御するチヤネル装置を有す
るデータ処理システムにおいて、上記主記憶装置
上のチヤネル・コマンド・ワード格納領域を各チ
ヤネル・コマンド・ワード間に所定のスペースが
もうけられるよう構成するとともに、上記フラグ
部に、特定条件発生のもとで上記スペース部に上
記チヤネル装置内の状態情報およびデータ転送量
情報を格納するよう指示する制御ビツトをもう
け、上記チヤネル装置内にて上記特定条件が発生
したとき上記状態情報およびデータ転送量情報を
当該処理中のチヤネル・コマンド・ワードの次の
アドレス位置にある上記スペース部に格納し、さ
らに該格納処理されたスペース部の次のアドレス
位置にあるチヤネル・コマンド・ワードを読出
し、該読出されたチヤネル・コマンド・ワードに
もとづいてデータ転送を続行することを特徴とす
る。
以下、本発明を実施例により説明する。第3図
は主記憶装置に格納されているCCWとチヤネル
内のレジスタを示したものであり、図中、10は
CAW保持レジスタ、20はデータ・アドレス・
レジスタ、30はフラグ・レジスタ、40はバイ
ト・カウント・レジスタ、50は状況情報レジス
タ、60〜6Nは主記憶装置のCCW領域、32
〜37は第2図で示したフラグ部の内容、38は
状況情報の格納を指示する状況格納指示ビツトで
ある。CAWレジスタ10はチヤネルが次に実行
すべきCCWのアドレスを保持するレジスタであ
り、入出力開始命令受付け時には主記憶装置の固
定アドレスから読み出したチヤネル・アドレス・
ワードを格納してチヤネル・プログラムの先頭ア
ドレスを与える。チヤネルはCCWを読み出して
くると、次に実行すべきCCWのアドレスを示す
ようにCAWレジスタ10の内容を更新する。デ
ータ・アドレス・レジスタ20、フラグ・レジス
タ30、バイト・カウント・レジスタ40の各レ
ジスタは、読み出してきたCCWを格納するレジ
スタであり、チヤネルはCCWの実行の進行に従
つて、データ・アドレス・レジスタ20とバイ
ト・カウント・レジスタ40の内容を更新する。
入出力装置と一連のデータ転送が終了し、入出力
装置からコマンド実行の終了が報告されると、前
記した如くバイト・カウント・レジスタ40と、
フラグ・レジスタ30の内容によつて、入出力終
了割込みを要求するか、又はコマンド連鎖の処理
がなされるが、本発明ではさらに以下に説明する
第4図に示す如く、本発明で導入したフラグ・レ
ジスタ30のビツト38(状況格納指示.ST)
が調べられる。第4図は、本発明による実施例の
チヤネルにおける制御信号作成回路の要部ブロツ
ク図であり、図中、第3図と同一番号のものは同
一のものを示し、60は零検出回路、61〜65
はアンド回路、66〜69は反転回路、70はオ
ア回路、71はバイト・カウント零信号線、72
は入出力装置からのコマンド終了信号線、73は
データ連鎖信号線、74は入出力終了割込み信号
線、75は状況情報格納信号線、76はコマンド
連鎖信号線である。
入出力装置から信号線72によつてコマンド実
行の終了が報告されたとき、フラグ・レジスタ3
0のビツト38(ST)が“OFF”の場合は、ア
ンド回路65の出力が“ON”となり、従来技術
通りコマンド連鎖がなされるが、該ビツト38
(ST)が“ON”の場合は、アンド回路64の出
力が“ON”となり、チヤネル・レジスタのバイ
ト・カウント・レジスタ40と状況情報レジスタ
50の内容がCAWレジスタ10で示す主記憶装
置のCCW領域へ格納されるよう制御が行なわれ
る。さらに、該格納後は次に実行すべきCCWを
示すようにCAWレジスタ10は更新される。以
後はコマンド連鎖と同様にCAWレジスタ10で
示す実行すべきCCWを読み出し、チヤネルの各
レジスタに格納し入出力動作は続行される。すな
わち、本発明によればフラグ・レジスタ30のビ
ツト33(CC)とビツト38(ST)が指示され
ると現在実行中のCCW領域の次のCCW領域は格
納領域として使用し、次に実行するCCWは、こ
の格納領域の次の領域にあるCCWであることに
なる。第5図は実施例における主記憶装置の
CCW領域を示し、図中A側は入出力命令発行前
の内容の1例を示し、図中B側は入出力命令終了
後の内容の1例を示したものである。図中、
READ1で受信したブロツク長を仮に100バイト
とすると、READ1を指定したCCWの次のCCW
領域には状況情報とともに残りバイト・カウント
値50が格納される。更にREAD2で受信したブ
ロツク長を仮に150バイトとするとREAD2で指
定したCCWの次のCCW領域には、状況情報とと
もに残りバイト・カウンタ値が格納されるが、本
例では0となる。以下同様に格納されるわけであ
るが、最後のCCWはフラグ・レジスタ30のビ
ツト33(CC)及びビツト38は指示する必要
はない。最後のCCWの状況情報及び残りバイ
ト・カウント値は入出力命令終了割込みとして主
記憶装置の固定番地(CSW)に格納される。
以上説明したように、本発明によればデータ処
理システムにおいて不定長の複数のデータ・ブロ
ツクを連続受信する場合でも、中央演算装置に負
荷をかける事なく容易に受信処理を実現できる。
【図面の簡単な説明】
第1図はチヤネル・コマンド・ワード(CCW)
の形式を示す図、第2図はフラグ部の形式を示す
図、第3図は主記憶装置に格納されているチヤネ
ル・コマンド・ワード(CCW)とチヤネル内の
レジスタの関係を示す図、第4図は本発明による
実施例のチヤネルにおける制御信号作成回路の要
部ブロツク図、第5図は実施例における主記憶装
置のチヤネル・コマンド・ワード(CCW)領域
の使用態様を説明する図である。 図中、30はフラグ・レジスタ、40はバイ
ト・カウント・レジスタ、75は状況情報格納信
号である。

Claims (1)

    【特許請求の範囲】
  1. 1 中央演算装置から入出力命令を受領すると主
    記憶装置からコマンド部、データ・アドレス部、
    フラグ部およびカウント部からなるチヤネル・コ
    マンド・ワードを読出し、該コマンド部の内容を
    入出力装置へ通知するとともに、データ転送時は
    該データ・アドレス部およびカウント部の内容を
    更新するようにして主記憶装置と入出力装置間の
    データ転送を制御するチヤネル装置を有するデー
    タ処理システムにおいて、上記主記憶装置上のチ
    ヤネル・コマンド・ワード格納領域を各チヤネ
    ル・コマンド・ワード間に所定のスペースがもう
    けられるよう構成するとともに、上記フラグ部
    に、特定条件発生のもとで上記スペース部に上記
    チヤネル装置内の状態情報およびデータ転送量情
    報を格納するよう指示する制御ビツトをもうけ、
    上記チヤネル装置内にて上記特定条件が発生した
    とき上記状態情報およびデータ転送量情報を当該
    処理中のチヤネル・コマンド・ワードの次のアド
    レス位置にある上記スペース部に格納し、さらに
    該格納処理されたスペース部の次のアドレス位置
    にあるチヤネル・コマンド・ワードを読出し、該
    読出されたチヤネル・コマンド・ワードにもとづ
    いてデータ転送を続行することを特徴とするチヤ
    ネル制御方式。
JP2749181A 1981-02-26 1981-02-26 Channel controlling system Granted JPS57141737A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2749181A JPS57141737A (en) 1981-02-26 1981-02-26 Channel controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2749181A JPS57141737A (en) 1981-02-26 1981-02-26 Channel controlling system

Publications (2)

Publication Number Publication Date
JPS57141737A JPS57141737A (en) 1982-09-02
JPH0122938B2 true JPH0122938B2 (ja) 1989-04-28

Family

ID=12222597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2749181A Granted JPS57141737A (en) 1981-02-26 1981-02-26 Channel controlling system

Country Status (1)

Country Link
JP (1) JPS57141737A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943771B2 (ja) * 1977-04-22 1984-10-24 日本電気株式会社 入出力制御方式

Also Published As

Publication number Publication date
JPS57141737A (en) 1982-09-02

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
US4974143A (en) Information processing apparatus wherein address path is used for continuous data transfer
EP0220990A2 (en) Buffer storage control system
JPH0221619B2 (ja)
JP2533886B2 (ja) デ―タ転送方式
JPS6048563A (ja) チャネル制御方式
JPS6240736B2 (ja)
JPH0425581B2 (ja)
JP2594611B2 (ja) Dma転送制御装置
JPH10133997A (ja) Dma制御装置
JP2552025B2 (ja) データ転送方式
JPS6149695B2 (ja)
JPS59144955A (ja) 情報処理装置
JPH0424733B2 (ja)
JPS6174045A (ja) マルチプロセツサシステムにおけるチヤネル制御方式
JPS63137350A (ja) チヤネルプログラム実行制御方式
JPS63132362A (ja) コマンド動作制御方式
JPH071494B2 (ja) チャネルコマンド語チェイン装置
JPH05233482A (ja) データ転送システム
JPH0347536B2 (ja)
JPH0395652A (ja) 二重化システム用記憶装置
JPH1027153A (ja) バス転送装置
JPS60103473A (ja) デ−タ転送制御方式
JPS63304345A (ja) メモリリクエスト制御方式
JPS6027056B2 (ja) チエイニング・チエック方式