JPH01230094A - 映像信号の判別回路 - Google Patents
映像信号の判別回路Info
- Publication number
- JPH01230094A JPH01230094A JP63056977A JP5697788A JPH01230094A JP H01230094 A JPH01230094 A JP H01230094A JP 63056977 A JP63056977 A JP 63056977A JP 5697788 A JP5697788 A JP 5697788A JP H01230094 A JPH01230094 A JP H01230094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- circuit
- interlaced
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば種々の方式の映像信号を同一のモニタ
ーで聴視する様にしたスキャンコンバータ装置に使用し
て好適な、映像信号がインターレースか否か、又はイン
ターレースである時は偶数若しくは奇数のいづれのフィ
ールドであるかを判別するための映像信号の判別回路に
関する。
ーで聴視する様にしたスキャンコンバータ装置に使用し
て好適な、映像信号がインターレースか否か、又はイン
ターレースである時は偶数若しくは奇数のいづれのフィ
ールドであるかを判別するための映像信号の判別回路に
関する。
本発明は、例えば種々の方式の映像信号を同一のモニタ
ーで聴視する様にしたスキャンコンバータ装置に使用し
て好適な、入力映像信号がインターレースか否か、又は
インターレースである時は偶数若しくは奇数のいづれの
フィールドであるかを判別するための映像信号の判別回
路であって、映像信号の水平同期信号を一方の入力とす
るＰＬＬ回路と、このＰＬＬ回路の出力を分周してその
分周信号をそのＰＬＬ１路の他方の入力とするカウンタ
と、映像信号の垂直同期信号に同期してそのカウンタの
計数値をラッチする第１のラッチ回路と、その垂直同期
信号に同期してその第１のラッチ回路の保持値をラッチ
する第２のラッチ回路とを有し、それら第１及び第２の
ラッチ回路の出力値によりその映像信号がインターレー
スであるか否か、またはインターレースである時は偶奇
のいづれのフィールドであるかを判別する様にして、そ
の映像信号の水平同期信号の周期が不安定であっても正
確に判別ができる様にしたものである。
ーで聴視する様にしたスキャンコンバータ装置に使用し
て好適な、入力映像信号がインターレースか否か、又は
インターレースである時は偶数若しくは奇数のいづれの
フィールドであるかを判別するための映像信号の判別回
路であって、映像信号の水平同期信号を一方の入力とす
るＰＬＬ回路と、このＰＬＬ回路の出力を分周してその
分周信号をそのＰＬＬ１路の他方の入力とするカウンタ
と、映像信号の垂直同期信号に同期してそのカウンタの
計数値をラッチする第１のラッチ回路と、その垂直同期
信号に同期してその第１のラッチ回路の保持値をラッチ
する第２のラッチ回路とを有し、それら第１及び第２の
ラッチ回路の出力値によりその映像信号がインターレー
スであるか否か、またはインターレースである時は偶奇
のいづれのフィールドであるかを判別する様にして、そ
の映像信号の水平同期信号の周期が不安定であっても正
確に判別ができる様にしたものである。
映像信号はテレビジョンに代表される様に一般にインタ
ーレース方式が採用されていた。しかし、最近ｍ 速に
普及しつつあるパーソナルコンビｊ、−タ等には映像信
号をノンインターレースで出力するものが多くなってい
る。そのため、これらの映像信号を例えばフレームメモ
リに記憶させて、各画素に所定の演算を施す画像処理シ
ステムや、または様々な水平周波数を有する種々の入力
映像信号を所定の水平周波数の映像信号に変換して共通
のモニターに出力するスキャンコンバータ装置等におい
ては、入力される映像信号がインターレースかノンイン
ターレースであるか、またインターレースである時は偶
数・奇数のいづれのフィールドであるかを判別する回路
が必要となっている。
ーレース方式が採用されていた。しかし、最近ｍ 速に
普及しつつあるパーソナルコンビｊ、−タ等には映像信
号をノンインターレースで出力するものが多くなってい
る。そのため、これらの映像信号を例えばフレームメモ
リに記憶させて、各画素に所定の演算を施す画像処理シ
ステムや、または様々な水平周波数を有する種々の入力
映像信号を所定の水平周波数の映像信号に変換して共通
のモニターに出力するスキャンコンバータ装置等におい
ては、入力される映像信号がインターレースかノンイン
ターレースであるか、またインターレースである時は偶
数・奇数のいづれのフィールドであるかを判別する回路
が必要となっている。
この様な用途に使用される映像信号の判別回路として従
来、第４図例に示す如きものが提案されている。この第
４図において、＋１）は入力端子であり、合成映像信号
としてのビデオ信号が入力されている。このビデオ信号
は同期分離回路（２）に入力されて、水平同期信号Ｈｓ
ｖと垂直同期信号ＶＳＶとが分離され、その内の水平同
期信号Ｈｓｙはフェイズロックドループ（以下、ＰＬＬ
という、）回路（３）の一方の入力端子（３ａ）に供給
されている。この水平同期信号Ｈｓｙの平均パルス間隔
は、１日で、Ｈは平均水平周期を意味する。ＰＬＬ回路
（３）の出力端子（３ｃ）はその他方の入力端子（３ｂ
）と接続されており、ＰＬＬ回路（３）はその２つの入
力端子（３ａ）及び（３ｂ）への入力信号の立上りの位
相が等しくなるようにその出力を変化させる機能を有す
るため、その出力端子（３ｃ）からは水平同期信号Ｈｓ
ｖと周波数及び立上りの位相が等しくデユーティ比が５
０％の信号ＨＧＹ ’ が出力される。この信号ＨＳＹ
’ はラッチ回ｖｌｒｆ４１に供給され、また垂直同
期信号ＶＳＹがラッチ回路（４）のトリガ一端子に供給
されているため、ラッチ回路（４）では垂直同期信号Ｖ
ＳＹの立上りで信号ＨＧＹ ’のレベルの保持が行なわ
れる０次に、ラッチ回路（４）の出力信号０／Ｅは別の
ラッチ回路（５）に供給され、ラッチ回路（５）のトリ
ガ一端子にも垂直同期信号■Ｉ３Ｙが供給されているた
め、垂直同期信号Ｖ ＳＹの立上りでラッチ回路（５）
にはラッチ回路（４）の出力信号が保持される。これら
２つのラッチ回路（４）及び（５）の出力信号は排他的
ＯＲゲート（６）に入力され、その排他的ＯＲゲート（
６）の出力１／Ｎは入力ビデオ信号がインターレースの
時はハイレベル「１」となり、ノンインターレースの時
はローレベル「０」となる。また、ラッチ回路（４）の
出力信号０／Ｅは入力ビデオ信号がインターレースでか
つ偶数フィールドである時はハイレベルとなり、奇数フ
ィールドである時はローレベルとなる様にされており、
これら出力信号（以下、判別信号という）０／Ｅ及びＩ
／Ｎは夫々端子（７）及び（８）より後段の回路に出力
される。
来、第４図例に示す如きものが提案されている。この第
４図において、＋１）は入力端子であり、合成映像信号
としてのビデオ信号が入力されている。このビデオ信号
は同期分離回路（２）に入力されて、水平同期信号Ｈｓ
ｖと垂直同期信号ＶＳＶとが分離され、その内の水平同
期信号Ｈｓｙはフェイズロックドループ（以下、ＰＬＬ
という、）回路（３）の一方の入力端子（３ａ）に供給
されている。この水平同期信号Ｈｓｙの平均パルス間隔
は、１日で、Ｈは平均水平周期を意味する。ＰＬＬ回路
（３）の出力端子（３ｃ）はその他方の入力端子（３ｂ
）と接続されており、ＰＬＬ回路（３）はその２つの入
力端子（３ａ）及び（３ｂ）への入力信号の立上りの位
相が等しくなるようにその出力を変化させる機能を有す
るため、その出力端子（３ｃ）からは水平同期信号Ｈｓ
ｖと周波数及び立上りの位相が等しくデユーティ比が５
０％の信号ＨＧＹ ’ が出力される。この信号ＨＳＹ
’ はラッチ回ｖｌｒｆ４１に供給され、また垂直同
期信号ＶＳＹがラッチ回路（４）のトリガ一端子に供給
されているため、ラッチ回路（４）では垂直同期信号Ｖ
ＳＹの立上りで信号ＨＧＹ ’のレベルの保持が行なわ
れる０次に、ラッチ回路（４）の出力信号０／Ｅは別の
ラッチ回路（５）に供給され、ラッチ回路（５）のトリ
ガ一端子にも垂直同期信号■Ｉ３Ｙが供給されているた
め、垂直同期信号Ｖ ＳＹの立上りでラッチ回路（５）
にはラッチ回路（４）の出力信号が保持される。これら
２つのラッチ回路（４）及び（５）の出力信号は排他的
ＯＲゲート（６）に入力され、その排他的ＯＲゲート（
６）の出力１／Ｎは入力ビデオ信号がインターレースの
時はハイレベル「１」となり、ノンインターレースの時
はローレベル「０」となる。また、ラッチ回路（４）の
出力信号０／Ｅは入力ビデオ信号がインターレースでか
つ偶数フィールドである時はハイレベルとなり、奇数フ
ィールドである時はローレベルとなる様にされており、
これら出力信号（以下、判別信号という）０／Ｅ及びＩ
／Ｎは夫々端子（７）及び（８）より後段の回路に出力
される。
また従来は第４図の回路をアナログ化した第６図に示す
様な判別回路も使用されていた。第６図において第４図
の回路に対応する部分には同一の符号を付してその説明
は省略するが、基本的には第４図の）） Ｌ Ｌ回路（
３）及びラッチ回路（４）を、のこぎり波発生回路（９
）、サンプルホールド（Ｓ／Ｈ）回路（ｌＯ）及び比較
器（１１）で置き換えた構成とされている。またのこぎ
り波発生回路（９）の出力Ｆは平均周期がＩＨで最大振
幅電圧Ｖｌ）Ｉ）ののこぎり波とされており、比較器（
１１）の参照電圧入力端子は電圧がＶ ｐｐ／ ２の直
流電源（ｌｌａ）と接続されている。
様な判別回路も使用されていた。第６図において第４図
の回路に対応する部分には同一の符号を付してその説明
は省略するが、基本的には第４図の）） Ｌ Ｌ回路（
３）及びラッチ回路（４）を、のこぎり波発生回路（９
）、サンプルホールド（Ｓ／Ｈ）回路（ｌＯ）及び比較
器（１１）で置き換えた構成とされている。またのこぎ
り波発生回路（９）の出力Ｆは平均周期がＩＨで最大振
幅電圧Ｖｌ）Ｉ）ののこぎり波とされており、比較器（
１１）の参照電圧入力端子は電圧がＶ ｐｐ／ ２の直
流電源（ｌｌａ）と接続されている。
しかしながら、斯かる従来の判別回路においては、特に
その入力映像信号がカセット式のＶＴＲの再生信号やコ
ンピュータからの出力信号である時の様に、水平同期信
号Ｈｓｙの周期が大きく変動する場合には誤動作するお
それがあるという不都合があった。
その入力映像信号がカセット式のＶＴＲの再生信号やコ
ンピュータからの出力信号である時の様に、水平同期信
号Ｈｓｙの周期が大きく変動する場合には誤動作するお
それがあるという不都合があった。
例えば第４図の判別回路において、ビデオ信号がノンイ
ンターレースであり、水平同期信号ＨＧＹが第５１八に
示す様に１周期が正確にＩＨである正規の信号（２ａ）
から偏位した場合を考える。先ず垂直同期信号Ｖ ｓｖ
の１番目及び２番目の立上り時点Ｌ１及びｔ２では（第
５図Ｃ）、信号ＨＳＹ ’（第５図Ｂ）はローレベルで
あり、排他的ＯＲゲ−Ｈ６１の出力信号１／Ｎもローレ
ベルとなり判別回路は正常に動作している。ところが、
垂直同期信号ＶＳＹの３番目の立上り時点ｔ３ （第５
図Ｃ）では水平同期信号ＨｓＹ及び信号Ｈｓｖ’が偏位
しているため（第５図Ａ及びＢ）、ラッチ回路（４）の
出力はハイレベルとなり、排他的ＯＲゲート（６）の判
＞ＪＪ （Ｒ＋ Ｉ ／ Ｎがハイレベルに変化して（
第５図Ｄ）入力ビデオ信号がインターレースであると判
断してしまう。同様に大力ビデオ信号がインターレース
である時にも、水平同期信号ＨＧＹの微かなジッターに
よって、判別信号であるＩ／Ｎ及びＯ／Ｅのレベルは本
来の値から変化して、判別回路は誤動作するという不都
合があった。
ンターレースであり、水平同期信号ＨＧＹが第５１八に
示す様に１周期が正確にＩＨである正規の信号（２ａ）
から偏位した場合を考える。先ず垂直同期信号Ｖ ｓｖ
の１番目及び２番目の立上り時点Ｌ１及びｔ２では（第
５図Ｃ）、信号ＨＳＹ ’（第５図Ｂ）はローレベルで
あり、排他的ＯＲゲ−Ｈ６１の出力信号１／Ｎもローレ
ベルとなり判別回路は正常に動作している。ところが、
垂直同期信号ＶＳＹの３番目の立上り時点ｔ３ （第５
図Ｃ）では水平同期信号ＨｓＹ及び信号Ｈｓｖ’が偏位
しているため（第５図Ａ及びＢ）、ラッチ回路（４）の
出力はハイレベルとなり、排他的ＯＲゲート（６）の判
＞ＪＪ （Ｒ＋ Ｉ ／ Ｎがハイレベルに変化して（
第５図Ｄ）入力ビデオ信号がインターレースであると判
断してしまう。同様に大力ビデオ信号がインターレース
である時にも、水平同期信号ＨＧＹの微かなジッターに
よって、判別信号であるＩ／Ｎ及びＯ／Ｅのレベルは本
来の値から変化して、判別回路は誤動作するという不都
合があった。
特にノンインターレース信号、又はインターレース信号
で偶数フィールドから奇数フィールドへ移る際の様に、
水平同期信号Ｈ１３Ｙと垂直同期信号Ｖｓｙとの立上り
の時間差Δｔ （第５図Ｃ）が本来的に小さい場合には
、回路によっては時間差Δｔがほとんど０に近くなるこ
とがあり、極めて微かの水平同期信号ＨＧＹの周期の変
動が判別回路の誤動作を招くという不都合があった。
で偶数フィールドから奇数フィールドへ移る際の様に、
水平同期信号Ｈ１３Ｙと垂直同期信号Ｖｓｙとの立上り
の時間差Δｔ （第５図Ｃ）が本来的に小さい場合には
、回路によっては時間差Δｔがほとんど０に近くなるこ
とがあり、極めて微かの水平同期信号ＨＧＹの周期の変
動が判別回路の誤動作を招くという不都合があった。
また、第４図の回路をアナログ化しただけの第６図の従
来の判別回路でも同じ様な不都合があった。
来の判別回路でも同じ様な不都合があった。
面、特開昭６０−１７１８７０号公報及び特願昭６１−
２７０７２７号にはそのフィールドが奇数か偶数かを判
別する回路が示されているが、その映像信号がインター
レースであるか否かの判別はなされていない。
２７０７２７号にはそのフィールドが奇数か偶数かを判
別する回路が示されているが、その映像信号がインター
レースであるか否かの判別はなされていない。
本発明はこのような点に謹み成されたもので、その目的
とする所は水平同期信号の周期が変動しても誤動作する
ことのない映像信号の判別回路を提供するにある。
とする所は水平同期信号の周期が変動しても誤動作する
ことのない映像信号の判別回路を提供するにある。
〔課題を解決するための手段」
本発明による映像信号の判別回路は、例えば第１図に示
す如く、映像信号の平均周期ＩＨの水平同期信号Ｈ３ｖ
を一方の入力とするＰＬＬ回路（１５）と、このＰＬＬ
回路（１５）の出力信号をＮ （Ｎは自然数）分周して
その分周信号ｈｓｖをそのＰＬＬ回路（１５）の他方の
入力とするＮ分周カウンタ（１６）と、映像信号の垂直
同期信号Ｖ ｓｙに同期してそのＮ分周カウンタ（１６
）の計数値Ｃをラッチする第１のラッチ回路（１７）と
、その垂直同期信号Ｖ ＯＹに同期してその第１のラッ
チ回路（１７）の保持値Ｙをラッチする第２のラッチ回
路（１８）とを有し、その第１及び第２のラッチ回路（
１７）及び（１８）の夫々の保持値Ｙ及びＸによりその
映像信号がインターレースであるか否か、又はインター
レースである時は偶数若しくは奇数のいづれのフィール
ドであるかを判別する様にしたものである。
す如く、映像信号の平均周期ＩＨの水平同期信号Ｈ３ｖ
を一方の入力とするＰＬＬ回路（１５）と、このＰＬＬ
回路（１５）の出力信号をＮ （Ｎは自然数）分周して
その分周信号ｈｓｖをそのＰＬＬ回路（１５）の他方の
入力とするＮ分周カウンタ（１６）と、映像信号の垂直
同期信号Ｖ ｓｙに同期してそのＮ分周カウンタ（１６
）の計数値Ｃをラッチする第１のラッチ回路（１７）と
、その垂直同期信号Ｖ ＯＹに同期してその第１のラッ
チ回路（１７）の保持値Ｙをラッチする第２のラッチ回
路（１８）とを有し、その第１及び第２のラッチ回路（
１７）及び（１８）の夫々の保持値Ｙ及びＸによりその
映像信号がインターレースであるか否か、又はインター
レースである時は偶数若しくは奇数のいづれのフィール
ドであるかを判別する様にしたものである。
斯かる本発明によれば、垂直同期信号ＶＳＹの立上り時
点における水平同期信号Ｈｓｖの位相がラッチ回路（１
７）の保持値Ｙとして分解能３６０°／Ｎで特定される
。更にこのラッチ回路（１７）の保持値Ｙは垂直同期信
号ＶＧＹの次の立上りでラッチ回路（Ｉ８）の保持値Ｘ
に移されるので、垂直同期信号Ｈｓｙの１周期前の立上
り時点における水平同期信号ＶＳＹの位相が保持値Ｘと
して分解能３６０°／Ｎで求められる。従って、３６０
’ ｌ Ｘ−Ｙ ｌ ／Ｎの値が９０°から２７０°の
間にあればその映像信号は、インターレースであると判
別でき、また、映像信号がインターレースであって３６
０°Ｙ／Ｎの値が９０°から２７０°の間にあればその
後の映像信号は偶数フィールドにあると判別できる。
点における水平同期信号Ｈｓｖの位相がラッチ回路（１
７）の保持値Ｙとして分解能３６０°／Ｎで特定される
。更にこのラッチ回路（１７）の保持値Ｙは垂直同期信
号ＶＧＹの次の立上りでラッチ回路（Ｉ８）の保持値Ｘ
に移されるので、垂直同期信号Ｈｓｙの１周期前の立上
り時点における水平同期信号ＶＳＹの位相が保持値Ｘと
して分解能３６０°／Ｎで求められる。従って、３６０
’ ｌ Ｘ−Ｙ ｌ ／Ｎの値が９０°から２７０°の
間にあればその映像信号は、インターレースであると判
別でき、また、映像信号がインターレースであって３６
０°Ｙ／Ｎの値が９０°から２７０°の間にあればその
後の映像信号は偶数フィールドにあると判別できる。
以下、本発明の映像信号の判別回路の一実施例につき図
面を参照して説明しよう。
面を参照して説明しよう。
第１図は本実１１１１例の映像信号の判別回路をボし、
（１３）及び（１４）は夫々入力端子を示し、この−方
の入力端子（１３）には合成映像信号から分離された平
均周期ＩＨの水平同期信号ＨｓＹが供給され、他方の入
力端子（１４）には合成映像信号から分離された垂直同
期信号ＶＳＹ≠が供給されている。更に水平同期信号Ｈ
３ＹはＰＬＬ回路（１５）の一方の入力端子（１５ａ）
に入力され、ＰＬＬ回路（１５）の出力端子（１５ｃ）
はＮ分周カウンタ（１６）の計数端子に接続されている
０本例においてはＮ −２５６とされ、Ｎ分周カウンタ
としては８ビツトの２進カウンタが使用され、その計数
値Ｃの最大桁の反転出力端子（１６ａ）がＰＬＬ回路（
１５）の他方の入力端子（１５ｂ）に接続されている。
（１３）及び（１４）は夫々入力端子を示し、この−方
の入力端子（１３）には合成映像信号から分離された平
均周期ＩＨの水平同期信号ＨｓＹが供給され、他方の入
力端子（１４）には合成映像信号から分離された垂直同
期信号ＶＳＹ≠が供給されている。更に水平同期信号Ｈ
３ＹはＰＬＬ回路（１５）の一方の入力端子（１５ａ）
に入力され、ＰＬＬ回路（１５）の出力端子（１５ｃ）
はＮ分周カウンタ（１６）の計数端子に接続されている
０本例においてはＮ −２５６とされ、Ｎ分周カウンタ
としては８ビツトの２進カウンタが使用され、その計数
値Ｃの最大桁の反転出力端子（１６ａ）がＰＬＬ回路（
１５）の他方の入力端子（１５ｂ）に接続されている。
ここでＰＬＬ回路とは特願昭６１−２７０７２７号に示
されている様に、位相比較回路、ローパスフィルタ及び
電圧制御型発振器より成り、位相比較回路への２つの入
力信号の位相が等しくなる様に出力信号の周波数及び位
相を調整する回路である。従って、ＰＬＬ回路（１５）
の２つの入力信号ＨＧＹ及びｈｓｙの周波数及び位相が
夫々等しくなる様にＰＬＬ回路（１５）の出力信号Ｐ
ｓｖが定められるので、出力信号ＰＡＹの周波数は水平
同期信号ＨＳＹの周波数ｆＨのＮ倍となり、周期ＩＨの
間に出力信号ＰＳＹにはＮ個のパルスが含まれる。また
Ｎ分周カウンタ（１６）は出力信号ＰＳＹを積算計数し
、その値がＮに達すると計数値ＣがＯに戻るので、計数
値Ｃは水平同期信号ＨＳＹの位相を分ＩＷ能３６０°／
Ｎで表示すると考えてよい。
されている様に、位相比較回路、ローパスフィルタ及び
電圧制御型発振器より成り、位相比較回路への２つの入
力信号の位相が等しくなる様に出力信号の周波数及び位
相を調整する回路である。従って、ＰＬＬ回路（１５）
の２つの入力信号ＨＧＹ及びｈｓｙの周波数及び位相が
夫々等しくなる様にＰＬＬ回路（１５）の出力信号Ｐ
ｓｖが定められるので、出力信号ＰＡＹの周波数は水平
同期信号ＨＳＹの周波数ｆＨのＮ倍となり、周期ＩＨの
間に出力信号ＰＳＹにはＮ個のパルスが含まれる。また
Ｎ分周カウンタ（１６）は出力信号ＰＳＹを積算計数し
、その値がＮに達すると計数値ＣがＯに戻るので、計数
値Ｃは水平同期信号ＨＳＹの位相を分ＩＷ能３６０°／
Ｎで表示すると考えてよい。
また第１図において、（Ｉ９）はＤ型フリップフロップ
を示し・このフリップフロップ（１９）のデータ端子に
は垂直同期信号Ｖ ＳＹが、クロック端子にはＰＬＬ回
路（１５）の出力信号Ｐ ３Ｙが夫々入力されているが
、信号Ｐ ＧＹは高周波数の信号であるため、垂直同期
信号ＶＧＹはほとんど時間遅れなくフリップフロップ（
１９）の出力端子からそのまま出力されると考えてよい
。
を示し・このフリップフロップ（１９）のデータ端子に
は垂直同期信号Ｖ ＳＹが、クロック端子にはＰＬＬ回
路（１５）の出力信号Ｐ ３Ｙが夫々入力されているが
、信号Ｐ ＧＹは高周波数の信号であるため、垂直同期
信号ＶＧＹはほとんど時間遅れなくフリップフロップ（
１９）の出力端子からそのまま出力されると考えてよい
。
次に、Ｎ分周カウンタ（１６）のｄ計数値Ｃはラッチ回
路（１７）でフリップフロップ（１９）の出刃信号の立
上りのタイミングでラッチされて、ラッチ回路（１７）
の出力にはそのラッチした時の計数値Ｃが値Ｙとして保
持される。また、ラッチ回路（１７）の出力値Ｙはラッ
チ回路（１８）に入力され、同じくフリップフロップ（
１９）の出力信号の立上りのタイミングでラッチされて
、ラッチ回路（１８）にはそのラッチした時のＹの値が
出力値Ｘとして保持される。さらに、ラッチ回路（１７
）の出力値Ｙは比較回路（２０）及び（２１）に供給さ
れ、ラッチ回路（１８）の出力値Ｘは比較回路（２０）
に供給される。
路（１７）でフリップフロップ（１９）の出刃信号の立
上りのタイミングでラッチされて、ラッチ回路（１７）
の出力にはそのラッチした時の計数値Ｃが値Ｙとして保
持される。また、ラッチ回路（１７）の出力値Ｙはラッ
チ回路（１８）に入力され、同じくフリップフロップ（
１９）の出力信号の立上りのタイミングでラッチされて
、ラッチ回路（１８）にはそのラッチした時のＹの値が
出力値Ｘとして保持される。さらに、ラッチ回路（１７
）の出力値Ｙは比較回路（２０）及び（２１）に供給さ
れ、ラッチ回路（１８）の出力値Ｘは比較回路（２０）
に供給される。
ここで比較回路（２０）は、垂直同期信号ＶＧｙの１周
期間隔の立上り時点での水平同期信号ＨｓＹの位相の差
の絶対値が９０°〜２７０°である時は、その映像信号
がインターレースであると判別して判別信号１／Ｎをハ
イレベル「１」にする、これは入力値であるＸとＹとが
、 ９０°〈３６０°Ｉ Ｘ−Ｙ Ｉ ／Ｎ＜ ２７０゜
である時、即ち Ｎ／４＜ ｌ Ｘ−Ｙ ｌ ＜ ３Ｎ／４ ・・・
・（１１である時は比較回路（２０）の判別信号１／Ｎ
はハイレベルとなり、入力値ＸとＹとが式（１）を充足
しない時は判別信号１／Ｎはローレベルとなることを意
味する０次に比較回路（２１）は、垂直同期信号Ｖ ５
Ｙの立上りの時点での水平同期信号Ｈ３Ｙの位相が９０
°〜２７０°である時はそれ以後の映像信号は偶数フィ
ールドであると判別して、その出力信号としての判別信
号０／Ｅをハイレベル「０」に保つ。これは入力値Ｙが
、 ９０°＜ ３６０” Ｙ／Ｎ＜ ２７０゜である時
、即ち Ｎ／４＜Ｙ＜３Ｎ／４ ・・・・（２）であ
る時は比較回路（２１）からの判別信号０／Ｅがハイレ
ベルとなり、入力値Ｙが式（２）を充足しない時は判別
信号０／Ｅはローレベルとなりそれ以後の映像信号が奇
数フィールドであることを示すことを意味するり両比較
回路（２ｏ）及び（２１）から出力される判別信号１／
Ｎ及び０／Ｅはそれぞれ出力端子（２２）及び（２３）
に導かれ、そこから後続の処理回路に出力されている。
期間隔の立上り時点での水平同期信号ＨｓＹの位相の差
の絶対値が９０°〜２７０°である時は、その映像信号
がインターレースであると判別して判別信号１／Ｎをハ
イレベル「１」にする、これは入力値であるＸとＹとが
、 ９０°〈３６０°Ｉ Ｘ−Ｙ Ｉ ／Ｎ＜ ２７０゜
である時、即ち Ｎ／４＜ ｌ Ｘ−Ｙ ｌ ＜ ３Ｎ／４ ・・・
・（１１である時は比較回路（２０）の判別信号１／Ｎ
はハイレベルとなり、入力値ＸとＹとが式（１）を充足
しない時は判別信号１／Ｎはローレベルとなることを意
味する０次に比較回路（２１）は、垂直同期信号Ｖ ５
Ｙの立上りの時点での水平同期信号Ｈ３Ｙの位相が９０
°〜２７０°である時はそれ以後の映像信号は偶数フィ
ールドであると判別して、その出力信号としての判別信
号０／Ｅをハイレベル「０」に保つ。これは入力値Ｙが
、 ９０°＜ ３６０” Ｙ／Ｎ＜ ２７０゜である時
、即ち Ｎ／４＜Ｙ＜３Ｎ／４ ・・・・（２）であ
る時は比較回路（２１）からの判別信号０／Ｅがハイレ
ベルとなり、入力値Ｙが式（２）を充足しない時は判別
信号０／Ｅはローレベルとなりそれ以後の映像信号が奇
数フィールドであることを示すことを意味するり両比較
回路（２ｏ）及び（２１）から出力される判別信号１／
Ｎ及び０／Ｅはそれぞれ出力端子（２２）及び（２３）
に導かれ、そこから後続の処理回路に出力されている。
次に、入力映像信号がノンインターレースの場合の、本
例の判別回路の作用を説明するに、ノンインターレース
の場合には映像信号から分離された水平同期信号Ｈｓｖ
と垂直同期信号Ｖ３Ｙとは第２図Ａ及びＢに示す様に、
その立上りの位相関係は常にほぼ一定に設定されている
。
例の判別回路の作用を説明するに、ノンインターレース
の場合には映像信号から分離された水平同期信号Ｈｓｖ
と垂直同期信号Ｖ３Ｙとは第２図Ａ及びＢに示す様に、
その立上りの位相関係は常にほぼ一定に設定されている
。
先ず垂直同期信号Ｖ ＧＹの立上り時点ｔ−ｔ４（第２
図Ｂ）において、水平同期信号Ｈ８Ｙの位相が計数値Ｙ
ｏとしてラッチ回路（１７）に保持され、その時のラッ
チ回路（１７）の出力値Ｙ（＝Ｙｏと仮定する）はラッ
チ回路（１８）に保持されるので１、比較回路（２０）
に入力される信号値Ｘ及びＹの値は共にＹｏとなる。こ
こで、水平同期信号Ｈｔ３Ｙと垂直同期信号Ｖ ３Ｙの
立上りの時間差Δｔは（第２図Ｂ）、水平同期信号Ｈ３
Ｙの１周期ＩＨに対して、Δｔ ＜＜ Ｉ Ｈとなる様
に設定されているため、Ｙｏ＝Ｎ
・・・・（３）が成立している。この場合、ｘ−ｙ−
ｏであり、比較回路（２０）の出力である判別信号１／
Ｎはローレベル（第２図Ｅ）となり、判別回路は正常に
動作している。同様に、垂直同期信号Ｖｓｙの立上り時
点ｔｓ （第２図Ｂ）においても信号値Ｘ及びＹの値
は共にＹｏとなるため、判別信号１／Ｎはローレベルの
ままである。
図Ｂ）において、水平同期信号Ｈ８Ｙの位相が計数値Ｙ
ｏとしてラッチ回路（１７）に保持され、その時のラッ
チ回路（１７）の出力値Ｙ（＝Ｙｏと仮定する）はラッ
チ回路（１８）に保持されるので１、比較回路（２０）
に入力される信号値Ｘ及びＹの値は共にＹｏとなる。こ
こで、水平同期信号Ｈｔ３Ｙと垂直同期信号Ｖ ３Ｙの
立上りの時間差Δｔは（第２図Ｂ）、水平同期信号Ｈ３
Ｙの１周期ＩＨに対して、Δｔ ＜＜ Ｉ Ｈとなる様
に設定されているため、Ｙｏ＝Ｎ
・・・・（３）が成立している。この場合、ｘ−ｙ−
ｏであり、比較回路（２０）の出力である判別信号１／
Ｎはローレベル（第２図Ｅ）となり、判別回路は正常に
動作している。同様に、垂直同期信号Ｖｓｙの立上り時
点ｔｓ （第２図Ｂ）においても信号値Ｘ及びＹの値
は共にＹｏとなるため、判別信号１／Ｎはローレベルの
ままである。
次に、垂直同期信号ＶＳＹの立上り時点ｔｃ （第２
図Ｂ）において、水平同期信号ＨＧＹが正規の信号（１
３ａ）から第２図Ａの様に偏位したと仮定すると、ラッ
チ回路（１７）には値Ｙ１がラッチされこの値が出力値
Ｙとなる。ここで、仮定よりＹ１〜０
・・・・（４）が成立している。この場合、ラッチ
回路（１８）には値Ｙｏが保持されるため、出力値Ｘは
ＹＯとなるが式（３）及び（４）より ｌ Ｘ−Ｙ Ｉ ＝ ｌ ＹＯＹＬ Ｉ 〜Ｎが成立
し、式（１）の条件は充足されないので、比較回路（２
０）の出力信号である判別信号１／Ｎは第２図Ｅに示す
様にローレベルのままであり、本例の回路は水平同期信
号ＨＳＹの周期に変動があっても誤動作しないことがわ
かる。
図Ｂ）において、水平同期信号ＨＧＹが正規の信号（１
３ａ）から第２図Ａの様に偏位したと仮定すると、ラッ
チ回路（１７）には値Ｙ１がラッチされこの値が出力値
Ｙとなる。ここで、仮定よりＹ１〜０
・・・・（４）が成立している。この場合、ラッチ
回路（１８）には値Ｙｏが保持されるため、出力値Ｘは
ＹＯとなるが式（３）及び（４）より ｌ Ｘ−Ｙ Ｉ ＝ ｌ ＹＯＹＬ Ｉ 〜Ｎが成立
し、式（１）の条件は充足されないので、比較回路（２
０）の出力信号である判別信号１／Ｎは第２図Ｅに示す
様にローレベルのままであり、本例の回路は水平同期信
号ＨＳＹの周期に変動があっても誤動作しないことがわ
かる。
次に、入力映像信号がインターレースの場合の本例の判
別回路の作用を説明するに、インターレースの場合には
水平同期信号ＨＧＹと垂直同期信号Ｖｓｖとは第３図Ａ
及びＢに示す様に、その立上りの位相関係が奇数フィー
ルドに入る直前ではほぼ同相であるのに対して、偶数フ
ィールドに入る直前ではほぼ１８０°位相がずれている
。
別回路の作用を説明するに、インターレースの場合には
水平同期信号ＨＧＹと垂直同期信号Ｖｓｖとは第３図Ａ
及びＢに示す様に、その立上りの位相関係が奇数フィー
ルドに入る直前ではほぼ同相であるのに対して、偶数フ
ィールドに入る直前ではほぼ１８０°位相がずれている
。
先ず垂直同期信号Ｖｓｖの立上り時点１＝１１（第３図
Ｂ）において、水平同期信号Ｈ３Ｙの位相が計数値Ｙｏ
としてラッチ回路（１７）に保持され出力値となり、そ
の直前の値Ｙ２ （〜Ｎ／２と仮定する）はラッチ回
路（１８）の出力値Ｘとして保持される（第３図Ｄ）、
従って、式（３）よりｌ Ｘ−Ｙ ｌ ＝ ｌ Ｙｌ
−Ｙｏ ｌ〜Ｎ／２が成立し、比較回路（２０）の出
力信号としての判別信号１／Ｎは第３１已に示す様にハ
イレベルとなり、入力映像信号がインターレースである
ことを示す。次に垂直同期信号ＶＳＹの立上り時点ｔｓ
（第３図Ｂ）においては、水平同期信号ＨＧＹの位相は
ほぼ１８０°であり計数値Ｙ２（〜Ｎ／２）がラッチ回
路（１７）の出力値Ｙになり、ラッチ回路（１８）の出
力値Ｘの値はその直前のＹの値であるＹｏとなる（第３
図Ｄ）。従って、 ＩＸ Ｙｌ−ＩＹＯＹｌ ｌ”Ｎ／２が成立し、判
別信号１／Ｎはハイレベルのままである。同様に、垂直
同期信号Ｖ ＳＹの立上り時点ｔ９（第３図Ｂ）では、
Ｘ及びＹの値がそれぞれＹｌ及びＹｏとなるだけであり
、比較回路（２０）からの判別信号１／Ｎはハイレベル
を保つ。
Ｂ）において、水平同期信号Ｈ３Ｙの位相が計数値Ｙｏ
としてラッチ回路（１７）に保持され出力値となり、そ
の直前の値Ｙ２ （〜Ｎ／２と仮定する）はラッチ回
路（１８）の出力値Ｘとして保持される（第３図Ｄ）、
従って、式（３）よりｌ Ｘ−Ｙ ｌ ＝ ｌ Ｙｌ
−Ｙｏ ｌ〜Ｎ／２が成立し、比較回路（２０）の出
力信号としての判別信号１／Ｎは第３１已に示す様にハ
イレベルとなり、入力映像信号がインターレースである
ことを示す。次に垂直同期信号ＶＳＹの立上り時点ｔｓ
（第３図Ｂ）においては、水平同期信号ＨＧＹの位相は
ほぼ１８０°であり計数値Ｙ２（〜Ｎ／２）がラッチ回
路（１７）の出力値Ｙになり、ラッチ回路（１８）の出
力値Ｘの値はその直前のＹの値であるＹｏとなる（第３
図Ｄ）。従って、 ＩＸ Ｙｌ−ＩＹＯＹｌ ｌ”Ｎ／２が成立し、判
別信号１／Ｎはハイレベルのままである。同様に、垂直
同期信号Ｖ ＳＹの立上り時点ｔ９（第３図Ｂ）では、
Ｘ及びＹの値がそれぞれＹｌ及びＹｏとなるだけであり
、比較回路（２０）からの判別信号１／Ｎはハイレベル
を保つ。
ここで、垂直同期信号Ｖ ＧＹの立上り時点ｔ １０（
第３図Ｂ）の近傍で水平同期信号Ｈ５Ｙが正規の信号（
１３ａ’）から第３図Ａに示す様に計数値換算で±α（
周期変動では±αＨ／Ｎ）変動したと仮定すると、信号
ＶＳＹの立上り時点ｔ １０での水平同期信号ＨＳＹの
位相に相等する計数値ＣはＹ３となり・ Ｙ３＝Ｙ２ ±α ・・・・（５）で表
わせる。このＹ３がラッチ回路（１７）の出力値Ｙとな
り、その直前のＹの値であるＹｏがラッチ回路（１８）
の出力値Ｘとなるため、Ｙｏ＝Ｎ−１、Ｙｌ −Ｎ／
２ １とすると、式（５）よりｌ Ｘ Ｙ １．−
ｌ ＹＯＹ３ ｌ ＝Ｎ／ ２苓α ・・・・（６）
が成立する。従って、水平同期信号ＨＡＹの位相の変動
が±９０°より小さければ０≦α〈Ｎ／４が成り立つの
で、式（６）より Ｎ／４＜ ｌ Ｘ−Ｙ ｌ ＜３Ｎ／４が充足されてい
るため、比較回路（２０）からの判別信号１／Ｎはハイ
レベルを維持する。
第３図Ｂ）の近傍で水平同期信号Ｈ５Ｙが正規の信号（
１３ａ’）から第３図Ａに示す様に計数値換算で±α（
周期変動では±αＨ／Ｎ）変動したと仮定すると、信号
ＶＳＹの立上り時点ｔ １０での水平同期信号ＨＳＹの
位相に相等する計数値ＣはＹ３となり・ Ｙ３＝Ｙ２ ±α ・・・・（５）で表
わせる。このＹ３がラッチ回路（１７）の出力値Ｙとな
り、その直前のＹの値であるＹｏがラッチ回路（１８）
の出力値Ｘとなるため、Ｙｏ＝Ｎ−１、Ｙｌ −Ｎ／
２ １とすると、式（５）よりｌ Ｘ Ｙ １．−
ｌ ＹＯＹ３ ｌ ＝Ｎ／ ２苓α ・・・・（６）
が成立する。従って、水平同期信号ＨＡＹの位相の変動
が±９０°より小さければ０≦α〈Ｎ／４が成り立つの
で、式（６）より Ｎ／４＜ ｌ Ｘ−Ｙ ｌ ＜３Ｎ／４が充足されてい
るため、比較回路（２０）からの判別信号１／Ｎはハイ
レベルを維持する。
また偶奇フィールドの判別信号τ／Ｅは、垂直同期信号
Ｖ ＧＹの各立上り時点でのラッチ回路（１７）の出力
値Ｙ（第３図Ｄ）が式（２）を充足する場合のみハイレ
ベルとなるため、第３図Ｆに示す様に垂直同期信号Ｖ
３Ｙの立上り時点ｔ８及びｔ ｔｏで／’％イレベルに
転じ、以後のフィールドが偶数フィールドであることを
正しく示している。特に垂直同期情＠ｆＶ ３Ｙの立上
り時点ｔ ｔｏでは水平同期信号Ｈｓｖの周期変動で出
力値ＹはＹ３ （〜Ｎ／２±α）となるが、周変動が
±９０°以内であればほぼ式（２）が充足されるので、
偶奇フィールドの判別信’ｉ）Ｏ／Ｅはハイレベルを維
持する。
Ｖ ＧＹの各立上り時点でのラッチ回路（１７）の出力
値Ｙ（第３図Ｄ）が式（２）を充足する場合のみハイレ
ベルとなるため、第３図Ｆに示す様に垂直同期信号Ｖ
３Ｙの立上り時点ｔ８及びｔ ｔｏで／’％イレベルに
転じ、以後のフィールドが偶数フィールドであることを
正しく示している。特に垂直同期情＠ｆＶ ３Ｙの立上
り時点ｔ ｔｏでは水平同期信号Ｈｓｖの周期変動で出
力値ＹはＹ３ （〜Ｎ／２±α）となるが、周変動が
±９０°以内であればほぼ式（２）が充足されるので、
偶奇フィールドの判別信’ｉ）Ｏ／Ｅはハイレベルを維
持する。
この様に本例の判別回路によれば、水平同期信号ＨＧＹ
の周期変シＪが±９０”以内であれば、誤動作すること
なく判別信号１／Ｎ及びＯ／Ｅを生成できるという利益
がある。
の周期変シＪが±９０”以内であれば、誤動作すること
なく判別信号１／Ｎ及びＯ／Ｅを生成できるという利益
がある。
また、本例の判別回路では比較回路（２０）は式（１）
が充足される場合に映像信号がインターレースであると
判別したが、本発明はこれに限定されるものではなく、
例えば、ｌ Ｘ−Ｙ ｌＯ値がＮ／４又は３Ｎ／４に近
接した場合には富＋ｕ信号を出力する様にしてもよい、
更に、比較回路（２１）においてはＹの値に一定のオフ
セント値を加える様にしてもよい。
が充足される場合に映像信号がインターレースであると
判別したが、本発明はこれに限定されるものではなく、
例えば、ｌ Ｘ−Ｙ ｌＯ値がＮ／４又は３Ｎ／４に近
接した場合には富＋ｕ信号を出力する様にしてもよい、
更に、比較回路（２１）においてはＹの値に一定のオフ
セント値を加える様にしてもよい。
面、本発明映像信号の判別回路は上述の実施例に限定さ
れず、本発明の要旨を逸説しない範囲で変更が可能であ
ることは勿論である。
れず、本発明の要旨を逸説しない範囲で変更が可能であ
ることは勿論である。
本発明の映像信号の判別回路は、上述の様に垂直同期信
号の変化時点での水平同期信号の位相を分解能３６０°
／Ｎで特定できるので、その水平同期信号に周期変動が
あっても、適当な演算比較を施すことによりその映像信
号がインターレースであるか否か、又はインターレース
の場合には偶数若しくは奇数のいずれのフィールドであ
るかを正確に判別できる。
号の変化時点での水平同期信号の位相を分解能３６０°
／Ｎで特定できるので、その水平同期信号に周期変動が
あっても、適当な演算比較を施すことによりその映像信
号がインターレースであるか否か、又はインターレース
の場合には偶数若しくは奇数のいずれのフィールドであ
るかを正確に判別できる。
第１図は本発明映像信号の判別回路の一実施例を示す構
成図、第２図は第１図例における映像信号がノンインタ
ーレースである場合の各部信号波形図、第３図は第１図
例における映像信号がインターレースである場合の各部
信号波形図、第４図は従来の判別回路の一例を示す構成
図、第５図は第４図の従来例における各部信号波形図、
第６図は従来の判別回路の他の例を示す構成図である。 （１５）はＰＬＬ回路、（１６）はＮ分周カウンタ、（
１７）及び（１８）は夫々ラッチ回路、（１９）はＤ型
フリップフロップ、（２０）は比較回路、（２１）は他
の比較回路である。
成図、第２図は第１図例における映像信号がノンインタ
ーレースである場合の各部信号波形図、第３図は第１図
例における映像信号がインターレースである場合の各部
信号波形図、第４図は従来の判別回路の一例を示す構成
図、第５図は第４図の従来例における各部信号波形図、
第６図は従来の判別回路の他の例を示す構成図である。 （１５）はＰＬＬ回路、（１６）はＮ分周カウンタ、（
１７）及び（１８）は夫々ラッチ回路、（１９）はＤ型
フリップフロップ、（２０）は比較回路、（２１）は他
の比較回路である。
Claims (1)
- 映像信号の水平同期信号を一方の入力とするＰＬＬ回路
と、該ＰＬＬ回路の出力を分周してその分周信号を前記
ＰＬＬ回路の他方の入力とするカウンタと、前記映像信
号の垂直同期信号に同期して前記カウンタの計数値をラ
ッチする第１のラッチ回路と、前記垂直同期信号に同期
して前記第１のラッチ回路の保持値をラッチする第２の
ラッチ回路とを有し、前記第１及び第２のラッチ回路の
保持値により前記映像信号がインターレースであるか否
か、又はインターレースである時は偶数若しくは奇数の
いづれのフィールドであるかを判別するようにしたこと
を特徴とする映像信号の判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056977A JP2692112B2 (ja) | 1988-03-10 | 1988-03-10 | 映像信号の判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056977A JP2692112B2 (ja) | 1988-03-10 | 1988-03-10 | 映像信号の判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230094A true JPH01230094A (ja) | 1989-09-13 |
| JP2692112B2 JP2692112B2 (ja) | 1997-12-17 |
Family
ID=13042572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63056977A Expired - Lifetime JP2692112B2 (ja) | 1988-03-10 | 1988-03-10 | 映像信号の判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692112B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150382A (ja) * | 1990-10-11 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 自動周波数制御回路 |
| US5997999A (en) * | 1994-07-01 | 1999-12-07 | Shinko Electric Industries Co., Ltd. | Sintered body for manufacturing ceramic substrate |
-
1988
- 1988-03-10 JP JP63056977A patent/JP2692112B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150382A (ja) * | 1990-10-11 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 自動周波数制御回路 |
| US5997999A (en) * | 1994-07-01 | 1999-12-07 | Shinko Electric Industries Co., Ltd. | Sintered body for manufacturing ceramic substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2692112B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857866A (en) | Phase-locked loop having elongated time for charge and discharge | |
| US4769704A (en) | Synchronization signal generator | |
| US7253842B2 (en) | Locking display pixel clock to input frame rate | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| US5159279A (en) | Apparatus and method for detecting out-of-lock condition in a phase lock loop | |
| US5686968A (en) | Synchronizing signal generation circuit | |
| EP0647933A1 (en) | Dot clock generator for liquid crystal display device | |
| JP3555372B2 (ja) | 同期処理回路 | |
| US4617594A (en) | Signal generator circuit | |
| JPH01230094A (ja) | 映像信号の判別回路 | |
| US5153725A (en) | Automatic frequency control circuit | |
| JPS58111977A (ja) | カラ−表示回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JP3450612B2 (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| KR950007610B1 (ko) | 텔레비젼 수상기의 2배속 편향동기신호발생 시스템 | |
| JPS63109610A (ja) | Ｐｌｌ回路の同期確立検出方法 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH03141393A (ja) | 水平同期パルス計測回路 | |
| JPS6174465A (ja) | 垂直同期信号作成回路 | |
| JPS6161755B2 (ja) | ||
| JPS5961879A (ja) | フイ−ルドメモリ読み出し制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |