JPS6277770A - ビデオ信号のサンプリングクロツク発生回路 - Google Patents

ビデオ信号のサンプリングクロツク発生回路

Info

Publication number
JPS6277770A
JPS6277770A JP60218232A JP21823285A JPS6277770A JP S6277770 A JPS6277770 A JP S6277770A JP 60218232 A JP60218232 A JP 60218232A JP 21823285 A JP21823285 A JP 21823285A JP S6277770 A JPS6277770 A JP S6277770A
Authority
JP
Japan
Prior art keywords
circuit
video signal
signal
frequency
sampling clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60218232A
Other languages
English (en)
Inventor
Kenichi Matsushima
健一 松島
Fumihiro Tanaka
文博 田中
Yoshio Shimada
喜夫 島田
Kaneo Yamaguchi
山口　兼男
Shinya Watanabe
信也 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments and Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments and Electronics Ltd filed Critical Seiko Instruments and Electronics Ltd
Priority to JP60218232A priority Critical patent/JPS6277770A/ja
Priority to EP86307274A priority patent/EP0218406A3/en
Priority to US06/912,945 priority patent/US4780759A/en
Publication of JPS6277770A publication Critical patent/JPS6277770A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Signal Processing For Recording (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオ信号を入力しその画像データを記録
する記録装置における、ビデオ信号に含まれている各画
素のデータを正確にサンプリングするためのサンプリン
グクロックの発生回路に関するものである。
〔発明の概要〕
この発明は、ビデオ信号を入力する画像データの記録装
置における各画素のデータをサンプリングするクロック
の発生回路において、ｖＣＯを内蔵するＰＬＬ回路を使
用し、その基準入力として水平同期信号もしくは複合同
期信号を使用し、分周回路の分周比として一水平周期の
ビデオ信号のクロック数もしくはその整数倍の値を用い
、さらにｖＣＯの出力に分周回路を設けることにより、
広周波数範囲のビデオ信号を正確にサンプリングするク
ロックを発生するようにしたものである。
また、垂直同期信号が入力されている期間にＰＬＬ回路
の位相比較回路の動作を禁止し、水平同期信号の前縁で
位相比較を行うことにより、ビデオ信号がコンポジット
タイプで水平同期信号が複合同期信号に含まれる場合も
、ＰＬＬ回路を安定に動作させて、ビデオ信号を正確に
サンプリングするクロックを発生するようにしたもので
ある。
〔従来の技術〕
最近のＣＡＤ　−ＣＡＭ用途における画像表示装置は、
高精細、高解像度が進み、これに使用される記録装置も
、表示された画像を忠実に再現することが要求されてい
る。ビデオ信号を媒体として特に線画表示などに対する
記録を忠実に行うためには、画素信号に対して、１対１
で対応したクロックでサンプリングする必要がある。ま
た、第６図に示すように各画素のデータ信号は、水平同
期信号と同期しているために、サンプリングクロックは
水平同期信号と同期している必要がある。このために従
来サンプリングクロックは、ビデオ信号と同一の周波数
で発振する発振回路を設け、可変遅延回路を用いたＰＬ
Ｌ回路により水平同期信号を基準に位相のみを制御して
発生していた。
従来のサンプリングクロックの発生回路を第２図にした
がって説明する。
サンプリングクロックで同期をとった水平同期信号と遅
延した水平同期信号とを位相比較することにより水平同
期信号に対するサンプリングクロックの位相の差を検出
する部分と、ビデオ信号の周波数と同一の周波数で発振
する発振回路の出力信号の位相を可変遅延回路により制
御する部分とからなり、サンプリングクロックの位相が
進んだことを検出した場合は、可変遅延回路の遅延量を
変化させることによりサンプリングクロックの位相を遅
らせ、また、サンプリングクロックの位相が遅れたこと
を検出した場合は、可変遅延回路の遅延量を変化させる
ことによりサンプリングクロ・７りの位相を進ませる。
このようにして、サンプリングクロックの位相を水平同
期信号の基準にあわせることにより、ビデオ信号に含ま
れている各画素のデータを正確にサンプリングするクロ
ックを発生させていた。
〔発明が解決しようとする問題点〕
このような従来の方法では、発振回路の発振周波数とビ
デオ信号の周波数の差が大きい場合には、−水平周期の
時間内に位相がずれて制御しきれなくなり、正確なサン
プリングができなくなるために、許容できるビデオ信号
周波数の範囲がせまく、また、高精度の発振回路が必要
であった。
さらに、可変遅延回路は、遅延素子の遅延量の異なる出
力信号を選択して遅延量を変えるために、遅延量を離散
的にしか制御することができなく、サンプリングクロッ
クの位相の誤差が大きく、また、高精度の遅延素子が必
要であった。
〔問題点を解決するための手段〕
上記問題点を解決するために、この発明は一般に知られ
ている第３図に示すようなりＣＯを内蔵したＰＬＬ回路
を応用したものである。
つまり、位相比較回路で水平同期信号もしくは複合同期
信号の前縁を基準にサンプリングクロックを一水平周期
のビデオ信号クロック数で分周した信号を比較し、また
、垂直同期信号入力時に位相比較回路の動作を禁止し、
さらにＶＣＯの出力に分周比を変えることのできる分周
回路を設けた。
〔作用〕
上記のように構成されたビデオ信号に含まれる各画素の
データのサンプリングクロック発生回路では、水平同期
信号の周波数を一水平周期のビデオ信号のクロック数で
乗じた周波数のサンプリングクロックを発生し、ビデオ
信号周波数とサンプリングクロックの周波数が広い周波
数範囲で一致し、同時にサンプリングクロックの位相が
水平同期信号とあうようにした。
また、垂直同期信号の入力時に位相比較回路の動作を禁
止し、水平同期信号の前縁で位相比較を行うことにより
、第５図に示すようなコンポジットビデオ信号の複合同
期信号を基準入力信号として使った場合も正確に位相検
出を行い、安定したサンプリングクロックを発生するよ
うにした。
さらに、ＶＣＯの出力に分周回路を設けることにより、
ＶＣＯで発振する周波数を分周した値の周波数のサンプ
リングクロックを発生できるようにし、対応できるビデ
オ信号周波数の範囲をさらに広くすることができるよう
にした。
〔実施例〕
以下にこの発明の実施例を図面にもとづいて説明する。
第１図において、位相比較回路１は、第４図に示すよう
に、位相比較器１３の入力信号にゲート１）．１２を挿
入して、垂直同期信号６が入力された時に位相比較を禁
止したものである。これは、第５図にタイミングチャー
トを示すように、コンポジットタイプのビデオ信号の複
合同期信号は、表示装置により異なり、垂直同期信号入
力時に水平同期信号の無いものや、通常のタイミングと
異なったものがあるためである。このような場合も、垂
直同期信号入力時に、分周信号７をゲート１）で禁止し
比較人力Ｖとし、水平同期信号または複合同期信号８を
ゲート１２で禁止し比較人力■とすることにより、位相
比較器１３の比較入力信号の比較人力Ｒと比較入力Ｖの
前縁のタイミングは常に一致し、安定した比較を行うよ
うにした。
第４図の位相比較器１３及び第１図のループフィルタ２
及びＶＣＯ３は、第３図に示す一般に知られているＰＬ
Ｌ回路の各々位相比較器１７及びループフィルタ１８及
びＶＣＯ１９と同じものを使った。
第１図の分周回路４は、ＶＣＯの出力信号を分周するた
めに、ＶＣＯの発振周波数の範囲より低い周波数のサン
プリングクロックを発生できるようにしたものである。
分周回路４は、分周比を変えられるようにプログラマブ
ルカウンタを使用して対応できるビデオ信号の周波数の
範囲を大幅に広くした。分周回路４は、第１図ではＰＬ
Ｌ回路のループの中に設定した例を示したが、ＶＣＯの
出力のＰＬＬ回路のループの出力を分周するようにＰＬ
Ｌ回路のループの外側に設定しても良い。
また、分周回路４をＰＬＬ回路のループの中と外の両方
に設定しても良い。
第１図の分周回路５は、サンプリングクロック１０を分
周して、水平同期信号と同じ周波数の分周信号７に変換
する。分周回路５は、分周比を変えることができるよう
にプログラマブルカウンタを使用し、分周比として一水
千周期のビデオ信号のクロック数を設定した。分周回路
４をＰ　Ｌ、　Ｌ回路のループの外側に設定した場合は
、分周回路５の分周比は、−水平周期のビデオ信号のク
ロック数とループの外側に設定した分周回路４の分周比
との積の値に設定すれば良い。
このようにＰＬＬ回路を改善し、ビデオ信号に含まれて
いる各画素のデータをサンプリングするクロックの発生
回路に応用し、基準入力信号としてセパレートタイプの
ビデオ信号の水平同期信号を使用する場合ばかりでなく
、コンポジットタイプのビデオ信号の複合同期信号を使
用する場合も、水平同期信号の周波数に一水千周期のビ
デオ信号のクロック数を乗じた周波数でかつ水平同期信
号と位相の合ったサンプリングクロックを発生するよう
にした。
〔発明の効果〕
この発明は、以上に説明したように、広い周波数範囲の
セパレートタイプあるいはコンポジットタイプのビデオ
信号に含まれる各画素のデータを正確にサンプリングす
るクロックを発生し、対応できるビデオ信号周波数の許
容範囲が大幅に広がり、またサンプリングクロックの位
相誤差が小さくなり、さらに高精度の発振回路や遅延素
子が不要となる効果がある。
【図面の簡単な説明】
第１図は本発明によるサンプリングクロック発生回路の
実施例のブロック図、第２図は従来のサンプリングクロ
ック発生回路の例のブロック図、第３図は本発明で用い
たＰＬＬ回路のブロック図、第４図は第１図の位相比較
回路１の詳細なプロソり図、第５図は第１図の位相比較
回路１のタイミングチャート、第６図はサンプリングク
ロックのタイミングチャートである。 図において、１は位相比較回路、２はループフィルタ、
３はＶＣｏ、４及び５は分周回路、６は垂直同期、７は
分周信号、８は水平同期信号または複合同期信号、９は
比較出力、１０はサンプリングクロック、１）及び１２
はゲート、１３は位相比較器、１４はインバータ、１５
は比較人力■、１６は比較人力Ｒ１）７は位相比較器、
１８はループフィルタ、１９はＶＣｏ、２０は分周回路
を各々示す。 以上 出願人　セイコー電子工業株式会社 きじ

Claims (4)

    【特許請求の範囲】
  1. （１）画像データを表示装置に表示するためのビデオ信
    号を入力し、前記画像データを記録する記録装置におい
    て、電圧制御発振器を内蔵するＰＬＬ回路を持ち、前記
    ＰＬＬ回路の基準入力信号として前記ビデオ信号の水平
    同期信号もしくは複合同期信号を入力し、前記ＰＬＬ回
    路内の分周回路の分周比として水平同期信号の一周期の
    ビデオ信号クロック数もしくはその整数倍の値を用いた
    ことを特徴とするサンプリングクロックの発生回路。
  2. （２）前記ＶＣＯの出力に、分周回路を設けたことを特
    徴とする特許請求の範囲第１項に示すビデオ信号のサン
    プリングクロックの発生回路。
  3. （３）前記ビデオ信号の垂直同期信号が入力されている
    期間に前記ＰＬＬ回路の位相比較回路の動作を禁止した
    ことを特徴とする特許請求の範囲第１項に示すビデオ信
    号のサンプリングクロックの発生回路。
  4. （４）前記ＰＬＬ回路の前記位相比較回路において前記
    水平同期信号の前縁で位相比較を行うことを特徴とする
    特許請求の範囲第１項に示すビデオ信号のサンプリング
    クロックの発生回路。
JP60218232A 1985-10-01 1985-10-01 ビデオ信号のサンプリングクロツク発生回路 Pending JPS6277770A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60218232A JPS6277770A (ja) 1985-10-01 1985-10-01 ビデオ信号のサンプリングクロツク発生回路
EP86307274A EP0218406A3 (en) 1985-10-01 1986-09-22 Sampling clock generation circuit
US06/912,945 US4780759A (en) 1985-10-01 1986-09-29 Sampling clock generation circuit of video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60218232A JPS6277770A (ja) 1985-10-01 1985-10-01 ビデオ信号のサンプリングクロツク発生回路

Publications (1)

Publication Number Publication Date
JPS6277770A true JPS6277770A (ja) 1987-04-09

Family

ID=16716676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60218232A Pending JPS6277770A (ja) 1985-10-01 1985-10-01 ビデオ信号のサンプリングクロツク発生回路

Country Status (3)

Country Link
US (1) US4780759A (ja)
EP (1) EP0218406A3 (ja)
JP (1) JPS6277770A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194689A (ja) * 1988-01-29 1989-08-04 Toko Inc 画像記録方法および装置
JPH04117087A (ja) * 1990-08-31 1992-04-17 Nec Corp 自動周波数制御方式
JP2007174705A (ja) * 1997-05-23 2007-07-05 Renesas Technology Corp クロック生成回路
JP2010233226A (ja) * 1997-05-23 2010-10-14 Renesas Electronics Corp クロック生成回路

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526045A (en) * 1983-12-29 1996-06-11 Matsushita Electric Industrial Co., Ltd. Camera apparatus which automatically corrects image fluctuations
JP2557862B2 (ja) * 1986-12-11 1996-11-27 富士写真フイルム株式会社 ビデオ画像収録装置
US4827341A (en) * 1986-12-16 1989-05-02 Fuji Photo Equipment Co., Ltd. Synchronizing signal generating circuit
US4872055A (en) * 1987-02-04 1989-10-03 U. S. Philips Corporation Line synchronizing circuit in a picture display device
US5233590A (en) * 1987-03-31 1993-08-03 Sony Corporation Optical recording/reproducing apparatus including means for synchronizing the phase of a data read clock signal with data recorded on an optical recording medium
JPS63281519A (ja) * 1987-05-13 1988-11-18 Noboru Yamaguchi 同期クロック信号発生装置
JPH071423B2 (ja) * 1988-12-20 1995-01-11 株式会社山下電子設計 パルス発生回路
JPH02211783A (ja) * 1989-02-13 1990-08-23 Toshiba Corp 音声多重信号エンコーダ回路
US4910755A (en) * 1989-02-14 1990-03-20 Knapp Stephen L Regenerator/synchronizer method and apparatus for missing-clock timing messages
US5142420A (en) * 1989-04-28 1992-08-25 Matsushita Electric Industrial Co., Ltd. Sampling frequency reproduction system
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter
US4987373A (en) * 1989-09-01 1991-01-22 Chrontel, Inc. Monolithic phase-locked loop
US5034813A (en) * 1990-07-24 1991-07-23 Analogic Corporation System for signal digitization by spaced interval sampling
NL9002652A (nl) * 1990-12-03 1992-07-01 Philips Nv Televisie-opneem- en/of weergeefinrichting alsmede een roentgenonderzoekapparaat voorzien van een dergelijke inrichting.
US5422678A (en) * 1991-01-29 1995-06-06 Seiko Epson Corp. Video processor for enlarging and contracting an image in a vertical direction
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Ｐｌｌ回路
US6850252B1 (en) 1999-10-05 2005-02-01 Steven M. Hoffberg Intelligent electronic appliance system and method
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US7242988B1 (en) 1991-12-23 2007-07-10 Linda Irene Hoffberg Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US6400996B1 (en) 1999-02-01 2002-06-04 Steven M. Hoffberg Adaptive pattern recognition based control system and method
US5903454A (en) 1991-12-23 1999-05-11 Hoffberg; Linda Irene Human-factored interface corporating adaptive pattern recognition based controller apparatus
US6418424B1 (en) 1991-12-23 2002-07-09 Steven M. Hoffberg Ergonomic man-machine interface incorporating adaptive pattern recognition based control system
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
JPH05252153A (ja) * 1992-03-03 1993-09-28 Fujitsu Ltd ディジタル・ループフィルタ
GB2268656B (en) * 1992-07-03 1995-10-18 British Broadcasting Corp Synchronising signal separator
BE1007211A5 (nl) * 1993-06-10 1995-04-25 Barco Werkwijze en inrichting voor het converteren van een beeld.
JPH0832833A (ja) * 1994-07-13 1996-02-02 Rohm Co Ltd ビデオシステムパルス生成回路
JP3093115B2 (ja) * 1994-09-28 2000-10-03 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 水平同期信号安定化方法及び装置
JP3302202B2 (ja) * 1994-11-10 2002-07-15 キヤノン株式会社 表示制御装置
FI98330C (fi) 1994-12-15 1997-05-26 Nokia Mobile Phones Ltd UHF-syntesoija
US5703656A (en) * 1995-12-12 1997-12-30 Trw Inc. Digital phase error detector for locking to color subcarrier of video signals
US5844622A (en) * 1995-12-12 1998-12-01 Trw Inc. Digital video horizontal synchronization pulse detector and processor
JP3823420B2 (ja) * 1996-02-22 2006-09-20 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JP2950261B2 (ja) * 1996-11-28 1999-09-20 日本電気株式会社 液晶表示装置
DE59914986D1 (de) * 1998-05-29 2009-05-07 Continental Automotive Gmbh Ansteuersystem eines Flüssigkristallbildschirms
US7966078B2 (en) 1999-02-01 2011-06-21 Steven Hoffberg Network media appliance system and method
JP2000298447A (ja) * 1999-04-12 2000-10-24 Nec Shizuoka Ltd 画素同期回路
US7019764B2 (en) * 2001-09-20 2006-03-28 Genesis Microchip Corporation Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display
US6856358B1 (en) * 2002-01-16 2005-02-15 Etron Technology, Inc. Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
JP4469758B2 (ja) * 2005-07-04 2010-05-26 パナソニック株式会社 音声処理装置
KR100790984B1 (ko) * 2006-03-03 2008-01-02 삼성전자주식회사 Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610954A (en) * 1970-11-12 1971-10-05 Motorola Inc Phase comparator using logic gates
US4043438A (en) * 1976-04-27 1977-08-23 Litton Business Systems, Inc. Printing control circuit
DE2851819A1 (de) * 1978-11-30 1980-06-12 Knorr Bremse Gmbh Vorrichtung zur aufbereitung von eingangssignalen von blockierschutzeinrichtungen
US4253116A (en) * 1979-11-27 1981-02-24 Rca Corporation Television synchronizing system operable from nonstandard signals
JPS5741078A (en) * 1980-08-22 1982-03-06 Seiko Epson Corp Synchronizing circuit of matrix television
NL187211C (nl) * 1981-02-27 Uniroyal Inc Werkwijze voor de bereiding van een expandeerbaar mengsel, werkwijze voor de bereiding van geexpandeerde polymere materialen, alsmede werkwijze voor de bereiding van een hydrazodicarbonzuurester als bij verhitting gasafsplitsend middel.
NL8103705A (nl) * 1981-08-06 1983-03-01 Philips Nv Lijnsynchroniseerschakeling voor een beelweergeefinrichting.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194689A (ja) * 1988-01-29 1989-08-04 Toko Inc 画像記録方法および装置
JPH04117087A (ja) * 1990-08-31 1992-04-17 Nec Corp 自動周波数制御方式
JP2007174705A (ja) * 1997-05-23 2007-07-05 Renesas Technology Corp クロック生成回路
JP2010233226A (ja) * 1997-05-23 2010-10-14 Renesas Electronics Corp クロック生成回路

Also Published As

Publication number Publication date
EP0218406A2 (en) 1987-04-15
EP0218406A3 (en) 1990-08-08
US4780759A (en) 1988-10-25

Similar Documents

Publication Publication Date Title
EP0218406A2 (en) Sampling clock generation circuit
KR100307990B1 (ko) 디지털 ｐｌｌ 회로 및 클록 생성 방법
EP0189319A2 (en) Phase-locked loop
US5686968A (en) Synchronizing signal generation circuit
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
JPH0720249B2 (ja) Ｐｌｌ回路
JPH10143133A (ja) Ｏｓｄ装置
JP2800305B2 (ja) クロック発生回路
JP3353372B2 (ja) 液晶表示装置
JPH1188156A (ja) クロック生成用ｐｌｌ回路
JPH08172355A (ja) Ｐｌｌ回路
JPS6174464A (ja) 垂直同期信号作成回路
JPH03119881A (ja) クロック発生回路
JP2600866B2 (ja) 位相比較装置
JPH07120944B2 (ja) Ｐｌｌ回路
JPH05199498A (ja) クロツク発生回路
JPH06164376A (ja) Ｐｌｌ回路
KR19990001545A (ko) 영상처리 시스템에서의 동기신호 발생장치
JPH0758633A (ja) Ｐｌｌ回路
JPH08223444A (ja) テレビジョン機器等の外部同期方法
JPH03228473A (ja) 同期信号発生回路
JPH07106957A (ja) クロック再生回路
JPS63122366A (ja) テレビジヨン受信機の水平同期用ｐｌｌ回路
JPS6174465A (ja) 垂直同期信号作成回路
JPH04189029A (ja) Ｐｌｌ回路