JPH0123009B2 - - Google Patents

Info

Publication number
JPH0123009B2
JPH0123009B2 JP55016768A JP1676880A JPH0123009B2 JP H0123009 B2 JPH0123009 B2 JP H0123009B2 JP 55016768 A JP55016768 A JP 55016768A JP 1676880 A JP1676880 A JP 1676880A JP H0123009 B2 JPH0123009 B2 JP H0123009B2
Authority
JP
Japan
Prior art keywords
transistors
transistor
current source
switching circuit
transistorized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55016768A
Other languages
English (en)
Other versions
JPS55112036A (en
Inventor
Furanshisukasu Adoriana Maria Goorutsu Maruchinusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS55112036A publication Critical patent/JPS55112036A/ja
Publication of JPH0123009B2 publication Critical patent/JPH0123009B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、複数個の入力チヤネルと１個の出力
チヤネルとを有するスイツチング回路であつて、
前記の出力チヤネルと各入力チヤネルとの間に関
連するスイツチング装置が設けられ、各スイツチ
ング装置はエミツタ結合された一対のトランジス
タを有し、このトランジスタ対のエミツタ導線中
にはトランジスタ化した切換自在の電流源が設け
られ、各トランジスタ対の第１および第２トラン
ジスタのベースは関連する入力チヤネルおよび前
記の出力チヤネルにそれぞれ接続され、前記の出
力チヤネルは、エミツタが前記の出力チヤネルの
出力端子に接続されベースが前記のスイツチング
装置における前記の第２トランジスタの相互接続
コレクタに接続されたトランジスタを有し、前記
の第２トランジスタの相互接続コレクタは抵抗を
経て電圧発生端子に接続し、該電圧発生端子は前
記のスイツチング装置における前記の第１トラン
ジスタの相互接続コレクタにも接続され、前記の
スイツチング回路が更に選択スイツチを具え、該
選択スイツチによりいかなる時にもトランジスタ
化された前記の電流源のうちの１個のみを、電流
を流す状態に切換えうるようにしたスイツチング
回路に関するものである。
上述したスイツチング回路は米国特許第
3782307号明細書に記載されている。この米国特
許明細書には、複数個の入力ビデオ信号の１つを
１個の出力端子に供給するスイツチング回路が記
載されている。この簡単な構成のスイツチング回
路によれば、出力信号が供給すべき入力信号に正
確に一致し、しかも他の入力信号によつてクロス
トークの為の許容しえない出力信号歪みを生ぜし
めない。
本発明の目的はクロストークを更に減少せしめ
うるようにしたスイツチング回路を提供せんとす
るにある。
本発明は、複数個の入力チヤネルと１個の出力
チヤネルとを有するスイツチング回路であつて、
前記の出力チヤネルと各入力チヤネルとの間に関
連するスイツチング装置が設けられ、各スイツチ
ング装置はエミツタ結合された一対のトランジス
タを有し、このトランジスタ対のエミツタ導線中
にはトランジスタ化した切換自在の電流源が設け
られ、各トランジスタ対の第１および第２トラン
ジスタのベースは関連する入力チヤネルおよび前
記の出力チヤネルにそれぞれ接続され、前記の出
力チヤネルは、エミツタが前記の出力チヤネルの
出力端子に接続されベースが前記のスイツチング
装置における前記の第２トランジスタの相互接続
コレクタに接続されたトランジスタを有し、前記
の第２トランジスタの相互接続コレクタは抵抗を
経て電圧発生端子に接続し、該電圧発生端子は前
記のスイツチング装置における前記の第１トラン
ジスタの相互接続コレクタにも接続され、前記の
スイツチング回路が更に選択スイツチを具え、該
選択スイツチによりいかなる時にもトランジスタ
化された前記の電流源のうちの１個のみを、電流
を流す状態に切換えうるようにしたスイツチング
回路において、トランジスタ化された切換え自在
の電流源として配置された前記のトランジスタの
ベースを前記の選択スイツチを経て、前記のトラ
ンジスタ化された電流源を飽和状態に駆動しうる
も前記のスイツチング装置における前記の第１お
よび第２トランジスタのベースに存在する信号電
圧がこれら第１および第２トランジスタを常に遮
断する為に前記のトランジスタ化された電流源が
電流を流しえないようにする値を有する直流電圧
を生じる端子に接続しうるようにしたことを特徴
とする。
本発明の上述した手段によれば、スイツチング
装置における遮断状態の第１および第２トランジ
スタの相互接続エミツタが、飽和状態に駆動され
たトランジスタ電流源を経て低オーム抵抗レベル
に接続される為にクロストークにおける減衰量を
増大させる。トランジスタ電流源がスイツチ・オ
フ状態にある作動モードの場合、上記の相互接続
エミツタは高オーム抵抗レベルに接続される為、
スイツチング装置の第１トランジスタのベース
（入力端子）と第２トランジスタのベース（出力
端子）との間の寄生容量結合の為に多量のクロス
トークが生じる。
電流を流さない上記の電流源をスイツチ・オフ
させるか或いは飽和状態に駆動することにより、
電流を流さないこれらの電流源の作動を任意に選
択しうるようにする為には、前記の選択スイツチ
が切換えスイツチを具え、該切換えスイツチによ
り他の切換えスイツチの選択接点の１つに異なる
電源電圧を印加しうるようにし、前記の他の切換
えスイツチのマスタ接点を切換え自在の前記の電
流源に接続するようにするのが好適である。
図面につき本発明を説明する。
図示の本発明スイツチング回路の３個の入力端
子を１，２および３で示し、１個の出力端子を４
で示す。このスイツチング回路は入力端子１，２
および３以外に他の入力端子をも有するも、これ
らの他の入力端子は図面を簡潔とする為に図示し
ていない。入力端子１，２および３は信号クラン
プ兼振幅制限回路５，６および７の各入力端子に
それぞれ接続し、これらの入力端子と信号クラン
プ兼振幅制限回路とを以つて３つの入力チヤネル
１，５，２，６および３，７をそれぞれ構成す
る。回路５，６および７の出力端子はnpnトラン
ジスタ８，９および１０のベースにそれぞれ接続
する。回路５，６および７の出力端子には、入力
端子１，２および３に供給される信号Ｓ１′，Ｓ
２′およびＳ３′に応答して、時間の関数として図
示する信号Ｓ１，Ｓ２およびＳ３がそれぞれ生じ
る。これらの信号Ｓ１，Ｓ２およびＳ３におい
て、0Vは黒クランプレベルを示し、＋1Vは白ピ
ーク値を示す。信号Ｓ１，Ｓ２およびＳ３はビデ
オ信号、より詳細に言えばライン（水平）走査期
間の一部分中のビデオ信号を線図的に示す。信号
Ｓ１は黒レベル（0V）から白ビーク値（＋1V）
まで徐々に直線的に増大し、その後黒レベル
（0V）への急激な降下が生じるビデオ信号を示
す。信号Ｓ２およびＳ３は黒レベルと白ピーク値
との間のある変化を呈するビデオ信号を同様に示
す。
トランジスタ８，９および１０のエミツタは
npnトランジスタ１１，１２および１３のエミツ
タにそれぞれ接続し、これらの相互接続エミツタ
をnpnトランジスタ１４，１５および１６のコレ
クタにそれぞれ接続する。トランジスタ１４，１
５および１６のエミツタは抵抗１７，１８および
１９を経て電源電圧点にそれぞれ接続する。トラ
ンジスタ１１，１２および１３の相互接続ベース
は出力端子４に接続し、この出力端子４はnpnト
ランジスタ２０のエミツタにも接続する。このト
ランジスタ２０のベースはトランジスタ１１，１
２および１３の相互接続コレクタに接続するとと
もに抵抗２１を経て＋6Vの電源電圧端子に接続
し、この＋6Vの電源電圧端子には更にトランジ
スタ２０のコレクタとトランジスタ８，９および
１０の相互接続コレクタとを接続する。従つて、
多数のスイツチング装置８，１１，１４，１７、
９，１２，１５，１８および１０，１３，１６，
１９が図示されており、これらのスイツチング装
置は３個の入力チヤネル１，５、２，６および
３，７を出力チヤネル４，２０，２１に接続す
る。図示のように、スイツチング装置８，１１，
１４，１７はエミツタ結合されたトランジスタ対
８，１１とそのエミツタ導線中に設けられた切換
え自在のトランジスタ電流源１４，１７とを有す
る。スイツチング装置９，１２，１５，１８およ
び１０，１３，１６，１９も上記のスイツチング
装置８，１１，１４，１７と同様な構成である。
トランジスタ１４，１５および１６のベースは
３つの切換えスイツチ２２，２３および２４のマ
スタ接点に接続し、これらのスイツチには結合装
置２５を設け、いかなる時にも切換えスイツチ２
２，２３および２４のうちの１個のみが切換えス
イツチ２３に対して示す一方の所定の位置を占め
うるようにする。他の１つのスイツチ２２或いは
２４を切換えると、このスイツチが上記の所定の
位置を占め、これと同時に切換えスイツチ２３が
他方の位置に移動する。簡単の為、図面にはスイ
ツチ２２，２３，２４の機械的な構成を示すも、
電子的な構成も可能である。切換えスイツチ２
２，２３および２４の対応する選択接点は相互接
続し、一方の相互接続選択接点は−1Vの電源電
圧を生じる端子に接続し、他方の相互接続選択接
点は他の切換えスイツチ２６のマスタ接点に接続
する。この切換えスイツチ２６は＋2Vおよび−
6Vの電源電圧をそれぞれ有する端子にそれぞれ
接続された２つの選択接点を有する。従つて、選
択スイツチ２２，２３，２４，２５，２６が形成
され、図示の位置でこの選択スイツチを経て−
1Vの電圧がトランジスタ１５に印加され、＋2V
の電圧が（切換えスイツチ２６を経て）図示のト
ランジスタ１４および１６や、これらに対応する
他のトランジスタ（図示せず）に印加される。従
つて、スイツチング回路の出力端子４には図示の
信号SOが生じ、この信号は入力信号Ｓ２に相当
する。
本発明によるスイツチング回路の作動上の利点
を説明する為に、切換えスイツチ２６が図示の位
置にあるものとする。トランジスタ１４および１
６のベースに存在する＋2Vの電圧は、これらの
トランジスタのコレクタに電流が供給されている
場合にこれらのトランジスタを導通せしめるよう
にする。しかし、信号Ｓ１およびＳ３における基
準電圧が＋1Vの白ピーク値にある為、ベースに
信号Ｓ１およびＳ３が供給されているトランジス
タ８および１０は導通しえない。これと同じこと
が、＋1Vの白ピーク値を有する信号Ｓ０がベース
に供給されているトランジスタ１１および１３に
対しても言える。一例として、ベース―エミツタ
しきい値電圧が0.7Vの場合、トランジスタ１４
および１６のベースに＋2Vの電圧が生じると、
これらトランジスタのエミツタおよびコレクタに
おける電圧は＋1.3Vとなり、従つてベースにお
ける最大電圧が＋1Vであるトランジスタ８，１
０，１１および１３は導通しえない。従つて、ト
ランジスタ１４および１６が飽和状態に駆動され
ると、トランジスタ対８，１１および１０，１３
のエミツタ相互接続点は低オーム抵抗レベルにな
る。この低オーム抵抗レベルによりトランジスタ
８，１１および１０，１３のベース―エミツタ―
ベースに亘る寄生容量結合を遮断する。
切換えスイツチ２６を図示とは異なる位置に調
整すると、トランジスタ１４および１６は、−6V
の電圧がベースおよびエミツタに供給されること
により遮断状態となり、従つてこれらトランジス
タは電流を流さない。従つて、トランジスタ８お
よび１１，１０および１３はベースにおける信号
Ｓ０，Ｓ１およびＳ３にかかわらず遮断状態とな
る。しかし、この状態においては、トランジスタ
対８，１１および１０，１３のエミツタ相互接続
点が高オーム抵抗レベルにある為、トランジスタ
８，１１および１０，１３のベース―エミツタ―
ベースに亘る寄生容量結合により許容しえないか
許容しえるいずれかのクロストークを生ぜしめる
おそれがある。
図示のスイツチング回路は、白の最大ピーク値
を有する信号Ｓ１，Ｓ２およびＳ３を得る為の信
号クランプ兼振幅制限回路５，６および７を具え
ている。しかし、白の最大ピーク値が既に固定さ
れている信号Ｓ１′，Ｓ２′およびＳ３′が供給さ
れる場合には、回路５，６および７は省略するこ
とができる。更に、図示のnpnトランジスタ８〜
１６の代りにpnpトランジスタを用い、これらの
pnpトランジスタに適合した電源電圧を用いる場
合には、0Vの黒レベルを信号Ｓ０，Ｓ１，Ｓ２
およびＳ３における最大値として取出され、この
場合−1V或いはこれ以上負の電圧を電流源トラ
ンジスタに供給する必要がある。
上述したところから明らかなように、切換えス
イツチ２２および２４が図示の位置にある場合に
は、トランジスタ８，１０，１１および１３は切
換えスイツチ２６の位置にかかわらず電流を流す
ことができない。−1Vの電圧を切換えスイツチ２
３を経てトランジスタ１５のベースに印加するこ
とにより、このトランジスタ１５は電流Ｉ２＋Ｉ
０を流す電流源として導通する。例えば0Vの電
圧がトランジスタ９および１２のベースに存在す
る場合に、トランジスタ９のコレクタ電流Ｉ２が
抵抗２１を流れる電流Ｉ０にほぼ等しいものとす
る（ただしトランジスタのベース電流は無視する
ものとする）。次にトランジスタ９のベースに生
じる正の電圧に応答して一層大きな電流Ｉ２が生
じ、電流Ｉ０はこの電流Ｉ２の増大分だけ減少す
る。従つてトランジスタ２０のベースにおける電
圧が一層正となることにより、このトランジスタ
２０を一層通過させ、出力端子４における信号Ｓ
０の電圧を増大させる。この電圧がトランジスタ
１２のベースに供給されるのに応答して、信号Ｓ
２に存在する電圧とほぼ同じ電圧が信号Ｓ０中に
現われるまで出力端子４における電圧が増大し続
ける。従つて、スイツチング装置９，１２，１
５，１８がスイツチ・オン状態にある場合には、
信号Ｓ０は信号Ｓ２にほぼ等しくなること明らか
である。
図示のスイツチング回路を実際に構成する場
合、集積回路TCA２４０の半分を各スイツチン
グ装置（例えば８，１１，１４，１７）の３つの
トランジスタ（例えば８，１１および１４）に対
し用いることができる。この場合、抵抗１７，１
８，１９等の抵抗値は2700オームとし、抵抗２１
の抵抗値は6800オームとすることができる。この
構成で、切換えスイツチ２６が図示の位置にある
場合には、クロストークの減衰量は10MHzで
60dBよりも多くなる。
【図面の簡単な説明】
図面は本発明のスイツチング回路の一例を示す
回路図である。 １，２，３…入力端子、４…出力端子、５，
６，７…信号クランプ兼振幅制限回路。

Claims (1)

  1. 【特許請求の範囲】 １ 複数個の入力チヤネルと１個の出力チヤネル
    とを有するスイツチング回路であつて、前記の出
    力チヤネルと各入力チヤネルとの間に関連するス
    イツチング装置が設けられ、各スイツチング装置
    はエミツタ結合された一対のトランジスタを有
    し、このトランジスタ対のエミツタ導線中にはト
    ランジスタ化した切換自在の電流源が設けられ、
    各トランジスタ対の第１および第２トランジスタ
    のベースは関連する入力チヤネルおよび前記の出
    力チヤネルにそれぞれ接続され、前記の出力チヤ
    ネルは、エミツタが前記の出力チヤネルの出力端
    子に接続されベースが前記のスイツチング装置に
    おける前記の第２トランジスタの相互接続コレク
    タに接続されたトランジスタを有し、前記の第２
    トランジスタの相互接続コレクタは抵抗を経て電
    圧発生端子に接続し、該電圧発生端子は前記のス
    イツチング装置における前記の第１トランジスタ
    の相互接続コレクタにも接続され、前記のスイツ
    チング回路が更に選択スイツチを具え、該選択ス
    イツチによりいかなる時にもトランジスタ化され
    た前記の電流源のうちの１個のみを、電流を流す
    状態に切換えうるようにしたスイツチング回路に
    おいて、トランジスタ化された切換え自在の電流
    源として配置された前記のトランジスタのベース
    を前記の選択スイツチを経て、前記のトランジス
    タ化された電流源を飽和状態に駆動しうるも前記
    スイツチング装置における前記の第１および第２
    トランジスタのベースに存在する信号電圧がこれ
    ら第１および第２トランジスタを常に遮断する為
    に前記のトランジスタ化された電流源が電流を流
    しえないようにする値を有する直流電圧を生じる
    端子に接続しうるようにしたことを特徴とするス
    イツチング回路。 ２ 特許請求の範囲１記載のスイツチング回路に
    おいて、前記の選択スイツチが切換えスイツチを
    具え、該切換えスイツチにより他の切換えスイツ
    チの選択接点の１つに異なる電源電圧を印加しう
    るようにし、前記の他の切換えスイツチのマスタ
    接点を切換え自在の前記の電流源に接続したこと
    を特徴とするスイツチング回路。
JP1676880A 1979-02-16 1980-02-15 Switching circuit Granted JPS55112036A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7901270,A NL186789C (nl) 1979-02-16 1979-02-16 Schakelcircuit uitgevoerd met meerdere ingangskanalen en een uitgangskanaal.

Publications (2)

Publication Number Publication Date
JPS55112036A JPS55112036A (en) 1980-08-29
JPH0123009B2 true JPH0123009B2 (ja) 1989-04-28

Family

ID=19832649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1676880A Granted JPS55112036A (en) 1979-02-16 1980-02-15 Switching circuit

Country Status (10)

Country Link
US (1) US4349750A (ja)
JP (1) JPS55112036A (ja)
AU (1) AU5551580A (ja)
CA (1) CA1135799A (ja)
DE (1) DE3003792A1 (ja)
ES (1) ES488567A0 (ja)
FR (1) FR2449368B1 (ja)
GB (1) GB2046546B (ja)
IT (1) IT1128224B (ja)
NL (1) NL186789C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402008A (en) * 1981-08-27 1983-08-30 Bell Telephone Laboratories, Incorporated Wideband switching architecture
US4403246A (en) * 1981-11-13 1983-09-06 Rca Corporation Vertical detail enhancement on/off switch
DE3215518C1 (de) * 1982-04-26 1983-08-11 Siemens AG, 1000 Berlin und 8000 München Verknuepfungsglied mit einem Emitterfolger als Eingangsschaltung
DE3222607A1 (de) * 1982-06-16 1983-12-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden
USRE33331E (en) * 1982-07-29 1990-09-11 Irvine Sensors Corporation Multiplexer circuitry for high density analog signals
US4490626A (en) * 1982-07-29 1984-12-25 Irvine Sensors Corporation Multiplexer circuitry for high density analog signals
JPS5961046A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 集積回路装置
US4591740A (en) * 1983-02-28 1986-05-27 Burr-Brown Corporation Multiple input port circuit having temperature zero voltage offset bias means
US4535360A (en) * 1983-09-27 1985-08-13 At&T Bell Laboratories Low power wideband switching array element
US4578594A (en) * 1984-01-25 1986-03-25 Fairchild Camera & Instrument Corporation Circuit and method for split bias enable/inhibit memory operation
US4745478A (en) * 1985-08-01 1988-05-17 Nintendo Co., Ltd. RF switch
US4686392A (en) * 1985-10-30 1987-08-11 International Business Machines Corporation Multi-functional differential cascode voltage switch logic
US4779270A (en) * 1987-04-15 1988-10-18 International Business Machines Corporation Apparatus for reducing and maintaining constant overshoot in a high speed driver
US4932027A (en) * 1988-03-22 1990-06-05 Texas Instruments Incorporated Single-level multiplexer
US4963767A (en) * 1988-08-25 1990-10-16 National Semiconductor Corporation Two-level ECL multiplexer without emitter dotting
US4993404A (en) * 1989-06-26 1991-02-19 Lane Timothy G Fluoroscopy switching device
US5127394A (en) * 1989-06-26 1992-07-07 Tilane Corporation Fluoroscopy switching device
US5089718A (en) * 1990-02-26 1992-02-18 U.S. Philips Corp. Dynamic current divider circuit with current memory
DE59207510D1 (de) * 1991-04-30 1996-12-19 Siemens Ag Schaltungsanordnung zum Schalten von Analogsignalen auf eine Ausgangsklemme
DE4114201C1 (en) * 1991-04-30 1992-10-01 Siemens Ag, 8000 Muenchen, De Satellite transmitted wideband analogue video signal switch - has base terminal connected with output terminal and through current source to positive potential
KR930008655B1 (ko) * 1991-07-02 1993-09-11 삼성전자 주식회사 누화방지 스위치회로
US6368269B1 (en) 1993-05-20 2002-04-09 Tilane Corporation Apparatus for concurrent actuation of multiple foot pedal operated switches
US5600278A (en) * 1995-02-03 1997-02-04 Hewlett-Packard Company Programmable instrumentation amplifier
US5594378A (en) * 1995-04-13 1997-01-14 Kruse; Neils A. Fast high voltage modulator circuit
US5686974A (en) * 1995-06-21 1997-11-11 Sony Corporation Method of and apparatus for providing a high speed video switch
US6504419B1 (en) 2001-03-28 2003-01-07 Texas Instruments Incorporated High-speed closed loop switch and method for video and communications signals
EP3681048B1 (en) * 2019-01-11 2021-10-13 Vestel Elektronik Sanayi ve Ticaret A.S. Method, device, and computer program product for mitigating inter-cable crosstalk

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617916A (en) * 1969-07-24 1971-11-02 Beckman Instruments Inc Commutated buffer amplifier
US3638131A (en) * 1969-09-29 1972-01-25 Nat Semiconductor Corp Multiplexing circuit with stage isolation means
US3783307A (en) * 1972-01-03 1974-01-01 Trw Inc Analog transmission gate
NL161939C (nl) * 1972-09-09 1980-03-17 Philips Nv Schakelinrichting voor een televisie- of radio- ontvangapparaat voor het doorschakelen van de afstemspanning.
DE2506034C3 (de) * 1975-02-13 1978-08-03 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum elektronischen Durchschalten einer Wechselspannung

Also Published As

Publication number Publication date
NL186789C (nl) 1991-02-18
NL186789B (nl) 1990-09-17
US4349750A (en) 1982-09-14
IT8067213A0 (it) 1980-02-13
ES8102437A1 (es) 1980-12-16
NL7901270A (nl) 1980-08-19
IT1128224B (it) 1986-05-28
FR2449368B1 (fr) 1985-10-18
DE3003792C2 (ja) 1988-07-21
GB2046546B (en) 1983-02-23
ES488567A0 (es) 1980-12-16
GB2046546A (en) 1980-11-12
JPS55112036A (en) 1980-08-29
DE3003792A1 (de) 1980-12-11
CA1135799A (en) 1982-11-16
FR2449368A1 (fr) 1980-09-12
AU5551580A (en) 1980-08-21

Similar Documents

Publication Publication Date Title
US4349750A (en) Switching circuit comprising a plurality of input channels and an output channel
JPH0329207B2 (ja)
JPS5910031A (ja) スイツチ回路
US3927333A (en) Electronic circuit comprising complementary symmetrical transistors
JP2858270B2 (ja) Ｅｃｌ／ｃｍｌ擬似レール回路、カットオフドライバ回路及びラッチ回路
JPS59117343A (ja) １ゲ−ト遅延を有する出力マルチプレクサ
US5075566A (en) Bipolar emitter-coupled logic multiplexer
JPH0329513A (ja) ラインドライバ
US3585407A (en) A complementary transistor switch using a zener diode
EP1057263B1 (en) High speed pin driver integrated circuit architecture for commercial automatic test equipment applications
JPS6047787B2 (ja) 集積回路化同期再生回路
US4721867A (en) High speed logic gate with simulated open collector output
USRE27804E (en) Transistor-transistor logic circuits having improved voltage transfer characteristics
JPS6145884B2 (ja)
JPS5914828B2 (ja) デコ−ダ回路
US4841171A (en) High speed comparator circuit with single supply voltage
JPH0422313Y2 (ja)
JP3039174B2 (ja) スイッチ回路
JPS605663Y2 (ja) 映像信号切替器
JP2553676B2 (ja) クランプ回路
CA2170666A1 (en) Complementary multiplexer with low disabled-output capacitance, and method
JP3144133B2 (ja) Ｔｔｌ出力回路
JP2582021Y2 (ja) 負荷制御装置
JP2591320B2 (ja) 半導体集積回路
JPH0633713Y2 (ja) アナログ・スイッチ回路