JPH01230134A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01230134A
JPH01230134A JP5502988A JP5502988A JPH01230134A JP H01230134 A JPH01230134 A JP H01230134A JP 5502988 A JP5502988 A JP 5502988A JP 5502988 A JP5502988 A JP 5502988A JP H01230134 A JPH01230134 A JP H01230134A
Authority
JP
Japan
Prior art keywords
page
storage device
tasks
counter
secondary storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5502988A
Other languages
English (en)
Inventor
Kazuo Kumagai
和男 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5502988A priority Critical patent/JPH01230134A/ja
Publication of JPH01230134A publication Critical patent/JPH01230134A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数のタスクを同時に処理することのできる
情報処理装置に関する。
(従来の技術) 近年、情報処理装置の効率的な稼動のため、これに複数
の端末装置を接続してそれらを集中管理し、システム資
源を共有させるという形態が広く採用されている。
なおシステム資源というのは、情報処理装置内で処理が
実行されるとき、必要とされるマイクロプロセッサや主
記憶装置などのことをいう。
第2図に、このような情報処理装置とこれに接続された
端末装置の構成図を示す。
図において、この情報処理装置は、システムコンソール
1と、マイクロプロセッサ2と、主記憶装置3と、記憶
装置4と、フロッピーディスク5と、プリンタ6とから
構成されている。また、その入出力端子7には、複数の
端末装置8が接続されている。
システムコンソール1は、キーボードやデイスプレィ等
から構成され、オペレータが情報処理装置の操作を行な
うために使用する装置である。マイクロプロセッサ2は
、情報処理装置を制御管理する回路である。主記憶装置
3は、演算用のプログラムやデータをローディングする
ランダム・アクセス・メモリ(RA M )等から構成
される回路である。二次記憶装置4は、各種の情報を格
納して保存する、ハードディスク等から構成される装置
である。フロッピーディスク5は、外部記憶装置である
。プリンタ6は、各種情報を印字する装置である。
さて、このようなシステム構成において、所定のタスク
(特定のプログラムを使用した)が実行される場合、ま
ず、二次記憶装置4から演算用のプログラムが読み出さ
れ、主記憶装置3にローディングされる。さらに、演算
に必要なデータも同様の手順で主記憶装置3にローディ
ングされる。しかし主記憶装置3の格納容量には限界が
あるので、その不足分を二次記憶装置4により補う方式
がある。具体的には、例えばデマンドベージング方式の
仮想記憶システムという方式が知られている。
この方式は、主記憶装置3に必要最小限のプログラムを
ローディングし、必要が生じた場合に逐次二次記憶装置
4からプログラムやデータを主記憶装置3に転送する一
方、必要とされないプログラムやデータは、主記憶装置
3から二次記憶装置4に転送するようにしている。
この方式では、はぼ無制限に与えられた論理的な記憶装
置上にプログラムを組み、この論理的な記憶空間に仮想
アドレスを付す一方、主記憶装置3には実アドレスを付
す。
プログラムを一定サイズのページ(通常4キロバイト程
度)に分割し、主記憶装置3への割り付けをページ単位
に行なう。この場合、仮想アドレスと実アドレス相互の
アドレス変換はページテーブルを用いて行なわれる。ペ
ージが主記憶装置3に存在しない場合、ページフォルト
の割り込みが発生し、制御プログラムにより対応するペ
ージが二次記憶装置4から主記憶装置3にローディング
される。
演算処理中に主記憶装置3の容量が不足すれば、例えば
ページ単位で二次記憶装置4に転送される。この場合そ
のページは、演算処理によりローディング当初とその内
容が書換えられていることがあるが、支障のない限り二
次記憶装置4の元のページに転送され、それ以外の場合
、二次記憶装置4の別の空きページに転送される。
(発明が解決すべき課題) さてデマンドページング方式を採用する場合、第2図に
示したマイクロプロセッサ2には、アドレス変換装置が
設けられる。
第3図に、そのアドレス変換装置のブロック図を示す。
図において、このアドレス変換装置は、先に説明したペ
ージテーブル10と、ビットマツプ11と、管理テーブ
ル12とから構成されている。
ビットマツプ11は、二次記憶装置4のページがプログ
ラムやデータの有効な情報を格納しているのか否かを示
すフラグを格納する格納部である。このフラグは、二次
記憶装置4の1ページごとに1ビツト用意される。例え
ば、ページに情報が格納されていたならば“1”、格納
されていなければ“0”となる。これによって二次記憶
装置4の空きページを認識できる。
管理テーブル12は、二次記憶装置4の同一ページが複
数のタスクに共用されている場合に、その都度作成され
るもので、そのページに格納された情報を参照するタス
クの数を表示している。
例えば二次記憶装置4の特定のページを2つのタスクが
参照していれば“2”を格納し、3つのタスクが参照し
ていれば“3”を格納する。ページ番号12aには、二
次記憶装置4のページ番号を格納し、共用タスク数12
bには、このページを参照する共用タスク数が格納され
る。
複数のタスクにより二次記憶装置4の同一ページが共用
される場合としては、例えばタスクの分岐処理(フォー
ク処理)がある。フォーク処理は通常、ユーザプログラ
ムが制御プログラムへ処理を依頼する(システムコンソ
ールを発行する)形で行なわれる。
この場合、まず第1のタスクが生成されるとき、ページ
テーブル10が作成される。第1のタスクが起動すると
、このページテーブル10を参照して、二次記憶装置4
から主記憶装置3ヘブロダラムをローディングする。そ
の後、第1のタスクがフォーク処理を制御プログラムに
依頼すると、制御プログラムは、第1のタスクのページ
テーブル10を複製して、第2のタスク専用のページテ
ーブルを作成する。第1のタスクのページのうち、主記
憶装置3にローディングされているものは、第2のタス
クにも新たな主記憶装置3を割り当てて、その内容を複
製するが、第1のタスクで二次記憶装置4にあるページ
は、第1のタスクと第2のタスクの2つのページテーブ
ルが同一のページ(ページ番号1)を参照することにな
る。そこで、第3図に示した管理テーブル12を作成し
、二次記憶装置4の該当するページと共有するタスク数
(ここでは“2”)と対応付ける。
こうして第1と第2のタスクの並行処理が開始される。
第1または第2のタスクが共用するページを参照したと
き、参照したタスクに主記憶装置3が割り当てられ、二
次記憶装置4から主記憶装置3にローディングが行なわ
れる。同時に共有タスク数は1ダウンされ、この時点で
初めてフォーク処理の目的であるページの複製が行なわ
れたことになる。
さて、第1または第2のタスクが再びフォーク−処理を
行なう場合には、管理テーブル12の共用タスク数が変
更される。また、同一ページを共用するタスクの処理が
終了した場合には、該当部分の管理テーブル12は削除
される。
このようにフォーク処理等で二次記憶装置4を共用する
場合には、新たなページテーブル10の確保、・管理テ
ーブル12の作成変更、さらにこれらのタスク処理が終
了した場合に、不必要なページテーブル10の削除や、
ビットマツプ11や管理テーブル12のデータ変更等を
行なわなければならなかった。
また、その処理は複雑になり、その都度マイクロプロセ
ッサ2によって処理を行なうためタスク処理のための時
間が奪われてしまう。これにより装置の処理速度が遅く
なり、迅速なタスク処理を妨げられる場合が生じていた
。
本発明は以上の点に着目してなされたもので、複数のタ
スクが二次記憶装置4の同一ページを共用する場合の処
理を簡便にし、その高速化を図った情報処理装置を提供
することを目的とするものである。
(課題を解決するための手段) 本発明の情報処理装置は、複数のタスクを並行処理し、
前記タスクが、記憶装置に記憶された情報を共用するも
のにおいて、前記記憶装置は、複数のページに区画され
、全ての前記ページに対応させて、それぞれカウンタが
設けられ、これらカウンタは、同一ページに記憶された
情報を同時に共用するタスク数を表示することを特徴と
するものである。
(作用) 以上の装置は、二次記憶装置の各ページごとにカウンタ
を設け、このカウンタによりそのページの使用状況とそ
のページを参照しているタスク数を表示するようにして
いる。このカウンタの値を操作するだけで、容易に二次
記憶装置の管理な行なうことができる。
(実施例) 第1図は、本発明の情報処理装置の実施例を示すブロッ
ク図である。
図は、第2図において説明した情報処理装置の要部を抜
き出したブロック図である。
図において、第3図において説明した従来の情報処理装
置と比べて、マイクロプロセッサ2の部分に特徴がある
。また、システムコンソール1、主記憶装置3、フロッ
ピーディスク5、プリンタ6等の第2図で説明した部分
と重複するブロックの説明は適宜省略する。
さて、第1図において、マイクロプロセッサ2は、アド
レス変換装置20を備えている。このアドレス変換装置
20は、ページテーブル21と、カウンタ22とから構
成されている。
主記憶装置3と記憶装置4は、その記憶空間が複数のペ
ージ単位に区画された構成になっている。
ページテーブル21は、第3図において説明したものと
同様の構成である。
カウンタ22は、ページ番号表示部22aと、共用デー
タ格納部22bとから構成されている。
ページ番号表示部22aは、二次記憶装置4に設けられ
た1〜n迄のページに一体一に対応するように1〜n迄
設けられている。共用データ格納部22bは、例えば1
バイト構成のデータで、二次記憶装置4の各ページの状
態を示すよう構成されている。
このカウンタ22は、第3図において説明したビットマ
ツプ11と管理テーブル12の役割を果たしている。即
ち、共用データ格納部22bの値が°°0”ならば、そ
の該当する二次記憶装置4のページにはプログラムやデ
ータ等の情報は格納されていないことを示す。また、値
が“O”以外ならば、そのページにはプログラムやデー
タ等の有効な情報が格納されていることを示す。さらに
、その値が°゛1”ならば該当する二次記憶装置4のペ
ージを参照しているタスクは1つであることを示し、“
2”ならばタスクは2つ、“3゛ならばタスクは3つで
あることを示している。
さて第4図を用いながら、第1図に示した本発明の装置
の動作を説明する。
図は、第1のタスクがフォーク処理を行なう場合と、第
1または第2のタスクが共用するページを主記憶装置3
にローディング後、二次記憶装置4に向けて情報の書出
しを行なう場合のフローチャートである。
まず初めに、第1のタスクが生成されるとき、制御プロ
グラムがページテーブルを作成する。そしてこのページ
テーブルを参照して二次記憶装置4から主記憶装置3ヘ
プログラムをローディングする。そして、プログラムの
記憶されていたページに該当するカウンタ22の共用デ
ータ格納部22bに共用データ“1”を設定する。これ
により第1のタスク処理が開始される。
さて、第1のタスクがフォーク処理を依頼すると、制御
プログラムは、既に作成された第1のタスク処理用のペ
ージテーブルをコピーして、専用のページテーブルを作
成する(ステップSl)。
次に、先に共用データ“1”を設定したカウンタ22を
認識する(ステップS2)。第1のタスクでページが二
次記憶装置4にあるものについて、このカウンタ22の
共用データ格納部22bの値を1増やす(ステップS3
)。これで共用データ格納部22には共用データ“2″
が設定されることになる。
これにより、二次記憶装置4のページを2つのタスクが
参照していることを認識することができる。
2つのタスクで共用しているプログラムやデータの内容
が変更されない限り、いつまでも二次記憶装置4は共用
されたままとなる。さて、一方のタスクで内容が変更さ
れたとき、そのページは二次記憶装置4への書出し対象
となる。書出し処理は、制御プログラムが一定周期で行
なっているが、その書出し処理が起動すると、まず、カ
ウンタ22の該当する共用データ格納部22bを1減ら
す(ステップS4)。よってこの場合、共用データ格納
部22bの値は1になる。書出し処理は、−括して書出
した方が効率が良いため、−度、二次記憶装置4を開放
して再度書出し範囲分の二次記憶装置4を連続して確保
する(ステップS5)。共用データ格納部22bの減算
は、二次記憶装置4の開放を意味するものであり、共用
していない場合は減算結果が“O”となりまさに開放さ
れる。但し、共用している場合は、前述のとおり共用デ
ータ格納部22bが“1”であるので、該当する二次記
憶装置4はまだ開放されない。これにより、書出し対象
以外のタスクのプログラムやデータの内容は保証される
。書出し処理により主記憶装置3から、そのプログラム
やデータ等を新たに割り当てた二次記憶装置4に書き出
す(ステップS6)。
以上の流れにより、フォーク処理以降続いた二次記憶装
置4の共用は終了する。
(発明の効果) 以上の構成の本発明の情報処理装置は、複数のタスクを
並行処理する場合、その主記憶装置3の内容が変更され
ない限り二次記憶装置の同一のページを共有し、また新
たな書込みを行なう必要がなく効率的な二次記憶装置の
利用ができる。また、カウンタが、二次記憶装置の各ペ
ージを共用しているタスク数とその使用状況との両方を
同時に示す構成となっているため、共用情報を示すため
の新たなテーブル作成作業やその格納場所の確保等の必
要がなく、処理速度が向上する。
【図面の簡単な説明】 第1図は本発明の情報処理装置のブロック図、第2図は
情報処理装置と端末装置の構成図、第3図は従来の情報
処理装置のアドレス変換装置のブロック図、第4図は本
発明の情報処理装置の動作を示すフローチャートである
。 2・・・マイクロプロセッサ、3・・・主記憶装置、4
・・・二次記憶装置、2o・・・アドレス変換装置、2
1・・・ページテーブル、22・・・カウンタ。 特許出願人 沖電気工業株式会社 未発明の情報処理装!Qブロンタ図 第1図 端末笑! 情ぢし$哩)1旨と塙末装mf)構成図第2図 従来のアトルス変換装置Oプロー/7困第3図

Claims (1)

  1. 【特許請求の範囲】 複数のタスクを並行処理し、前記タスクが、記憶装置に
    記憶された情報を共用するものにおいて、 前記記憶装置は、複数のページに区画され、全ての前記
    ページに対応させて、それぞれカウンタが設けられ、 これらカウンタは、 同一ページに記憶された情報を同時に共用するタスク数
    を表示することを特徴とする情報処理装置。
JP5502988A 1988-03-10 1988-03-10 情報処理装置 Pending JPH01230134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5502988A JPH01230134A (ja) 1988-03-10 1988-03-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5502988A JPH01230134A (ja) 1988-03-10 1988-03-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPH01230134A true JPH01230134A (ja) 1989-09-13

Family

ID=12987242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5502988A Pending JPH01230134A (ja) 1988-03-10 1988-03-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPH01230134A (ja)

Similar Documents

Publication Publication Date Title
US3924245A (en) Stack mechanism for a data processor
JP4156033B2 (ja) 連続するメモリのバッファを獲得し、ページテーブルを構築する方法
JPS6027964A (ja) メモリアクセス制御回路
JPH07175698A (ja) ファイルシステム
EP0439920B1 (en) System and method for memory management in a microcomputer
US3778776A (en) Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability
JPH0329041A (ja) 分散ページング制御方式
JPH0869399A (ja) ファイル管理装置
JPS61109160A (ja) システム間共用ボリユ−ムの領域管理制御方式
JPH04223537A (ja) イメージファイルの格納方式
JPH04242847A (ja) セグメントのロールイン/ロールアウト方式
JPH01309118A (ja) ファイル・装置管理方式
JPS62107364A (ja) コンピュータシステムにおけるノード間のアクセス方法
JPS62241050A (ja) 計算機システムのメモリ管理方式
JPH08249225A (ja) メモリ管理装置
JPH07509087A (ja) 相異なるアクセス特性を有する少なくとも2つのロジックメモリ領域に細分化されたフリーなコンピュータメモリのダイナミック管理方法
JPH03127143A (ja) 画像処理装置
JPH04107640A (ja) 計算機システム
JPH02193231A (ja) ファイルスペース空き領域管理方式
JPH01321532A (ja) システム共用空間のメモリ切出し管理方式
JPH0436422B2 (ja)
JPH0232437A (ja) 共有メモリ管理方式
JPS63214806A (ja) プログラマブル・コントロ−ラ
JPH03129543A (ja) 主記憶装置管理方式
JPH0314073A (ja) ベクトル処理方式