JPH0123016B2 - - Google Patents
Info
- Publication number
- JPH0123016B2 JPH0123016B2 JP56145461A JP14546181A JPH0123016B2 JP H0123016 B2 JPH0123016 B2 JP H0123016B2 JP 56145461 A JP56145461 A JP 56145461A JP 14546181 A JP14546181 A JP 14546181A JP H0123016 B2 JPH0123016 B2 JP H0123016B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- signal
- original signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
本発明は、SC（Service and Comtrol）ビツト
重畳方式に関し、特に光通信システム等に用いら
れるmBnB符号にSCビツトを重畳する方式に関
する。
重畳方式に関し、特に光通信システム等に用いら
れるmBnB符号にSCビツトを重畳する方式に関
する。
mBnB符号（ｍ，ｎは整数、ｍｎ）は原符号
となるPCM符号等の２値符号をｍビツト毎に区
切り、そのｍビツトの２値符号をｎビツトの２値
符号に変換した符号であり、原信号のマーク率に
関係なく変換された信号すなわち伝送路信号のマ
ーク率を1/2等の一定値にすることが可能である
ため、最近、特に光通信システムの伝送路符号と
して注目されている。例えば、3B4B符号におい
ては第１図ａに示すように、３ビツトの原２値符
号（3B）を対応する４ビツトの２値符号（4B）
に変換する。例えば原符号000，001等はそれぞれ
0011，0101等に変換される。但し、第１図ａの例
では、原符号110および111はそれぞれ２組の４ビ
ツト符号に対応づけられている。これは前記の原
符号000ないし101に対応づけられた４ビツト符号
は同数の「０」と「１」から構成され、デイスパ
リテイ（「０」と「１」の数の差、disparity）ｄ
が０であるのに対し、これらの原符号110および
111に対応づけられた４ビツト符号においては
「０」と「１」の数が異なるため互にデイスパリ
テイの異なる符号に交互に変換することによつて
3B4B符号のマーク率が1/2になるようにするた
めである。すなわち、これらの原符号110および
111はそれぞれデイスパリテイが−２の符号0100
および0010あるいはデイスパリテイが＋２の符号
1011および1101に交互に変換される。したがつ
て、第１図ａの例においては３ビツトの原符号は
互にデイスパリテイの異なる（ｄ＝０，−２，＋
２）符号に変換されるが、第１図ｂの状態遷移図
に示されるように、状態＋１を変換された符号中
の「１」の数が「０」の数より多い状態すなわち
マーク率が1/2以上の状態とし、状態−１を変換
された符号中の「１」の数が「０」の数より少な
い状態すなわちマーク率が1/2以下の状態とすれ
ば、デイスパリテイｄ＝０の符号に変換する場合
はいずれの状態（＋１または−１）にあつても状
態遷移はないが、デイスパリテイが０でない符号
に変換する場合はその時の状態に応じてデイスパ
リテイが選択される。すなわち、状態＋１の場合
はデイスパリテイｄ＝−２の符号に変換された以
後状態−１に遷移し、状態−１の場合はデイスパ
リテイｄ＝＋２の符号に変換され以後状態＋１に
遷移する。このような符号変換によつて伝送路符
号のマーク率をほぼ1/2にすることができる。
となるPCM符号等の２値符号をｍビツト毎に区
切り、そのｍビツトの２値符号をｎビツトの２値
符号に変換した符号であり、原信号のマーク率に
関係なく変換された信号すなわち伝送路信号のマ
ーク率を1/2等の一定値にすることが可能である
ため、最近、特に光通信システムの伝送路符号と
して注目されている。例えば、3B4B符号におい
ては第１図ａに示すように、３ビツトの原２値符
号（3B）を対応する４ビツトの２値符号（4B）
に変換する。例えば原符号000，001等はそれぞれ
0011，0101等に変換される。但し、第１図ａの例
では、原符号110および111はそれぞれ２組の４ビ
ツト符号に対応づけられている。これは前記の原
符号000ないし101に対応づけられた４ビツト符号
は同数の「０」と「１」から構成され、デイスパ
リテイ（「０」と「１」の数の差、disparity）ｄ
が０であるのに対し、これらの原符号110および
111に対応づけられた４ビツト符号においては
「０」と「１」の数が異なるため互にデイスパリ
テイの異なる符号に交互に変換することによつて
3B4B符号のマーク率が1/2になるようにするた
めである。すなわち、これらの原符号110および
111はそれぞれデイスパリテイが−２の符号0100
および0010あるいはデイスパリテイが＋２の符号
1011および1101に交互に変換される。したがつ
て、第１図ａの例においては３ビツトの原符号は
互にデイスパリテイの異なる（ｄ＝０，−２，＋
２）符号に変換されるが、第１図ｂの状態遷移図
に示されるように、状態＋１を変換された符号中
の「１」の数が「０」の数より多い状態すなわち
マーク率が1/2以上の状態とし、状態−１を変換
された符号中の「１」の数が「０」の数より少な
い状態すなわちマーク率が1/2以下の状態とすれ
ば、デイスパリテイｄ＝０の符号に変換する場合
はいずれの状態（＋１または−１）にあつても状
態遷移はないが、デイスパリテイが０でない符号
に変換する場合はその時の状態に応じてデイスパ
リテイが選択される。すなわち、状態＋１の場合
はデイスパリテイｄ＝−２の符号に変換された以
後状態−１に遷移し、状態−１の場合はデイスパ
リテイｄ＝＋２の符号に変換され以後状態＋１に
遷移する。このような符号変換によつて伝送路符
号のマーク率をほぼ1/2にすることができる。
ところで、光通信システム等においては各中継
器の制御信号または音声信号等がSCビツトとし
て伝送データ信号に重畳して送信される。従来、
mBnB符号にSCビツトを重畳する方式としては、
第２図に示すように、原符号をそれぞれｍビツト
からなるワード１，２，３…に区切るとともに複
数ワード（同図においては６ワード）毎に区切つ
てフレームＦを構成し、１フレーム中の特定ワー
ドにフレーム同期用のフレームビツトFBを挿入
するとともに必要に応じて特定ワード中にSCビ
ツトを挿入するものが考えられている。この場
合、原符号の各ｍビツトのワードはｎビツトの対
応符号に変換されて伝送路符号が構成されるが、
フレームビツトFBおよびSCビツトSCBが挿入さ
れたワードはｍビツトの原符号がそのまま用いら
れる。第２図においては原符号のワード２，３，
５，６，…はｎビツトの対応符号に変換されたワ
ード2′，3′，5′，6′，…等とされているが、原符
号のワード１，４，７，…はそのまま用いられて
いる。
器の制御信号または音声信号等がSCビツトとし
て伝送データ信号に重畳して送信される。従来、
mBnB符号にSCビツトを重畳する方式としては、
第２図に示すように、原符号をそれぞれｍビツト
からなるワード１，２，３…に区切るとともに複
数ワード（同図においては６ワード）毎に区切つ
てフレームＦを構成し、１フレーム中の特定ワー
ドにフレーム同期用のフレームビツトFBを挿入
するとともに必要に応じて特定ワード中にSCビ
ツトを挿入するものが考えられている。この場
合、原符号の各ｍビツトのワードはｎビツトの対
応符号に変換されて伝送路符号が構成されるが、
フレームビツトFBおよびSCビツトSCBが挿入さ
れたワードはｍビツトの原符号がそのまま用いら
れる。第２図においては原符号のワード２，３，
５，６，…はｎビツトの対応符号に変換されたワ
ード2′，3′，5′，6′，…等とされているが、原符
号のワード１，４，７，…はそのまま用いられて
いる。
しかしながら、前記従来例においては、各フレ
ーム中に符号変換を行なわないワードが存在する
ため特に１フレームのワード数が少ない場合にマ
ーク率変動が著しくなりmBnB符号の利点が充分
に活用できなくなるという不都合があつた。
ーム中に符号変換を行なわないワードが存在する
ため特に１フレームのワード数が少ない場合にマ
ーク率変動が著しくなりmBnB符号の利点が充分
に活用できなくなるという不都合があつた。
本発明の目的は、前述の従来例における問題点
にかんがみ、SCビツト重畳方式において、フレ
ームビツトを挿入したワードおよびSCビツトを
挿入したワードではｍビツトの原信号とｍビツト
の原信号を反転した信号とを交互に用いるという
構想にもとづき、簡単なハードウエアの使用で
mBnB符号の特長を生かしつつ適確にSCビツト
の重畳ができるようにすることにある。
にかんがみ、SCビツト重畳方式において、フレ
ームビツトを挿入したワードおよびSCビツトを
挿入したワードではｍビツトの原信号とｍビツト
の原信号を反転した信号とを交互に用いるという
構想にもとづき、簡単なハードウエアの使用で
mBnB符号の特長を生かしつつ適確にSCビツト
の重畳ができるようにすることにある。
本発明は、伝送路符号としてmBnB符号を用い
た通信システムにおけるSCビツト重畳方式にお
いて、ｍビツトの原信号の符号変換を、フレーム
ビツトを挿入したワードおよびSCビツトを挿入
したワードでは一定周期でｍビツトの原信号ある
いはｍビツトの原信号の各ビツトを反転した信号
を用い、その他のワードではｍビツトの原信号に
対応するｎビツトのmBnB符号に変換することを
特徴とする。
た通信システムにおけるSCビツト重畳方式にお
いて、ｍビツトの原信号の符号変換を、フレーム
ビツトを挿入したワードおよびSCビツトを挿入
したワードでは一定周期でｍビツトの原信号ある
いはｍビツトの原信号の各ビツトを反転した信号
を用い、その他のワードではｍビツトの原信号に
対応するｎビツトのmBnB符号に変換することを
特徴とする。
以下図面により本発明の実施例を説明する。本
発明においては、第３図ａに示すように、フレー
ムビツトFBを挿入したワードではｍビツトの原
信号mBをそのまま用い、SCビツトSCBを挿入し
たワードではｍビツトの原信号の反転信号を
用いるか、あるいは、第３図ｂに示すようにフレ
ームビツトFBを挿入したワードではｍビツトの
原信号の反転信号を用い、SCビツトSCBを挿
入したワードではｍビツトの原信号mBをそのま
ま用いる。フレームビツトFBを挿入したワード
およびSCビツトSCBを挿入したワード以外のワ
ードでは従来通り各ｍビツトの原信号に対応する
ｎビツトの２値符号nBすなわちmBnB符号に変
換される。
発明においては、第３図ａに示すように、フレー
ムビツトFBを挿入したワードではｍビツトの原
信号mBをそのまま用い、SCビツトSCBを挿入し
たワードではｍビツトの原信号の反転信号を
用いるか、あるいは、第３図ｂに示すようにフレ
ームビツトFBを挿入したワードではｍビツトの
原信号の反転信号を用い、SCビツトSCBを挿
入したワードではｍビツトの原信号mBをそのま
ま用いる。フレームビツトFBを挿入したワード
およびSCビツトSCBを挿入したワード以外のワ
ードでは従来通り各ｍビツトの原信号に対応する
ｎビツトの２値符号nBすなわちmBnB符号に変
換される。
あるいは、第４図ａに示すように、フレームビ
ツトFBを挿入したワードおよびSCビツトを挿入
したワードを合せて一定周期（同図においては１
フレーム）ごとに原信号mBと原信号の反転信号
mBを交互に用いてもよい。また、第４図ｂに示
すようにフレームビツトFBを挿入したワードと
SCビツトSCBを挿入したワードとで独立の周期
ごとに原信号mBとその反転信号を交互に用
いてもよい。第４図ｂは、フレームビツトを挿入
したワードでは１フレームごとに原信号mBとそ
の反転信号を交互に用い、SCビツトを挿入し
たワードでは２フレームごとに原信号mBとその
反転信号を交互に用いた場合の状態を示して
いる。
ツトFBを挿入したワードおよびSCビツトを挿入
したワードを合せて一定周期（同図においては１
フレーム）ごとに原信号mBと原信号の反転信号
mBを交互に用いてもよい。また、第４図ｂに示
すようにフレームビツトFBを挿入したワードと
SCビツトSCBを挿入したワードとで独立の周期
ごとに原信号mBとその反転信号を交互に用
いてもよい。第４図ｂは、フレームビツトを挿入
したワードでは１フレームごとに原信号mBとそ
の反転信号を交互に用い、SCビツトを挿入し
たワードでは２フレームごとに原信号mBとその
反転信号を交互に用いた場合の状態を示して
いる。
ところで、上述のようにフレームビツトFBを
挿入したワードおよびSCビツトを挿入したワー
ドに交互に原信号mBとその反転信号を用い
た場合に伝送路信号のマーク率が一定値（例えば
１／２）となる理由を説明する。例えば、原信号が
規則的にある周期T1で１連続と０連続をくり返
す場合には、上述の原信号mBとその反転信号
mBを用いる周期T2を該周期T1と異ならせかつ
T1≠kT2（ｋ＝１，３，５，…，すなわち奇数）
となるように選択することによつて伝送路信号中
に「１」と「０」が生ずる確率をほぼ等しく、し
たがつてマーク率をほぼ1/2にすることができる。
なお、フレームビツトFBおよびSCビツトSCBを
挿入しないワードはすべてｎビツトのmBnB符号
信号に変換されるので、該ワードについてのマー
ク率はmBnB符号の性質よりほぼマーク率1/2の
一定値となることは明らかである。次に、原信号
に１連続および０連続がランダムに生じる場合に
は、原信号の「１」が原信号mBをそのまま用い
ることにより「１」になる確率は1/2であり、原
信号の「１」が原信号の反転信号を用いるこ
とにより「０」となる確率も1/2となる。また、
原信号「０」が原信号mBをそのまま用いること
により「０」になる確率は1/2であり、原信号
「０」が原信号の反転信号を用いることによ
り「１」となる確率も1/2となる。したがつて、
伝送路信号のマーク率は1/2の一定値となる。さ
らに、原信号のマーク率が１または０に近い場合
は、フレームビツトFBを挿入したワードおよび
SCビツトを挿入したワードSCBには、原信号mB
とその反転信号が用いられるのでマーク率が
１／２の一定値となることは明らかである。したが
つて、本発明の方式によつて作成された伝送路符
号のマーク率はほぼ一定値となる。
挿入したワードおよびSCビツトを挿入したワー
ドに交互に原信号mBとその反転信号を用い
た場合に伝送路信号のマーク率が一定値（例えば
１／２）となる理由を説明する。例えば、原信号が
規則的にある周期T1で１連続と０連続をくり返
す場合には、上述の原信号mBとその反転信号
mBを用いる周期T2を該周期T1と異ならせかつ
T1≠kT2（ｋ＝１，３，５，…，すなわち奇数）
となるように選択することによつて伝送路信号中
に「１」と「０」が生ずる確率をほぼ等しく、し
たがつてマーク率をほぼ1/2にすることができる。
なお、フレームビツトFBおよびSCビツトSCBを
挿入しないワードはすべてｎビツトのmBnB符号
信号に変換されるので、該ワードについてのマー
ク率はmBnB符号の性質よりほぼマーク率1/2の
一定値となることは明らかである。次に、原信号
に１連続および０連続がランダムに生じる場合に
は、原信号の「１」が原信号mBをそのまま用い
ることにより「１」になる確率は1/2であり、原
信号の「１」が原信号の反転信号を用いるこ
とにより「０」となる確率も1/2となる。また、
原信号「０」が原信号mBをそのまま用いること
により「０」になる確率は1/2であり、原信号
「０」が原信号の反転信号を用いることによ
り「１」となる確率も1/2となる。したがつて、
伝送路信号のマーク率は1/2の一定値となる。さ
らに、原信号のマーク率が１または０に近い場合
は、フレームビツトFBを挿入したワードおよび
SCビツトを挿入したワードSCBには、原信号mB
とその反転信号が用いられるのでマーク率が
１／２の一定値となることは明らかである。したが
つて、本発明の方式によつて作成された伝送路符
号のマーク率はほぼ一定値となる。
第５図は、光通信システム等の送信側に設けら
れたmBnB符号器（コーダー）の構成を示し、該
コーダは原信号を前述のようなmBnB符号による
伝送路符号に変換しかつSCビツトを挿入する機
能を有する。第５図のコーダーは直並列変換回路
１、ROM（読み取り専用メモリ）等で構成され
る符号変換回路２、並列直列変換回路３、分周回
路４、タイミング発生回路５、遅延回路６、スイ
ツチ回路７および逓倍回路８を具備する。
れたmBnB符号器（コーダー）の構成を示し、該
コーダは原信号を前述のようなmBnB符号による
伝送路符号に変換しかつSCビツトを挿入する機
能を有する。第５図のコーダーは直並列変換回路
１、ROM（読み取り専用メモリ）等で構成され
る符号変換回路２、並列直列変換回路３、分周回
路４、タイミング発生回路５、遅延回路６、スイ
ツチ回路７および逓倍回路８を具備する。
第５図の構成において、直列形式の原信号は該
原信号の基本クロツク（周波数0）および分周回
路４によつてｍ分周された周波数0／ｍのクロツ
クとともに直列並列変換回路１に入力され、ｍビ
ツト毎の並列信号に変換される。該並列信号は符
号変換回路２に入力されて対応するｎビツトの並
列信号に変換され、さらに並列直列変換回路３に
おいて各ワードがｎビツトからなる直列形式の
mBnB信号に変換される。ここで、並列直列変換
回路３には分周回路４からの周波数0／ｍのクロ
ツクおよび該クロツクを逓倍回路８においてｎ倍
して得られる周波数（ｎ／ｍ）0のクロツクが印
加されてタイミングの制御が行なわれる。なお、
遅延回路６は符号変換回路２で変換されたｎビツ
トの並列出力信号のデイスパリテイを記憶してお
き、次のワードの符号変換時に該デイスパリテイ
と異なるデイスパリテイを有するｎビツトの信号
に変換するために使用するものであり、したがつ
て、該遅延回路６の出力は互に異なるデイスパリ
テイを有する２つのｎビツトワードが割り当てら
れた原信号の符号変換時に符号変換回路２に入力
される。
原信号の基本クロツク（周波数0）および分周回
路４によつてｍ分周された周波数0／ｍのクロツ
クとともに直列並列変換回路１に入力され、ｍビ
ツト毎の並列信号に変換される。該並列信号は符
号変換回路２に入力されて対応するｎビツトの並
列信号に変換され、さらに並列直列変換回路３に
おいて各ワードがｎビツトからなる直列形式の
mBnB信号に変換される。ここで、並列直列変換
回路３には分周回路４からの周波数0／ｍのクロ
ツクおよび該クロツクを逓倍回路８においてｎ倍
して得られる周波数（ｎ／ｍ）0のクロツクが印
加されてタイミングの制御が行なわれる。なお、
遅延回路６は符号変換回路２で変換されたｎビツ
トの並列出力信号のデイスパリテイを記憶してお
き、次のワードの符号変換時に該デイスパリテイ
と異なるデイスパリテイを有するｎビツトの信号
に変換するために使用するものであり、したがつ
て、該遅延回路６の出力は互に異なるデイスパリ
テイを有する２つのｎビツトワードが割り当てら
れた原信号の符号変換時に符号変換回路２に入力
される。
また、上述の符号変換回路２においては所定ワ
ードごとにフレームビツトFBの挿入が行なわれ
るが、フレームビツトFBはｎビツトの並列出力
の内の例えば第１ビツトに挿入され、出力線l1を
介して並列直列変換回路３に入力される。さら
に、タイミング発生回路５において分周回路４か
らの周波数0／ｍのクロツクにもとづき、所定の
ワードごとにスイツチ制御信号SWCが作成され
てスイツチ回路７に印加される。スイツチ回路７
は該スイツチ制御信号SWCにもとづき所定のワ
ードごとに第５図点線のように切り換えられ、
SC信号入力からSCビツトSCBがｎビツト並列出
力の内の第１ビツトに挿入される。
ードごとにフレームビツトFBの挿入が行なわれ
るが、フレームビツトFBはｎビツトの並列出力
の内の例えば第１ビツトに挿入され、出力線l1を
介して並列直列変換回路３に入力される。さら
に、タイミング発生回路５において分周回路４か
らの周波数0／ｍのクロツクにもとづき、所定の
ワードごとにスイツチ制御信号SWCが作成され
てスイツチ回路７に印加される。スイツチ回路７
は該スイツチ制御信号SWCにもとづき所定のワ
ードごとに第５図点線のように切り換えられ、
SC信号入力からSCビツトSCBがｎビツト並列出
力の内の第１ビツトに挿入される。
タイミング発生回路５は、前述のようにしてフ
レームビツトFBおよびSCビツトSCBが挿入され
たワードに原信号mBまたはその反転信号を
挿入するために、これらの各ワードの符号変換時
に所定のタイミングでmB命令パルスまたは
命令パルスを符号変換回路２に入力する。符号変
換回路２はmB命令パルスが入力されたときはｍ
ビツトの入力信号をそのまま出力線l2ないしloの
内の所定のｍ本に送出し、命令パルスが入力
されたときはｍビツトの入力信号の各ビツトを反
転した信号を出力線l2ないしloの内の所定の
ｍ本に送出する。
レームビツトFBおよびSCビツトSCBが挿入され
たワードに原信号mBまたはその反転信号を
挿入するために、これらの各ワードの符号変換時
に所定のタイミングでmB命令パルスまたは
命令パルスを符号変換回路２に入力する。符号変
換回路２はmB命令パルスが入力されたときはｍ
ビツトの入力信号をそのまま出力線l2ないしloの
内の所定のｍ本に送出し、命令パルスが入力
されたときはｍビツトの入力信号の各ビツトを反
転した信号を出力線l2ないしloの内の所定の
ｍ本に送出する。
第６図は、受信側に設けられたmBnB復号器
（デコーダー）の構成を示し、該デコーダは伝送
されたmBnB信号を原信号に戻すとともに上述の
ようにしてmBnB符号に挿入されたSCビツト
SCBを抽出する機能を有する。第５図のmBnB
符号デコーダーは直列並列変換回路１１、ROM
等で構成される復号回路１２、並列直列変換回路
１３、分周回路１４、タイミング発生回路１５、
同期保護回路１６、デイレーフリツプフロツプ１
７および逓倍回路１８を具備する。
（デコーダー）の構成を示し、該デコーダは伝送
されたmBnB信号を原信号に戻すとともに上述の
ようにしてmBnB符号に挿入されたSCビツト
SCBを抽出する機能を有する。第５図のmBnB
符号デコーダーは直列並列変換回路１１、ROM
等で構成される復号回路１２、並列直列変換回路
１３、分周回路１４、タイミング発生回路１５、
同期保護回路１６、デイレーフリツプフロツプ１
７および逓倍回路１８を具備する。
第６図の構成において、直列形式の受信データ
入力すなわちmBnB符号を用いた伝送路信号は
（ｎ／ｍ）0の周波数のクロツクおよび分周回路
１４で作成された周波数0／ｍのクロツクととも
に直列並列変換回路１１に入力されｎビツト毎の
並列信号に変換される。このｎビツトの並列信号
は復号回路１２に入力されて対応するｍビツトの
並列信号に変換され、さらに並列直列変換回路１
３において直列形式の原信号に変換される。ここ
で、並列直列変換回路１３には分周回路１４から
周波数0／ｍのクロツクおよび該クロツクを逓倍
回路１８においてｍ倍して得られる周波数0のク
ロツクが印加されてタイミングの制御が行なわれ
る。
入力すなわちmBnB符号を用いた伝送路信号は
（ｎ／ｍ）0の周波数のクロツクおよび分周回路
１４で作成された周波数0／ｍのクロツクととも
に直列並列変換回路１１に入力されｎビツト毎の
並列信号に変換される。このｎビツトの並列信号
は復号回路１２に入力されて対応するｍビツトの
並列信号に変換され、さらに並列直列変換回路１
３において直列形式の原信号に変換される。ここ
で、並列直列変換回路１３には分周回路１４から
周波数0／ｍのクロツクおよび該クロツクを逓倍
回路１８においてｍ倍して得られる周波数0のク
ロツクが印加されてタイミングの制御が行なわれ
る。
タイミング発生回路１５は分周回路１４からの
周波数0／ｍのクロツクにもとづき各種タイミン
グ・パルスを作成する。例えば所定周期のフレー
ム・タイミング・パルスを作成し同期保護回路１
６に入力する。同期保護回路１６は該フレーム・
タイミング・パルスによつて前記直列並列変換回
路１１の１つの出力線の信号をとり込み、該信号
がフレームビツトFBの信号であるかどうか判断
し、すなわちフレーム同期がとれているかどうか
を判断し、フレーム同期がとれているか否かの情
報を制御情報CTとして分周回路１４に入力する。
該制御情報CTにより、もしフレーム同期がとれ
ていない場合は分周回路１４の入力クロツクを１
ビツト除去する等の処理が行なわれ、フレーム同
期がとれるよう分周回路１４からの出力クロツク
0／ｍの位相が調整される。
周波数0／ｍのクロツクにもとづき各種タイミン
グ・パルスを作成する。例えば所定周期のフレー
ム・タイミング・パルスを作成し同期保護回路１
６に入力する。同期保護回路１６は該フレーム・
タイミング・パルスによつて前記直列並列変換回
路１１の１つの出力線の信号をとり込み、該信号
がフレームビツトFBの信号であるかどうか判断
し、すなわちフレーム同期がとれているかどうか
を判断し、フレーム同期がとれているか否かの情
報を制御情報CTとして分周回路１４に入力する。
該制御情報CTにより、もしフレーム同期がとれ
ていない場合は分周回路１４の入力クロツクを１
ビツト除去する等の処理が行なわれ、フレーム同
期がとれるよう分周回路１４からの出力クロツク
0／ｍの位相が調整される。
また、タイミング発生回路１５は送信側のコー
ダーと同じタイミングでmB命令パルスおよび
mB命令パルスを符号変換回路１２に入力し、フ
レームビツトFBを挿入したワードおよびSCビツ
トSCBを挿入したワードにおいて原信号mBが再
現されるよう制御する。さらに、タイミング発生
回路１５はデイレーフリツプフロツプ１７のクロ
ツク入力にSC信号タイミング・パルスを入力し、
該タイミング・パルスの立上りまたは立下り時点
におけるSCビツトのレベルに応じたSC信号出力
を発生させる。
ダーと同じタイミングでmB命令パルスおよび
mB命令パルスを符号変換回路１２に入力し、フ
レームビツトFBを挿入したワードおよびSCビツ
トSCBを挿入したワードにおいて原信号mBが再
現されるよう制御する。さらに、タイミング発生
回路１５はデイレーフリツプフロツプ１７のクロ
ツク入力にSC信号タイミング・パルスを入力し、
該タイミング・パルスの立上りまたは立下り時点
におけるSCビツトのレベルに応じたSC信号出力
を発生させる。
このように、本発明によれば、簡単なハードウ
エアの使用でmBnB符号の特長を生かしつつ適確
にSCビツトの重畳ができるとともに、フレーム
長が短かい場合にもマーク率変動が少なくほぼ一
定値にすることができるのでmBnB符号の特長が
失なわれることがない。
エアの使用でmBnB符号の特長を生かしつつ適確
にSCビツトの重畳ができるとともに、フレーム
長が短かい場合にもマーク率変動が少なくほぼ一
定値にすることができるのでmBnB符号の特長が
失なわれることがない。
第１図ａおよび第１図ｂは、mBnB符号の１例
を示す説明図、第２図は、従来例のSCビツト重
畳方式を説明するための情報配置図、第３図およ
び第４図は、本発明の実施例に係るSCビツト重
畳方式を説明するための情報配置図、第５図は、
本発明の方式を実施するためのmBnB符号器（コ
ーダー）の１例を示すブロツク回路図、そして第
６図は、本発明の方式を実施するためのmBnB復
号器（デコーダー）の１例を示すブロツク回路図
である。 １…直列並列変換回路、２…符号変換回路、３
…並列直列変換回路、４…分周回路、５…タイミ
ング発生回路、６…遅延回路、７…スイツチ回
路、８…逓倍回路、１１…直列並列変換回路、１
２…復号回路、１３…並列直列変換回路、１４…
分周回路、１５…タイミング発生回路、１６…同
期保護回路、１７…デイレーフリツプフロツプ、
１８…逓倍回路。
を示す説明図、第２図は、従来例のSCビツト重
畳方式を説明するための情報配置図、第３図およ
び第４図は、本発明の実施例に係るSCビツト重
畳方式を説明するための情報配置図、第５図は、
本発明の方式を実施するためのmBnB符号器（コ
ーダー）の１例を示すブロツク回路図、そして第
６図は、本発明の方式を実施するためのmBnB復
号器（デコーダー）の１例を示すブロツク回路図
である。 １…直列並列変換回路、２…符号変換回路、３
…並列直列変換回路、４…分周回路、５…タイミ
ング発生回路、６…遅延回路、７…スイツチ回
路、８…逓倍回路、１１…直列並列変換回路、１
２…復号回路、１３…並列直列変換回路、１４…
分周回路、１５…タイミング発生回路、１６…同
期保護回路、１７…デイレーフリツプフロツプ、
１８…逓倍回路。
Claims (1)
- 【特許請求の範囲】 １ 伝送路符号としてmBnB符号を用いた通信シ
ステムにおけるSCビツト重畳方式において、ｍ
ビツトの原信号の符号変換を、フレームビツトを
挿入したワードおよびSCビツトを挿入したワー
ドでは一定周期でｍビツトの原信号あるいはｍビ
ツトの原信号の各ビツトを反転した信号を用い、
その他のワードではｍビツトの原信号に対応する
ｎビツトのmBnB符号に変換することを特徴とす
るSCビツト重畳方式。 ２ 前記一定の周期をフレームビツトを挿入した
ワードではｍビツトの原信号をそのまま用いSC
ビツトを挿入したワードではｍビツトの原信号の
各ビツトを反転したものを用いるか、あるいはフ
レームビツトを挿入したワードではｍビツトの原
信号の各ビツトを反転したものを用いSCビツト
を挿入したワードではｍビツトの原信号をそのま
ま用いることを特徴とする特許請求の範囲第１項
に記載のSCビツト重畳方式。 ３ 前記一定周期を１フレーム単位とし、１フレ
ームおきにフレームビツトを挿入したワードおよ
びSCビツトを挿入したワードのｍビツトの原信
号を反転させることを特徴とする特許請求の範囲
第１項に記載のSCビツト重畳方式。 ４ 前記一定の周期をフレームビツトを挿入した
ワードとSCビツトを挿入したワードの周期に関
係なく固定の間隔とし、ｍビツトの原信号とｍビ
ツトの原信号の各ビツトを反転したものとを該固
定の間隔で交互に用いることを特徴とする特許請
求の範囲第１項に記載のSCビツト重畳方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145461A JPS5847353A (ja) | 1981-09-17 | 1981-09-17 | Ｓｃビット重畳方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145461A JPS5847353A (ja) | 1981-09-17 | 1981-09-17 | Ｓｃビット重畳方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5847353A JPS5847353A (ja) | 1983-03-19 |
| JPH0123016B2 true JPH0123016B2 (ja) | 1989-04-28 |
Family
ID=15385764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145461A Granted JPS5847353A (ja) | 1981-09-17 | 1981-09-17 | Ｓｃビット重畳方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847353A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JPH0616780Y2 (ja) * | 1987-03-09 | 1994-05-02 | マツダ株式会社 | 刻印装置 |
| JPH0167067U (ja) * | 1987-10-26 | 1989-04-28 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468717A (en) * | 1977-11-11 | 1979-06-02 | Kawasaki Steel Co | Production of unidirectional silicon steel plate with excellent electromagnetic property |
-
1981
- 1981-09-17 JP JP56145461A patent/JPS5847353A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5847353A (ja) | 1983-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62269443A (ja) | 並列伝送方式 | |
| US4425645A (en) | Digital data transmission with parity bit word lock-on | |
| JPS58200654A (ja) | 通信装置 | |
| JPH0685510B2 (ja) | デイジタル伝送方式 | |
| EP0016336B1 (en) | Digital signal transmission system | |
| US3953673A (en) | Digital data signalling systems and apparatus therefor | |
| US4694294A (en) | Synchronized network system | |
| US4573172A (en) | Programmable circuit for series-parallel transformation of a digital signal | |
| JPH0123016B2 (ja) | ||
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US4773084A (en) | Synchronizing pattern | |
| JPS59123337A (ja) | フレ−ム同期方式 | |
| EP0409168B1 (en) | Elastic store memory circuit | |
| US4498167A (en) | TDM Communication system | |
| US4034404A (en) | Signal combining system for binary pulse signals | |
| JPS641988B2 (ja) | ||
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| JPH0234538B2 (ja) | ||
| JP2697629B2 (ja) | 速度変換装置 | |
| JP2594765B2 (ja) | 時分割多重回路 | |
| JPS61253958A (ja) | デイジタル通信方式 | |
| JPS5917749A (ja) | デイジタル信号伝送方式 | |
| JPH0145774B2 (ja) | ||
| JPH0612880B2 (ja) | 復号器 | |
| JPS5888952A (ja) | Ｓｃビツト重畳伝送方式 |