JPH0685510B2

JPH0685510B2 - デイジタル伝送方式

Info

Publication number: JPH0685510B2
Application number: JP54156944A
Authority: JP
Inventors: ジヨセフ・エリ−ト・ランドリイ
Original assignee: AT&T Technologies Inc
Current assignee: AT&T Corp
Priority date: 1978-12-05
Filing date: 1979-12-05
Publication date: 1994-10-26
Anticipated expiration: 2009-10-26
Also published as: JPS5579546A; US4245340A; CA1149976A

Description

【発明の詳細な説明】本発明はデイジタル伝送方式、特に音声あるいはチヤネ
ルの容量に影響を与えることなくデイジタル・チヤネル
・バンク形の伝送方式にデータ・リンクを追加する方式
に関する。

伝送方式を理解するための第１段階は基本的な広帯域伝
送ユニツトを規定することである。アナログシステムに
おいては、これはチヤネル・グループであることもあ
り、これは伝送の前に代表的にはスーパグループ、マス
タグループに多重化される。デイジタル伝送において
は、基本的単位はデイジタル信号であり、これは例えば
米国特許第4,059,731で明らかにされた形のデイジタル
・チヤネルバンクによつて発生され、例えば1.544メカ
ビツト１秒で伝送線路に送出される。

周知のデイジタル信号のフオーマツトは24個の８ビツト
ワードと１個のフレーム同期用ビツトから成り、全体で
フレーム当り193ビツトとなる。24ワードは代表的には2
4個の別々のメツセージを24個の別々のチヤネルで伝送
できるようになつている。ワードはPCM（パルス符号変
調）で符号化されており、チヤネルの最下位のビツト
（つまり第８ビツト）は周期的に信号伝送の目的で専用
に使用される。

信号についてさらに詳細に考えれば、６フレーム中の５
フレームでは、各チヤネルでデイジタル情報（例えばPC
M符号化された音声）を送信するのに８ビツトが使用さ
れ、６フレームごとに１回信号伝送の目的のために第８
ビツトが借用される。この信号デイジツトを識別するた
めに、１つおきのフレーム、すなわちサブフレームのフ
レーム・ビツト位置において、ビツトの流れの中に信号
フレーム情報が挿入される。使用されるサブフレーム・
パターンは111000111000111……である。信号フレーム
はサブフレーム・パターンが変化した後のフレームであ
ると規定される。信号情報を抽出するために受信端末で
使用されるアルゴリズムはサブフレーム・パターンの変
化（１から０へあるいは０から１へ）を監視し、各変化
の後の信号フレームの間で各チヤネルの第８ビツトを信
号回路に与えることである。

標準のデイジタル信号形式を使用するＤ形（デイジタル
・チヤネル・バンク）システムにおいては追加のデータ
容量に対する要求はますます大きいものになつて来てい
る。さらにＤ形のシステムを加入者ループ施設に応用す
る可能性も有力であり、追加のデータチヤネルはチヤネ
ル動作状態（すなわち集線状態）の伝送に有効である。
従来の提案はさらに情報チヤネルの内の他のビツト（例
えば、第８図ビツトすなわち最下位ビツトを時分割使用
（すなわち借用）することであつた。しかしこうすれ
ば、許容できない伝送品質の低下を来たすことになるた
め、この方法が真剣に追求されたことはない。ベル・シ
ステム・テクニカル・ジヤーナル誌第51巻1972年10月号
の頁1701〜1712のA.J.シリロ他の“D2チヤネルバンク”
と題する論文ではじめて提案された方法では、データチ
ヤネルを信号サブフレームチヤネルに直接おき換えてい
る。これによつて4Kビツト／秒のデータチヤネルができ
る。こうすれば信号の目的で第８ビツトを使用すること
はなくなり、おそらく必要な信号情報はデータチヤネル
で伝送される。この提案は残念なことにデイジタル・ネ
ツトワークとは基本的に互換性がなく、また信号機能を
犠牲にしており、例えば、信号チヤネルの全体の容量が
低下してしまう。

本発明に従えば、現在の音声あるいは信号チヤネル容量
を低下したり、移動したりすることなく、デイジタル・
チヤネルバンク形の伝送方式にデータリンクが追加され
る。簡単に言えば、追加のデータチヤネルは信号サブフ
レーム・チヤネルの主要部を“借用”することによつて
得られる。信号フレーム・パターンは間欠的な周期的な
方法で伝送されるが、所望のデータ（例えば、集線、保
守、警報その他）はその間に挿入されて、すなわち、信
号パターンと時分割多重化されて伝送される。

本発明の有利な一実施例においては、データリンク装置
はその間に予め選択されたデータビツトを間欠的な周期
的な方法で信号サブフレーム・パターンを伝送すること
によつて、データ・チヤネルを信号サブフレームチヤネ
ルに多重化するように動作する送信回路を含む。遠方の
受信端では、サブフレーム回復回路が多重化されたサブ
フレーム・チヤネル中にうめ込まれた信号サブフレーム
・パターンを回復するように動作する。遠方の端局にお
ける受信回路はサブフレーム回復回路からの信号に応動
して多重化されたサブフレーム・チヤネル中のデータ・
ビツトを分離する。

本発明のひとつの特徴に従えば、サブフレーム回復回路
が誤つて同期回復することがないように挿入されるデー
タビツト流に対して所定のビツトが追加され、与えられ
たコードが除外される。

本発明の理解のために、ここで前述したデイジタル信号
をより詳細に説明しておこう。第１図に示されるよう
に、チヤネルのすべての８ビツトは６フレームの内の５
フレームではメツセージ情報を伝送するために使用され
る。６フレームに１回、第８ビツト（D8）が信号伝送の
ために借用される。各チヤネルの各々の信号ビツトはそ
の特定のチヤネルの信号情報にだけ関与し、デイジタル
・グループのすべての信号ビツトは同一の（６フレーム
に１フレームの）信号フレームで生ずる。チヤネルから
借用されたD8ビツトは１秒間に1300回以上の信号伝送に
利用できるが、これはダイヤルパルスと必要な監視情報
（例えば、電話の受話器のオフフツクとオンフツク）の
両方を伝送するのに充分である。

必要なフレーム情報はひとつおきのフレームの193番目
のパルス位置で送信される。すなわち、この結果生ずる
フレーム同期パターンは……１……Ｘ……０……Ｘ……
１……Ｘ……０……Ｘ……１……Ｘ……である。交互に
生ずる１と０のビツトが正しいフレーム用ビツトを表わ
す。正しいフレームビツトを持たないフレームは信号サ
ブフレームと呼ばれ、これらのフレームの第193ビツト
は信号フレーム同期情報の伝送に使用される。尚、この
信号サブフレームが、特許請求の範囲の中の信号方式サ
ブフレームチャネルを構成する。

ここでは、フレームパターンそのものはあまり意味がな
いので、ここでは無視するものとする。しかしながら、
信号サブフレーム・パターンは以下の説明で特に重要で
ある。このパターンは次のようになつている。

……１……Ｘ……１……Ｘ……１……Ｘ……０……Ｘ…
…０……Ｘ……０……Ｘ……１……Ｘ……１……。上述
した各々の要素（……１、……０、……Ｘ）はフレーム
を表わし、ここでＸは信号に関する限りどうでもよいこ
とを示す。（これは実際には、１と０を交互にとる前述
したフレーム・ビツト・パターンである。）サブフレー
ム・パターンは３つの“1"と３つの“0"が交互にくりか
えすものである。信号フレーム（すなわちD8信号ビツト
のフレーム）は、１から０あるいは０から１への変化の
直後のフレームであり、これは上述の下線で示されてい
る。上述の信号パターンで示されるように、信号フレー
ムは６フレームに１回生ずる。しかし上述したデイジタ
ル信号フオーマツトは単に本発明の原理を図示するため
のものであり、本発明の概念は他のデイジタルデータ形
式を利用する他のデイジタル伝送方式で使用することが
できることは当業者には明らかである。

図面の第２図を参照すれば、この図には本発明に従うデ
ータリンク装置に関連した代表的なデイジタル・チヤネ
ル・バンク端局の一部を示している。送信ユニツト21は
チヤネルユニツト（図示せず）から信号データとPAM
（パルス振幅変調）サンプルを受信し、各PAMサンプル
を８ビツトのPCM（パルス符号変調）ワードに符号化す
る。符号化の後で、ワードはデイジタル伝送路を通して
伝送されるべく準備される。フレーム同期ビツトとサブ
フレーム同期ビツトが追加され、６フレーム毎の１フレ
ームではPCM符号ワードの第８ビツトに信号ビツトが入
る。送信ユニツト21からの複合された多重化されたビツ
トの流れ（例えば、第１図のデイジタル信号）は次に単
極性のビツトの流れをバイポーラ形式に変換するライン
・インタフエースユニツト22を通してデイジタル線路に
供給される。

受信側では上述したのと逆の動作が行なわれる。遠方の
端局からの入来したデイジタル・ビツトの流れは受信さ
れたバイポーラ信号をユニポーラ形式に変換するインタ
フエース・ユニツト22を経由して受信ユニツト23に結合
される。受信されたデイジタル・ビツトの流れ（RPCM）
はまたデータ・リンク装置24に与えられる。受信ユニツ
ト23は各々の受信されたPCMコード・ワードをPAMサンプ
ルに変換するのに使用され、これはサンプルをPAMバス
を通してチヤネル・ユニツトに与える。受信ユニツトは
また入来ビツト流から信号ビツトを抽出してこれを信号
バスを通してチヤネル・ユニツトに与えるように動作す
る。前述したように、信号フレーム・パターンに従つ
て、これらの信号ビツトが識別される。

デイジタルチヤネルバンクに関するこの短い説明によつ
て本発明の理解を助けるための適切なバツク・グラウン
ドが得られたものと思われる。デイジタル・チヤネルバ
ンクは1960年代の初期から使用されており、種々の論文
に説明されている。例えば前述のD2チヤネルバンクの論
文、またベル・システム・テクニカル・ジヤーナルの19
72年12月間の関連論文、ベルラボラトリー・レコード19
72年８月号頁229〜233のW.B.ゴーントの“D3チヤネルバ
ンク”と題する論文、ベルラボラトリー・レコード1977
年頁66〜72のW.G.アルバートの“D4:デイジタル伝送設
備のための最新のチヤネルバンク”と題する論文を参照
されたい。

データリンク24は送信回路と受信回路とを含んでおり、
これらはそれぞれ第３図および第４図に示されるが、こ
れについては以下に詳述する。現在のところはデータリ
ンク24の送信回数は送信ユニツト21からのクロツク信号
（T4KCLK、TDCLK）に応動して動作して、データビツト
ブロックの所定の系列と同時タイミング信号を形成する
ことに注意しておくだけでよい。データそのものはデー
タ端局25から得られ、これはデータ・リンクからのタイ
ミング信号によつてアクセスされる。データビツトの系
列（TDATA）は次にデータ・リンクの送信回路によつて
発生されたタイミング信号TENABLEの制御下に信号サブ
フレームチヤネルに多重化される。データリンク24の受
信回路はインタフエースユニツト22からの到来デイジタ
ルビツト流（RPCM）と受信ユニツト23からの与えられた
クロツク信号（R4KCLK）を受信し、クロツクを利用して
信号フレーム同期用ビツトと挿入されたデータの多重化
されたサブフレーム・チヤネルを分離する。次に本発明
のサブフレーム回復回路からの信号に応動して、データ
リンク24の受信回路はタイミング信号を発生し、これは
多重化されたサブフレーム・チヤネルのデータビツトを
さらに分離するのに使用される。データビツトはデータ
端局25に送られる。

この説明ではデータ端局25は単に周知の構造を持ち、周
知の手段によつて自動あるいは手動が書き込みあるいは
読み出しを実行するインタフエース装置であると考えて
よい。本発明は特定の回路構成のデータ端末に限定され
るものではなく、また地点間で伝送されるデータの内容
によつて限定されるものではない。しかし本発明の理解
を容易にするために、ここで示す例としては代表的チヤ
ネルバンク端局間に伝送されるデータについて述べるも
のとする。本発明に従つて追加して提供されるデータリ
ンクは、例えば、集線、保守、警報保護切替データの伝
送に使用することができる。

集線とは多数の加入者で、例えば、時間的により小数の
伝送チヤネルを共用するために広く使用される方法であ
る。例えば、80の加入者を集線して24チヤネルに集める
ことができる。音声加入者のデイジタル伝送チヤネルへ
の集線は現在ではデイジタル集線装置によつて行なわれ
ている。集線データを伝送するためには、デイジタル集
線装置は自動的、且つ周期的に集線情報のデータ・ビツ
トのブロツクをデータ端局25に伝送し、ここでこれは出
力バツフア・ストアに蓄積される。適切な時点でデータ
リンク装置24によつて出力バツフア・ストアがアクセス
されて読み出され、集線データ・ビツトのブロツクは後
述する方法でサブフレーム・チヤネルに多重化される。

自己記述性の保守および警報はデイジタル・チヤネル・
バンクでは広く使用されており、従つてその説明はここ
では不要であろう。保守および警報のデータビツトのブ
ロツクは手動あるいは自動でバツフア・ストアに書き込
まれ、後述する方法で適当な時点にデータリンク24によ
つてアクセスされる。

保護切替とはサービスの中断を生じないようにするため
に予備の伝送線路を使用するための広く実用化されてい
る手法である。動作中の伝送路が不良となつたとき（例
えば、誤りが多すぎるとき）には、保護切替装置によつ
て伝送路信号を予備に切替える。このときには、このこ
とを遠方の端局に知らせる必要がある。もしこのような
切替を行なうには、これを示すデータビツトのブロツク
例えば４ビツトをデータ端局25に与えて出力バツフアス
トアに入れるようにする。バツフアストアはデータリン
ク24によつてアクセスされ、次に保護スイツチのデータ
ビツトブロックが後述の方法でサブフレームチヤネルに
多重化される。以上は本発明に従つて提供されるデータ
リンクの用途の一部を示すものである。他の用途も当業
者には明らかであろう。

データリンク装置24について詳細に説明する前に、ここ
で図面の第７図に示した本願のサブフレーム回復回路の
動作について考察しておこう。尚、第７図全体は特許請
求の範囲の中のサブフレーム回復装置と分離手段とを構
成する。この回路は多重化されたサブフレームチヤネル
に埋め込まれた信号サブフレームパターンを回復するの
に用いられるから、この回路の名前はこのことを表わし
ている。信号サブフレームパターンの回復は受信ユニツ
トにおいて到来デイジタルビツトの流れから信号ビツト
を抽出する機能に要求されるものであるから、サブフレ
ーム回復回路は受信回路23の一部であると考えるのが便
利であろう。しかし実際問題として、後述するように、
これは本発明のデータリンク装置の一部となつている。
いずれにせよ、入来したデイジタル・データビツトの流
れRPCMは第７図の排他的OR回路71に結合され、チヤネル
バンクの受信ユニツト23から誘導された4KHzのクロツク
信号は12逓降（÷12）カウンタ72のクロツク（CLK）入
力に与えられる。これらの4KHzクロツクパルスは以後R4
KCLKと呼ばれるが、チヤネルバンクの受信器は受信フレ
ームパルスに同期していると考えられるが、これはサブ
フレームパルスに同期していることになる。÷12のカウ
ンタ回路72はサブフレームパターンすなわち1110001110
00………と同一の出力を有している。この出力パターン
は（排他的OR回路71で）入力のサブフレームビツトと比
較される。入力サブフレームビツトは全く同一のパター
ンとなつているべきである。しかしながら、もしこの二
つのパターンが一致しなければ、排他的OR71はＤ形フリ
ツプフロツプ73のＤ入力に“1"信号を与える。

R4KCLKクロツク信号はこのＤ入力をフリツプフロツプ73
のＱ出力に転送し、このＱ出力によつて÷12カウンタ72
をクリア（CLK）して、これによつてこれを初期状態に
リセツトする。Ｄ形フリツプフロツプ73はサブフレーム
パルスの期間にだけクロツクを与えられるから、排他的
OR71の他の出力は実効的に無視される。Ｄ形フリツプフ
ロツプ73は当業者には周知のように市販品である。カウ
ンタ72は二つのパターンの一致が得られるまで連続的に
クリアされる。二つのパターンが一致すると、排他的OR
回路は消勢され、÷12カウンタ72はそのクロツク（CL
K）入力に与えられる各々のR4KCLKパルスを計数しはじ
める。この二つのパターンが12回連続して一致している
と、状態12に達して12逓降（÷12）カウンタ74がカウン
タ72からの“状態12"信号によつてリセツトされる。カ
ウンタ74はこの動作によつて到来サブフレーム・パター
ンに対して同期される。÷12カウンタ74は入力の8KHzク
ロツクによつてクロツクを与えられ、これは入来デイジ
タル信号の第193番目のビツト位置（すなわちフレーム
／サブフレームビツト）に同期している。従つて、カウ
ンタ74はフレーム周波数を計数することになる。カウン
タ72からの“状態12"信号はまたフリツプフロツプ75を
セツトするのに使用され、これは付勢信号をNANDゲート
76、77に与える。しかしながら、もし受信端局がフレー
ム外れを生じたら、フレーム同期外れ（OOF）信号がフ
リツプフロツプ75に送られて、これをリセツトして、ゲ
ート76、77を消勢する。カウンタ74は６フレームごとに
NANDゲート76に対して付勢“0"パルスを与え、また同様
の信号を12フレームごとにNANDゲート77に与える。ゲー
ト76、77からの出力信号は通常の方法で入来デイジタル
・ビツトの流れから信号情報を抽出するのに使用され
る。ここでは４状態信号を仮定しているから（２個の信
号チヤネルＡ、Ｂを使用した４状態信号の短い説明につ
いては前述のシリロ他の論文を参照されたい。）ここで
は二つのゲート76、77が示されているのである。２状態
信号については、単一のANDゲート（例えば、ゲート7
6）だけが必要である。このときにはこのゲートはカウ
ンタ74によつて６フレームおきと12フレームおきに付勢
される。

カウンタ74が一度リセツトされると、前述したようにこ
れは自定状態となり、フライ・ホイール的になる。カウ
ンタ72はこれが状態12になるたびにカウンタ74に対して
リセツト信号を送るが、もし回路が正しく動作していれ
ば、そのときにカウンタ74は再び初期のリセツト状態と
なる。ここでもし入来サブフレーム・パターンが実質的
に除去されてしまつても、チヤネル・バンクがフレーム
同期を失なわない限り、受信端局は正しい信号情報を送
り続けることは明らかである。

ここで第２図のデータリンク装置24の詳細について考え
れば、この回路の送信回路の詳細は図面の第３図に示さ
れている。尚、第３図及び第８図は、特許請求の範囲の
中の信号方式サブフレームチャネル中にデータチャネル
を時分割多重化するための回路を示す。第５図の波形は
第３図の送信回路の動作の理解のために有用である。送
信回路は送信ユニツト21から受信されたクロツク信号T4
KCLKとTDCLKに応動して動作する。これらのクロツク信
号は第５図に図示されている。尚、第５図中の各データ
は、特許請求の範囲の中のデータチャネルからの多重デ
ータビットのブロックを示す。T4KCLKはサブフレーム・
ビツトに同期した4KHzのクロツクである。TDCLK信号はT
4KCLKを単に逓降したものであつて、そのくり返し周波
数はT4KCLKの1/6すなわち667Hzである。TDCLK信号は６
逓降（÷６）カウンタ回路31の入力に結合される。その
名が示すように÷６カウンタ回路31は入力クロツクを６
逓降し、第５図のASYMと名付けた波形で示されるように
入力TDCLKの繰返し周波数の1/6の周波数を有する非対称
の波形を与える。カウンタに選択的に接続された組合せ
論理による非対称波形の誘導は当業者には広く使用され
る周知の手法であり、従つてこの回路の詳細な説明はこ
こでは必要ない。ASYMとT4KCLKの信号はNANDゲート32に
与えられ、その出力はTENABLEと呼ばれて、図面の第５
図に示されている。ASYMが高レベルすなわち論理“1"と
なつたときには、NANDゲート32はその出力にT4KCLKの反
転したものを与え、ASYMが論理“0"となつたときには、
NANDゲートは消勢されてTENABLEは高レベル（“1"）と
なる。このTENABLE信号の用途については後述する。

ASYM信号は14逓降（÷14）カウンタ33のリセツト（CL
R）入力に結合される。カウンタ33の出力はNANDゲート3
4の入力に戻される。T4KCLK信号はまたNANDゲート34の
入力に与えられ、その出力は÷14カウンタ33のクロツク
（CLK）入力に接続される。この回路は次のように動作
する。÷14カウンタ33が初期のリセツト状態にあるとき
に、付勢信号（論理“1"）がNANDゲート34に与えられ、
これを付勢してT4KCLKをカウンタ33のクロツク入力に結
合する。カウンタ33はこうしてT4KCLKの周波数で14を計
数し、このときにNANDゲート34の出力は“0"となり、こ
れによつてゲート34は消勢される。これによつて÷14カ
ウンタ33の計数動作は終了する。カウンタ33の出力は出
力NANDゲート35に結合されるが、このカウンタ出力がTC
C CLKと名付けた第５図の波形で図示されている。TCC C
LKの波形は14個のT4KCLK期間の間高レベル（“1"）であ
る。すなわち、これはカウンタが14まで計数する間高レ
ベルとなつている。TCC CLK信号はNANDゲート35の付勢
信号となつている。TCC CLK信号はまたデータ端局25に
も与えられ、ここでこれは蓄積装置から所定のデータビ
ツトのブロツク（例えば、集線データ）を読み出すため
のアクセス信号として使用される。このデータビツトの
ブロックは例えば、11ビツトのデータから成り、これに
３個の“スポイラ”ビツト（SB）が付くが、その目的に
ついては後述する。この14ビツトのブロツク（11個のデ
ータビツトと３個のスポイラビツト）はTCC DATAと名付
けられた波形によつて第５図に図示されている。カウン
タ33からのこのTCC CLK信号はNANDゲート35を付勢して
入力TCC DATAビツトのブロツクをNANDゲート36に与え
る。ここで、NANDゲート37、38、39はすべて消勢され、
その出力は従つて論理“1"となる。従つてNANDゲート36
が付勢されて、TCC DATAビツトのブロツクをTDATAと名
付けた出力に伝達する。

カウンタ33の第１に示した出力はまた３逓降（÷３）カ
ウンタ51のクリア（CLR）入力に結合される。カウンタ3
3が14まで数えた後で、ゲート34を消勢するのに用いら
れた÷14カウンタ33の出力はさらに÷３カウンタ51をク
リアすなわちリセツトするのに用いられる。÷３カウン
タがそのクリア状態すなわちリセツト状態に達した後に
は、付勢信号（論理“1"）がNANDゲート52に与えられて
これを動作してT4KCLK信号をカウント51のクロツク（CL
K）入力に結合する。これによつてカウンタ51は３を計
数する。このときそのNANDゲート52に対する出力は“0"
となり、ゲート52はこれによつて消勢される。これによ
つて÷３カウンタ51の動作が終了する。カウンタ51の出
力はNANDゲート37の入力に結合される。このカウンタ出
力はTMC CLKと名付けた波形によつて第５図に図示され
ている。TMC CLKの波形は３個のT4KCLKの期間だけ高レ
ベル（論理“1"）である。すなわちこれはカウンタが計
数値３に達するまで高レベルとなつているのである。TM
C CLK信号はNANDゲート37の付勢信号である。TMC CLK信
号はまたデータ端局25に与えられ、ここでこれはストア
から次の所定のデータビツトのブロツク（例えば保守デ
ータ）を読み出すためのアクセス信号として使用され
る。この３ビツトのブロツクは第５図ではTMC DATAと名
付けた波形によつて図示されている。カウンタ51からの
TMC CLK信号はNANDゲート37を付勢して入力のTMC DATA
ビツトのブロツクをNANDゲート36に与え、このとき出力
NANDゲート35、38、39はすべて消勢されているから、NA
NDゲート36が付勢されてTMC DATAビツトのブロツクをTD
ATAと名付けた出力に与える。

カウンタ51の計数が終了すると（すなわち３まで計数す
ると）÷２カウンタ53はリセツトすなわちクリアされ、
NANDゲート54はこれによつて付勢されて、T4KCLK信号を
カウンタ53のCLK入力に結合し、次に÷２カウンタ53は
２を計数する。このときにNANDゲート54は消勢されて、
上述したようにして計数動作は終了する。カウンタ53の
出力はNANDゲート38に結合され、この出力は第５図にお
いてTAC CLKと名付けた波形によつて図示されている。T
AC CLK波形は二つのT4KCLK周期だけ高レベル（論理
“1"）である。すなわちこれは２だけ計数する間高レベ
ルとなつている。このTAC CLK信号はデータ端局25に与
えられ、ここでこれはストアから２ビツトのデータから
成る所定のデータビツトのブロツク（例えば警報デー
タ）を読み取るのに使用される。この２ビツトのブロツ
クは第５図でTAC DATAと名付けた波形によつて示されて
いる。カウンタ53からのTAC CLK信号はNANDゲート38を
付勢して入力TAC DATAビツトのブロックをNANDゲート36
に与え、ここから付勢されたNANDゲート36を経由してTD
ATAと名付けた出力に与える。

カウンタ53が計数２状態となつて消勢された後で÷５カ
ウンタ55はリセツトすなわちクリアされ、これによつて
NANDゲート56はT4KCLK信号をカウンタ55のCLK入力に結
合するように付勢される。÷５カウンタ55は次に５を計
数し、このときNANDゲート56は消勢されて、これによつ
て計数動作は再び先に述べたようにして終了する。カウ
ンタ出力はNANDゲート39に結合され、この出力はTSC CL
Kと名付けられた波形によつて第５図によつて図示され
る。TSC CLK波形は５個のT4KCLK周期の間高レベル（論
理“1"）である。すなわちカウンタ55が５を計数するま
で高レベルである。TSC CLK信号はデータ端末25に与え
られ、ここでこれはストアからさらに他のデータビツト
のブロツク（例えば、保護切替すなわち“切替”デー
タ）を読み出すのに使用される。このデータビツトのブ
ロツクは例えば４個のデータビツトから成り、これに１
個のスポイラ・ビツト（SB）が付加される。この５ビツ
トのブロツク（４個のデータビツトと１個のスポイラ・
ビツト）は第５図でTSC DATAと名付けた波形によつて図
示されている。

カウンタ55からのTSC CLK信号はNANDゲート39を付勢
し、入力TSC DATAビツトのブロツクをNANDゲート36に与
え、ここから付勢されたゲート36を通してTDATAと名付
けた出力に到る。

第３図の送信回路の出力からのデータビツトのブロック
の系列は第５図において、TDATAと名付けた波形によつ
て示されている。再同期時刻と名付けたこの波形の部分
はもちろん信号フレームビツト（SF）を送信すべき時間
である。従つて信号サブフレームチヤネルは24ビツトの
データビツト、これに続く12個のSFビツト、これに続く
24個のデータビツト、これに続く12個のSFビツト……以
下同様の系列となる。

データビツト（TDATA）の系列は第３図の送信回路によ
つて発生されたタイミング信号TENABLEの制御下に信号
サブフレームチヤネルに容易に多重化することができ
る。この多重化動作のために使用できる単純な論理回路
が第８図に示されている。デイジタルチヤネルバンクに
よつて通常発生される信号フレームビツトSFはNANDゲー
ト81の入力に結合される。データビツトTDATAの系列はN
ANDゲート82の入力に結合される。第３図の送信回路に
よつて発生されたTENABLE信号は第５図にも示されてい
るが、これはNANDゲート81に直接与えられ、これはまた
インバータ83を経由してNANDゲート82の入力に結合され
る。送信ユニツト21は各タイムスロツトごとにストロー
ブパルスを発生する。（すなわちフレームの各ビツト位
置ごとに）。このようなストローブパルスの発生は通常
はデイジタル・チヤネルバンクによつて行なわれる。第
８図の論理回路によつて利用されるストローブパルスの
位置（φ）は第５図でTENABLE波形に重なつたいくつか
のストローブパルスとして示されている。各サブフレー
ムビツトごとにNANDゲート81および82に与えられるこれ
らのストローブパルスはこれらのゲートを付勢するよう
にする。しかし第５図に示すようにはじめの24個のサブ
フレームビツト位置では、ストローブの発生の間TENABL
Eは低レベル（論理“0"）であり、従つてNANDゲート81
は消勢されている。TENABLE信号はインバータ83で反転
されるから、ゲート81が消勢されているときにはゲート
82は付勢される。従つてストローブパルスと反転された
TENABLE信号がゲート82を付勢して入力TDATAゲート84に
与え、ここから付勢されたゲート84を経由して“多重化
サブフレームビツト”と名付けた出力リードに与える。
しかしながら再同期時間の間にはNANDゲート81はTENABL
E信号によつて付勢され、NANDゲート82は反転されたTEN
ABLEによつて消勢される。従つてストローブパルスの周
期的な発生によつて、ゲート81が付勢されて入力信号サ
ブフレームビツトSF（111000111000）を付勢されたNAND
ゲート84を通して“多重化サブフレームビツト”と名付
けたリードに与えることになる。多重化サブフレームビ
ツトは次に送信ユニツト21によつて発生された複合多重
化ビツト流にさらに多重化される。サブフレームビツト
の複合多重化ビツト流に対するこの多重化は通常の方法
で実行される。

サブフレーム受信回復回路の誤つた再同期を防止し、再
同期を保証するために、サブフレーム・チヤネルで伝送
されるデータ系列に対しては制限を設けなければならな
い。すなわち111000というデータ系列を２回続けて送信
してはならず、サブフレーム・パターンが挿入されると
きには、サブフレーム回復回路はリセツト状態になけれ
ばならない。この目的のためにTDATAビツトの系列の指
示した位置にスポイラビツトSBを挿入し（第５図参照）
またスイツチデータの４ビツトのブロツクは16個の可能
なコードの内の12個に限定する。除外されるコードは01
11、1110、1100、1111である。第５図のTDATA波形をく
わしく調べて見ると、指示されたタイムスロツトすなわ
ちビツト位置（すなわち、タイムスロツト12にSB＝１、
タイムスロツト13にSB＝０以下同様）の図示のスポイラ
ビツトを使用することにより、また切替データに上述の
制限を与えることによつて、誤つた再同期は行なわれな
くなることは明らかである。例えば、もし11ビツトの集
線データビツトのブロツクがビツト系列11100011100を
とれば、この系列の第12番目のビツトはSB＝１のスポイ
ラビツトであるから誤つた再同期が生ずることはない。
もしデータブロックの系列が何かの方法で変化すること
があれば（例えば集線データの前に来る切替および警報
データが変化すると）スポイラビツトの値と位置を変更
したり、あるいは上述した符号の組合せの制限を変更し
たりする必要がある。またもちろんチヤネル・バンクの
間で他の異なるデータを伝送するときには、他の異なる
スポイラビツトとその位置および異なる符号制限を設け
る必要が生じて来る。しかしチヤネルバンクの間で伝送
するべきデータビツトのブロツクが与えられれば、誤同
期を防止し、サブフレーム・パターンについての正しい
再同期を保障するためのスポイラビツトと符号制限の正
しい組合せを与えることは当業者の技術の範囲内である
と考えられる。

データビツト系列中へのスポイラビツトの挿入はデータ
端局25の出力バツフアストアにこれを永久に蓄積する簡
単な手段によつて容易に実行することができる。例え
ば、集線データビツトのブロツクに続くスポイラビツト
のパターン101は集線ビツトブロツクのために割当てら
れた11ビツトの記憶位置に隣接した出力バツフアストア
中の位置に永久的に記憶しておいてもよい。読み出し動
作の間には、集線データの11ビツトはストアから直列に
読み出され、その直後にスポイラビットの読み出しが行
なわれる。データ端局のバツフアストアからのこの14ビ
ツトの読み出しは、データリンク24から受信されるアク
セス信号TCC CLKに応動して実行される。この代りに、1
1ビツトの集線データビツトのブロツクをバツフアスト
アから読み出し、この11ビツトの集線データのブロツク
に対する３ビツトのスポイラビツトを直列に付加するの
に単純な論理回路を使用してもよい。

第９図は11ビツトの集線データブロツクに対して３ビツ
トのスポイラビツト101を付加するための簡単な論理回
路を示す。尚、第９図は特許請求の範囲の中の防止手段
を示す。データ端局のバツフアストアから読み出された
11ビツトの集線データはNANDゲート91に結合される。こ
れらの11ビツトはアクセス信号TCC（11）CLKに応動して
バツフア・ストアから読み出される。このアクセス信号
は第５図に示した14ビツトの長さのTCC CLK信号と対応
するが、これは11個のT4KCLK周期だけ高レベルとなる
（論理“1"となる）ことだけ異つている。すなわち、こ
れは÷14カウンタ33が11を計数する間だけ高レベルなの
である。カウンタ33はこの場合でも前述と同様に14を計
数するが、TCC（11）CLKを抽出するために追加の組合せ
論理が使用される。この11ビツトの長さのTCC（11）CLK
信号はTCC CLK信号の代りにデータ端局のバツフアスト
アにアクセスするのに使用され、またこれは第９図の論
理回路に結合するのに使用される。TCC（11）CLK信号は
３ビツト符号発生器92の入力とNANDゲート91に与えら
れ、またこれはインバータ94を介してNANDゲート93の入
力に結合される。第３図のカウンタ33が11を計数してい
る間に、NANDゲート91はTCC（11）CLKによつて付勢され
て、バツフアストアから読み出された11ビツトの集線デ
ータビツトブロツクを付勢されたNANDゲート95に与え
る。この間にはNANDゲート93は反転されたTCC（11）CLK
によつて消勢されている。カウンタ33が11を計数した後
で、TCC（11）CLK信号は終了し（低レベルとなり）NAND
ゲート91がこれによつて消勢する。TCC（11）CLK信号の
後縁は３ビツト符号発生器92をトリガして３ビツト符号
101を発生する。これはもちろん集線データの後に続く
スポイラ・ビツト・パターンに対応する。このとき、反
転されたTCC（11）CLKはNANDゲート93を付勢して101の
符号パターンを付勢されたNANDゲート95に与える。第９
図の回路の出力はもちろん第５図のTCC DATAであり、こ
れは11ビツトの集線データの後に101のスポイラ・ビツ
トのパターンが続くものである。

切替データの後に続くスポイラ・ビツト（SB＝０）も同
様にこれをデータ端局25の出力バツフア・ストアに永久
に入れる簡単な装置によつて同様に入れることができ
る。この代りに、簡単な論理回路によつて、これを切替
データの４ビツトのブロツクに追加することもでき
る。。いずれの方法も極めて直接的であり、充分に当業
者の技術で実施できるから、データビツトに対してこの
スポイラ・ビツト（SB＝０）を挿入する方法をこれ以上
説明する必要はないと思われる。

前述のように、保護切替を行なうときには、これを示す
データビツトのブロック（４ビツトの符号ワード）が遠
隔の端局に伝送される。この符号ワードは４ビツトから
成るから、もちろん16個の区別できる符号ワードを作る
ことがもちろん可能である。しかし、上述した理由によ
つて、４ビツトの切替符号ワードは16個の可能なコード
の内の12個に制限される。この制御は保護切替回路がア
クセスする蓄積ワードの辞書から禁止された符号ワード
（0111、1110、1100、1111）を除外する簡単な装置によ
つて、容易に実現することができる。残りの12個の符号
ワードだけでも保護切替のためには充分すぎるほどであ
る。

第２図のデータリンク装置24の受信回路は図面の第４図
に示されている。第６図の波形は第４図の受信回路の動
作の理解には有用である。受信回路はライン・インタフ
エース・ユニツト22からの到来デイジタル・ビツト流
（RPCM）と、受信ユニツト23からのクロツク信号R4KCLK
を受信し、この回路はクロツク信号を使つて信号フレー
ミングビツト（SF）の多重化サブフレーム・チヤネルと
挿入されたデータを分離する。クロツク信号R4KCLKは図
面の第６図に示されている。フレーミングが回復されて
おり、受信チヤネル・バンクが従つてフレーム同期状態
にあることを仮定すれば、R4KCLK信号はサブフレームビ
ツトと同期した4KHzのクロツクである。フレーム同期状
態にあるという条件下では、同期クロツク信号R4KCLKの
発生は極めて簡単であり、デイジタル・チヤネル・バン
クによつて実行される。

到来したRPCM信号はＤ形フリツプフロツプ40のＤ入力に
結合されている。R4KCLK信号はフリツプフロツプ40のク
ロツク（CLK）入力に結合され、入力クロツクの発生
は、Ｄ入力をフリツプフロツプ40のＱ出力に結合するよ
うに動作する。R4KCLKはサブフレームビツトと同期して
同一の周波数を有しているから、フリツプフロツプ40の
Ｑ出力はサブフレームビツト（DATAとSF）だけから成
る。フリツプフロツプ40の出力は第６図ではDATA＋SFと
記した波形に示されている。この波形は集線データの11
ビツトと、３ビツトのスポイラビツト101と、３ビツト
の保守ビツトと、２ビツトの警報ビツトと４ビツトの切
替データとその後のスポイラビツト（SB＝０）と信号フ
レームビツトSFから成る。もちろん信号フレーミング・
パターンは各データ系列の前後に付いている。

フリツプフロツプ40のＱ出力は排他的OR回路41の入力に
結合されている。この排他的OR回路の他方の入力は÷12
カウンタ42から来ており、これは信号サブフレーム・パ
ターン、すなわち、111000111000と同一の出力を有して
いる。排他的OR出力はＤ型フリツプフロツプ43のＤ入力
に結合されている。フリツプフロツプ43とカウンタ42に
はR4KCLK信号がクロツクとして与えられる。フリツプフ
ロツプ43のＱ出力は÷12カウンタ42をクリア（CLK）す
るのに使用され、これによつてこのカウンタを初期状態
にリセツトする。排他的OR41、÷12カウンタ42、Ｄ型フ
リツプフロツプ43およびこれらの回路を相互接続する方
法は第７図の排他的OR71、÷12カウンタ72、およびＤ型
フリツプフロツプ73の相互接続と同様である。従つて、
期待されるように、第４図の排他的OR41、÷12カウンタ
42、フリツプフロツプ43の相互接続は前述した第７図の
同様の回路と同一の動作を実行する。本発明の容易な理
解を便利にするために、第４図と第７図には本質的に同
一の回路が別個に示されている。しかし、実際上は、こ
のような冗長性に避けることができ、単一の回復回路だ
けを使用できる。

÷12カウンタの出力が12回続けて信号サブフレーム・パ
ターンと一致したときには、カウンタ42は状態12に到達
し、カウンタからの状態12の出力信号は14逓降（÷14）
カウンタ61のクリア（CLR）入力に与えられ、これを初
期のクリア状態にセツトする。実際には、このカウンタ
61をクリアするのに使用される状態12信号は第７図のサ
ブフレーム回路から得られる。カウンタ61のこのリセツ
トすなわちクリアはデータ・ビツトのブロックの次の系
列の直前に行なわれる。÷14カウンタ61、÷３カウンタ
62、÷２カウンタ63、÷５カウンタ64およびそのそれぞ
れの入力NANDゲート65-68それにこれらの回路を相互接
続する方法は第３図のカウンタ33、51、53、55およびそ
のそれぞれの入力NANDゲート34、52、54および56と同様
である。従つて、相互接続されたカウンタ61-64とNAND
ゲート65-68は前述した第３図中の同様の回路と同様に
動作する。極めて短い説明を行なえば、÷14カウンタ61
はその初期状態から、付勢されたNANDゲート65によつて
結合されたR4KCLK信号に応動して14まで計数する。14計
数の状態に達した後で、カウンタ61の出力はNANDゲート
65を消勢し、÷３カウンタ62をその初期状態に設定する
が、その方法は前述の通りである。カウンタ62は入力の
R4KCLK信号に応動して３を計数し、３計数に達した後
で、これはNANDゲート66によつてそれ自身を消勢し、こ
れと同時にこれは÷２カウンタ63をその初期状態にセツ
トする。カウンタ63は次に２を計数し、このとき計数を
終了して÷５カウンタがクリアされる。÷５カウンタ64
は５を計数し、同様にその計数も終了する。

カウンタ61は図面の第６図に示された受信集線クロツク
（RCC）信号を与える。この信号は11個のクロツク周期
だけ高レベル（論理“1"）である。すなわちこれは÷14
カウンタ61が11を計数するまでだけ高レベルである。カ
ウンタ61はそれでも前述したように14まで計数するが、
RCC信号を抽出するには追加の組合せ論理を使用する。

÷３カウンタ62は図面の第６図に示した受信保守クロツ
ク（RMC）信号を与える。この信号は÷14カウンタ61の
計数が終了してから開始され、これはカウンタ62が３を
計数した後で終了する。÷２カウンタ63はその出力にお
いて、図面の第６図に示した受信警報クロツク（RAC）
信号を与える。÷５カウンタ64はこれもまた追加の組合
せ論理によつて４ビツト幅の受信切替クロツク（RSC）
を与える。

RCC、RMC、RACおよびRSCのクロツク信号はデータ端局25
に送られて、ここでこれらはそれぞれのデータ・ビツト
のブロツク（すなわち集線、保守、警報、切替）を周知
の手法に従つてデータ端局の入力バツフア・ストアに書
き込むのに使用される。この代りに、サブフレームチヤ
ネル・ビツト（DATAおよびSF）をRCC、RMC、RACおよびR
SCのクロツク信号とANDすることによつて、データ・ビ
ツトのブロツクを分離することができる。分離されたデ
ータ・ビツトのブロツクは次にデータ端局25の記憶装置
に送られる。

÷14、÷12、÷６、÷５、÷３および÷２のカウンタは
所望の機能を実行するために選択的に接続された通常の
組合せ論理（例えば、AND/ORゲートあるいはNAND/NORゲ
ート）を付けた通常の２進カウンタで構成される。この
形の回路は当業者には周知であり、回路設計の当業者は
容易にこれを設計できる。

本発明を要約すれば次の通りである。

1. 信号情報がｍフレームおきの各多重化されたメツセ
ージワードの第ｎビツト位置において伝送され、信号ビ
ツトの位置はひとつおきのフレームビツト位置における
固有の信号フレーミング・パターンによつて識別される
ようなデイジタル・チヤネル・バンク端局を含むデイジ
タル伝送方式において、該伝送方式はローカル端局にお
いてその間に予め選択されたデータ・ビツトを挿入する
ような間欠的で周期的な方法で信号フレーミング・パタ
ーンを伝送することによつて信号サブフレーム・チヤネ
ルにデータ・チヤネルを時分割多重化する手段（第３
図、第８図）と、遠隔端局において多重化サブフレーム
・チヤネルに埋め込まれた信号フレーミング・パターン
を回復する手段（第７図）と、該回復手段に応動して多
重化サブフレーム・チヤネル中のデータ・ビツトを分離
する回復手段（第４図）とを含むことを特徴とするデイ
ジタル伝送方式である。

2. 前記第１項に記載のデイジタル伝送方式において、
サブフレーム・チヤネルで伝送されるデータに制限を与
えることによつて回復手段の誤同期を防止する手段（第
９図）を含むことを特徴とするデイジタル伝送方式であ
る。

3. 前記第２項に記載のデイジタル伝送方式において、
誤防止手段はデータ・ビツトの系列の所定の位置にスポ
イラ・ビツトを挿入する手段（第９図）を含むことを特
徴とするデイジタル伝送方式である。

4. 前記第１項に記載のデイジタル伝送方式において、
最後に述べた手段はデータ・チヤネルの所定のデータ・
ビツトと同時に生ずるひとつあるいはそれ以上のクロツ
ク信号を発生する手段61-64を含むことを特徴とするデ
イジタル伝送方式である。

5. 前記第１項に記載のデイジタル伝送方式において、
回復手段はサブフレームのビツト周波数と同一の繰返し
周波数と信号フレーミング・パターンに対応するビツト
系列を持つデイジタル信号を発生する手段（72あるいは
42）と、発生されたデイジタル信号を信号フレーミング
・パターンと比較する手段（71あるいは41）と、比較手
段の出力に応動して比較されたビツト・パターンが一致
しないときには、デイジタル信号の発生手段をリセツト
する手段とを含むことを特徴とするデイジタル伝送方式
である。

6. 前記第５項に記載のデイジタル伝送方式において、
比較されたビツト・パターンが所定の回数一致したとき
には、回復手段に応動して付勢信号が該手段に与えられ
ることを特徴とするデイジタル伝送方式である。

7. ローカルとリモートのデイジタル・チヤネル・バン
ク端局を含み、端局の間を複数個の時分割多重チヤネル
において複数個のデイジタル・メツセージが伝送される
ようなデイジタル伝送方式において、ひとつおきのフレ
ームで端局フレーム同期ビツトが伝送される多重化信号
に含められ、ｍフレームおきに各チヤネルの最下位のビ
ツトが信号伝送の目的で借用され、信号ビツトの位置は
ひとつおきのフレームのフレーミングビツト位置に配置
された信号フレーミングビツトの所定のパターンによつ
て識別され、信号サブフレーム・チヤネルのビツトは端
局フレーミングビツトと共に各フレーム毎に変化し、該伝送方式はローカル端局において予め定められたデー
タ・ビツトのブロツクをその間に挿入するような間欠的
で周期的な方法で信号サブフレーム・チヤネルの中にデ
ータ・チヤネルを時分割多重化する手段（第３図、第８
図）と、リモート端局において信号フレーミング・ビツ
ト周波数と同一のくりかえし周波数を有し、信号フレー
ミング・パターンと同一のビツト系列を有するデイジタ
ル・ビツト系列を発生する手段（72あるいは42）と、該
デイジタル・ビツト系列を信号フレーミング・ビツト系
列と比較するための比較手段（71、あるいは41）と、比
較されたビツト系列が一致しないときには該比較手段の
出力に応動して該デイジタル・ビツト系列発生手段をリ
セツトする手段（73あるいは42）とを含み、該系列発生
手段は比較されたビツト系列が所定の回数一致したとき
には付勢信号を発生し、さらに該付勢信号に応動して多
重化サブフレーム・チヤネルのデータ・ビツトを分離す
るのに用いられるクロツク信号を発生する手段（第４
図）を含むことを特徴とするデイジタル伝送方式であ
る。

【図面の簡単な説明】

第１図はデイジタル信号のフオーマツトの図、第２図は本発明に従うデータ・リンク装置を収容するデ
イジタル・チヤネル・バンクの部分の簡単化されたブロ
ツク図、第３図は第２図のブロツクの形式で示されたデータリン
ク装置の送信回路の詳細な説明図、第４図は第２図のデータリンク装置の受信回路の詳細な
説明図、第５図は第３図の送信回路の動作の説明に有用な波形
図、第６図は第４図の受信回路の動作の説明に有用な波形
図、第７図はサブフレーム回復回路の詳細な説明図、第８図および第９図は本発明の原理の実施のために使用
されるいくつかの簡単な論理回路の図である。〔主要部分の符号の説明〕符号特許請求の範囲中の用語第３図、第８図……多重化回路 40、41、42、43、……サブフレーム回復装置第７図……サブフレーム回復装置 61〜64、65〜68……分離手段 61〜64……パルス信号発生手段 RCC、RMC、RAC、RSC……クロツク信号 42、72……デイジタル信号発生手段 41、71……比較手段 43、73……リセツト手段第９図……防止手段

フロントページの続き (72)発明者ジヨセフ・エリ−ト・ランドリイアメリカ合衆国03811ニユ−ハンプシヤ −・ロツキンガム・アトキンソン・ウオ− カ−・ロ−ド20 (56)参考文献特開昭52−94996（ＪＰ，Ａ) 雑誌「ＦＵＪＩＴＳＵ」Ｖｏｌ．24，Ｎｏ．６ＰＰ．855−ＰＰ．867

Claims

【特許請求の範囲】

【請求項１】フレーム内へ組織された時分割多重デイジ
タルメッセージ信号を伝送し受信するデイジタル伝送方
式であって、各フレーム（例えば第１図）は複数のメッ
セージチャネルのそれぞれからのPCMワードとフレーミ
ングビット（フレーム同期ビット）とを有し、ここに各
メッセージチャネル用の信号方式情報は、６フレームご
とに個々のPCMワードの最小下位のビット位置（例えば
８）に信号方式ビット（例えば１−BITの信号）の形で
伝送され、信号方式ビットの位置は１つおきのフレーム
の集合的なフレーミングビット位置（例えばビット19
3）により形成された信号方式サブフレームチャネル内
の６ビットの信号方式フレーミングパターン（例えば11
1000）により認識されるようになしたデイジタル伝送方
式において、該方式は、前記信号方式フレーミングパターンを間欠的
で周期的な方法で、データチャネルからの多重データビ
ット（例えばDATA）のブロックをその間に挿入しながら
伝送することにより、信号方式サブフレームチャネル中
にデータチャネル（例えばDATA）を時分割多重化するた
めの回路（例えば第３図及び第８図）と、多重化サブフ
レーム・チャネル中に埋め込まれた信号方式フレーミン
グ・パターンを回復するサブフレーム回復装置（例えば
第４図の40-43、第７図）とを有し、前記多重化サブフ
レーム・チャネルは、前記サブフレーム回復装置をして
前記信号方式フレーミング・パターンを回復しそして前
記データビット系列が前記信号方式フレーミング・パタ
ーンをエミュレートしないようにするために、前記デー
タビット系列内の所定の場所にスポイラビット（SB）を
含むことを特徴とするデイジタル伝送方式。
【請求項２】特許請求の範囲第１項に記載のデイジタル
伝送方式において、該システムは、更に前記回復装置に
応答し、前記多重化サブフレーム・チャネル中の前記デ
ータビットを分離するための手段（例えば61-68）を含
むことを特徴とするデイジタル伝送方式。
【請求項３】特許請求の範囲第２項に記載のデイジタル
伝送方式において、該分離手段はデータ・チャネル中の
予め選択されたデータ・ビットと同時に生起するひとつ
あるいはそれ以上のクロック信号を発生するパルス信号
発生手段とを含むことを特徴とするデイジタル伝送方
式。
【請求項４】特許請求の範囲第２項に記載のデイジタル
伝送方式において、該回復装置は、サブフレーム・ビット周波数と同一の繰返し周波数と、
信号方式フレーミング・パターンに対応するビット系列
を持つデイジタル信号を発生するデイジタル信号発生手
段と、該発生されたデイジタル信号を信号方式フレーミング・
パターンと比較する比較手段と、該比較手段の出力に応
動して比較されたビット・パターンが一致しないときに
はデイジタル信号発生手段をリセットするリセット手段
とを含むことを特徴とするデイジタル伝送方式。
【請求項５】特許請求の範囲第４項に記載のデイジタル
伝送方式において、比較されたビット・パターンが所定
の回数一致したときには付勢信号がデータ分離手段に伝
達されることを特徴とするデイジタル伝送方式。
【請求項６】特許請求の範囲第４項に記載のデイジタル
伝送方式において、１のスポイラビットは前記デイジタ
ル信号発生手段をリセットするために前記信号方式フレ
ーミング系列の直前に起こることを特徴とするデイジタ
ル伝送方式。
【請求項７】特許請求の範囲第６項に記載のデイジタル
伝送方式において、該システムは更に、前記サブフレー
ムパターンの受信中に前記デイジタル信号発生手段がリ
セットされることを防止するために前記１のスポイラビ
ットの前に先立つ複数のビット内に挿入されるデータを
制限するための手段を有すことを特徴とするデイジタル
伝送方式。