JPH01231524A - ８／９符号変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、音声や映像のディジタル処理に適した８／
９符号変換方式に関する。

［従来の技術］ ＣＤ（コンパクトディス外）プレーヤにより再生される
コンパクトディスクには、信号再生時のトラッキングサ
ーボに適したＥＦＭ　（８／Ｉ　４符号変換）記録が採
用されている。第１０図に示した従来の８／Ｉ４符号器
１は、ＣＩＲＣエンコーダ（図示せず）による誤り訂正
を受けた８ビットデータを、変換テーブルに従って■４
ピントデータに変換する８／Ｉ４変換回路２を有する。

８ビットデータは、８／１４変換回路２だけでなく、ビ
ット変換規則に従う結合ビット候補を発生する結合ビッ
ト候補発生回路３と結合ビット候補のなかから後述のＤ
ＳＶ評価に従って最適結合ビットを決定する結合ビット
決定回路４にも供給され、結合ビット決定回路４にて決
定された最適結合ヒツトを、結合ビット挿入回路５にお
いて８／１４変換回路２の出力であるＩ４ヒツトデータ
間に挿入することにより、１７Ｉビットデータどうしが
結合される。

８／１４変換回路２は、反転を示ず”１′と非反転を示
す“０”の２１４通りの組み合わせパターンのなかから
、［“１”と“Ｉ”の間に“０”が２個以上入り、かつ
、“０”の個数か１０個以内である−１というヒツト変
換規則に従って選出した２”（２５６）通りのパターン
を、変換テーブル化して格納したＲｏＭ（読み出し専用
メモリ）を有しており、入力された８ビットデータは一
義的に対応するＩ７Ｉビットデータに変換される。また
、１／Ｉヒツトデータに間挿する結合ピノ）・の候補を
発生ずる結合ビット候補発生回路３は、例えば先行する
１４ビットデータの最後が“Ｉ”で終わり、後続の１４
ピツトデータか“１”で始まるような場合に対処できる
よう、相前後する１４ビツトデ一タ間に３ヒントの結合
ピノ）・を挿入することで、ヒツト変換規則との整合を
図るものであり、結合しノドとして考えられる４種類の
パターン０００゜００１．０１０．＋００のなかから、
ヒツト変換規則を犯さないパターンを結合ピント候補と
して結合ビット決定回路４に供給する。結合ヒツト決定
回路４は、結合ヒツト候補発生回路３から供給される結
合ビット候補から、相１１１ｊ後する１４ビットデータ
２８ビツトと３ヒツトの結合ビットを合わ且た３１ピッ
ト分の信号の直流成分を示ずＤＳＶ　（Ｄｉｇｉｔａｌ
　Ｓｕｍ　Ｖａｒｉａｔｉｏｎ）を最小にするパターン
を、最適な結合ピッ）・とじて選択するものである。

ところで、ここで扱うＤＳＶとは、１４ピノ）・データ
の信号波形の高レベルを」１点、低レベルを一１点とし
、１４ヒツトデータの進行とともに累積される合計点数
を表すものであり、ＤＳＶの絶対値か小さいほと１４ビ
Ｊトデータの直流成分や低周波成分が少なく、それだけ
コンパクトディスク表面に付いた傷等による影響を受け
にくくなるため、相前後する１４ビットデータの最後に
得られるＤＳＶを最小とする結合ビットか、最適結合ビ
ットとして選択される。

［発明が解決しようとする課題］ 」−記従来の８／１４符号器１は、信号の直ゐ成分を打
ぢ消ずことはできるか、Ｉ４ヒツトデータどうしを接続
する結合ヒツトを含めると８ビットデータの変換にかな
りの冗長ヒントが必要であり、このため信号の伝送帯域
を徒に広帯域化してしまうといった課題を抱えており、
また再生信号の時間軸が揺れたときの符号誤りを起こさ
ないための余裕度（ンソタマージン）を表ず検出窓幅Ｔ
ｖが、ヒツト間隔Ｔに対して０４７Ｔと、比較的小さい
等の課題があった。

また、冗長度を４ビット縮め、８／１４符号器１の５．
＋８Ｔに対し最大符号反転間隔Ｔ　ｍａｘを３２Ｔに短
縮した８／１０符号器は、最小符号反転間隔Ｔ　ｍｉｎ
が０．８Ｔというように比較的小さいために、どうして
も最高記録周波数が高くなってしまい、記録系の分解能
を高めなければならず、高密度記録にも適さない等の課
題があった。

さらにまた、符号変換に伴う冗長ビットが最小のＩヒツ
トで済む８／９符号器は、最小符号反転間隔Ｔ　ｍｉｎ
を僅かにせよ０８９Ｔまで拡張できるか、最大符号反転
間隔Ｔ　ｍａｘか２０Ｔとかな′り大であるため、記録
周波数帯域が広帯域化する課題があり、また変換により
得られる９ビットデータのうち、ＤＳＶがもっとも小さ
い＋１又は−１をとるデータは各１２６個ずつ計２５２
個存在するが、直流成分を抑制するためこれらのＤＳＶ
最小データを、ＤＳＶの極性に応じて２種類の変換テー
ブルに割り当て、ＤＳＶ積算値を零収束させるよう両変
換テーブルを使い分けるようにした場合でも、２種類の
変換テーブルに分散配置される残り３００個の９ビット
データのＤＳＶが、±３゜±５．±７．±９と比較的大
きいため、どうしても変換データのＤＳＶ積算値が変動
しやすく、直流成分の突発的な変化か避けられない等の
課題があった。

［課題を解決するための手段］ この発明は、上記課題を解決したものであり、８ヒツト
データを９ビットデータに符号変換する８／９符号変換
方式であって、２５６個の８ピソトデータを、そのうち
の４個を除き、データ個々の直流バランスを示すＤＳＶ
の絶対値が１である９ビットデータに変換し、残る４個
についてはＤＳＶの絶対値が３の９ビットデータに変換
する主変換テーブルと、２５６個の８ビットデータを、
ＤＳＶの絶対値が３以上の９ビットデータに変換する副
変換テーブルとを用意し、変換のつど更新されるＤＳＶ
積算値が、あらかじめ設定した一定範囲内にあるときは
、主変換テーブルに従って符号変換を実行し、また前記
ＤＳＶ積算値が前記一定範囲を逸脱したときは、ＤＳＶ
積算値が零に収束するよう、主副いずれか適当な変換テ
ーブルに従って符号変換を実行することを特徴とするも
のである。

［作用］ この発明は、２５６個の８ビットデータを、そのうちの
４個を除き、データ個々の直流バランスを示すＤＳＶの
絶対値が１である９ビットデータに変換し、残る４個に
ついてはＤＳＶの絶対値が３の９ビットデータに変換す
る主変換テーブルと、２５６個の８ビットデータを、Ｄ
ＳＶの絶対値が３以上の９ビットデータに変換する副変
換テーブルとを用意し、変換のつど更新されるＤＳＶ積
算値が、あらかじめ設定した一定範囲内にあるときは、
主変換テーブルに従って符号変換を実行し、また前記Ｄ
ＳＶ積算値が前記一定範囲を逸脱したときは、ＤＳＶ積
算値か零に収束するよう、主副いずれか適当な変換テー
ブルに従って符号変換を実行することことにより、ＤＳ
Ｖ積算値を一定限度枠内に保ったまま、変換信号の直流
成分を打ち消し、ＲＬＬＣ則を満たす高能率符号の生成
を可能にする。

［実施例］ 以下、この発明の実施例について、第１図ないし第９図
を参照して説明する。第１図は、この発明の８７９符号
変換方式を適用した８／９符号器の一実施例を示す回路
構成図、第２図ないし第９図は、いずれも第１図に示し
た８／９符号器の符号変換に用いる変換テーブルを示す
図である。

第１図中、８／９符号器１１は、８ビットデー夕を９ビ
ットデータに符号変換するものであり、−の８ビットデ
ータに対して互いに異なる９ビットデータを対応させる
主副一対の変換テーブルを用意し、ＤＳＶ積算値の零収
束と最大符号反転間隔Ｔ　ｍａｘの上限抑制を考慮しつ
つ、適当なテーブルを選択して符号変換を行う。主変換
テーブルと副変換テーブルは、第２図ないし第９図に示
したように、１６進数表現した２５６個の入力８ピツト
データをアドレスとし、ＤＳＶの極性が逆の関係にある
別個の９ビットデータを変換ＲＯＭ］３に格納したもの
であり、両テーブルとも、前半の８ビットデータ（００
）ｏ〜（７Ｆ）Ｈと後半の８ビットデータ（８０）Ｈ〜
（ＦＦ）　Ｈとで、ＤＳＶの極性を逆転させるよう構成
しである。なお、変換データのＤＳＶは、２の補数で表
示され、９ビットデータの上位側に５ビットデータとし
て結合させてテーブル内に格納しである。

実施例では、主変換テーブルの前半では、８ビットデー
タ（００）ｎと（０２）Ｈ〜（７Ｆ）Ｈに対し、ＤＳＶ
が＋１の９ビットデータを割り当て。

（０１）Ｈ，（０２）Ｈの２個の８ビットデータに対し
、ＤＳＶが＋３の９ビットデータを割り当てである。ま
た、主変換テーブル後半では、８ビットデータ（８０）
Ｈ〜（ＰＣ）ｕと（ＦＦ）Ｈに対し、ＤＳＶが−１の９
ビットデータを割り当て、（ＦＤ）Ｈ，（ＦＥ）Ｈの２
個の８ビットデータに対し、ＤＳＶが−３の９ビットデ
ータを割り当てである。従って、主変換テーブル全体と
しては、２５６個の８ビットデータのうちの２５２個を
、ＤＳＶが＋１すなわち９ビツト中ピツト“１”が４個
又は５個占める２５２通りの９ビットデータに変換し、
残る４個についてはＤＳＶの絶対値が３の９ビットデー
タに変換することになる。また、ＤＳＶ絶対値が１の９
ビットデータは、記録再生特性に良い影響を与えるよう
、符号反転回数が多いものほど、入力８ビットデータの
最大値と最小値の中間にあって出現頻度のもっとも高い
データ（７Ｆ）Ｈ，（８０）　Ｈの近くに配置しである
。

一方、副変換テーブルでは、ＤＳＶ絶対値が３以上の９
ビットデータを寄せ集めてあり、８ビッ）・データの（
ＯＯ）　ｏと（０］　）　）ｌに対し、９ピツ）・デー
タ（０００）ｏと（００１）　Ｈを割り当て、８ビット
データの（ＦＥ）ｎと（ＦＰ）＋（に対し、９ヒツトデ
ータ（ＩＦＰ、）ｏと（ＩＦＦ）ｕを割り当てである。

また、８ヒツトデータの最大値ど最小値の中間値である
（　７　Ｅ　）　＋＋と（８０）　ｎを中心に、Ｉ）　
Ｓ　Ｖの絶対値か小さいものから順に対応させ、さらに
同−Ｄ　Ｓ　Ｖの９ビツトデ一タ群については、符号反
転回数か多いものほど」１記中間値の近くに配置しであ
る。すなわち、副変換テーブル内の９ピソトデークは、
そのＤＳＶにより、↓３．±５．±７．±９のグループ
に分類され、各グループごとに、符号反転回数の多寡に
応じた配置か施される。

ここで、８ヒソ）・データは、まず初段のＤフリップフ
〔ノツプ回路１２を経て変換ＲＯＭ＋３に送り込まれる
。そして、変換ＲＯＭ＋３内のいずれか一方のテーブル
に従って１４ヒツトデータに変換された後、Ｉ・“位９
ビットと」二位５ピノ）・及び下位Ｉヒツトか、それぞ
れ外部出力用の並・直列変換回路１４とＤＳＶ積算回路
１５及びテーブル選択回路１６に供給される。ＤＳＶ積
算回路１５は、変換ＲＯＭｌ３の」−位５ヒツト出力に
それまでのＤＳＶを加算することでＤ　Ｓ　Ｖ積算値を
更新する加算回路１７ど、この加算回路Ｉ７の出力をラ
ッチするＤフリツブフロ１プ回路１８からなり、現在の
ＤＳＶ積算値を表すＤフリツブフロ１プ回路１８の出力
か加算回路１７の被加算入力とされる。

加算回路１７から得られるＤＳＶ積算値は、デープル選
択回路１６内に設けた比較括準が＋９と−９の比較回路
１９．２０に供給され、ＤＳＶ積算値があらかじめ設定
した一定範囲−９〜）９内にあるかどうか判定される。

比較回路１９．２０の比較結果は、オアゲート回路２１
を経てＤフリップフロップ回路２２に供給され、そこで
ラノヂされる。Ｄプリン１フ０２１回路２２のラッチ出
力は、実施例の場合、ナントゲート回路２３とノアゲー
ト回路２４を介して変換ＲＯＭ１３のテーブル選択入端
子に供給され、ＤＳＶ積算値が−９〜＋９の範囲内にあ
る場合は、■〕フリップフロップ回路２２のロウレベル
のラッチ出力をもって主変換テーブルの選択が実行され
る。なお、ロウレベル出力を主変換テーブル選択信号よ
するノアゲート回路２４は、ナンドゲ−１・回路２３の
出力を一力の入力とするとともに、入力８ヒントデータ
の最」１位ヒソ）・とＩ）　Ｓ　Ｖ積算回路１５から得
られた１）　Ｓ　Ｖ積算値の最１−位ヒｙ　ｂとの排他
的論理和をとるエクスクル−ノブオアゲート回路２５の
出力を他方の人力とする。この場合、入力８ビットデー
タの最上位ピットは、その“０”、“１”が選択テーブ
ルの前半か後半か、ずなわち出力９ヒツトデータのＩ）
　Ｓ　Ｖの正負に対応し、またＤＳＶ積算値の最り位ヒ
ノｂは、その“０”、“１”がＩ〕ＳＶ積算値のＩＦ負
を示す。

ところて、ナノ）・デーＩ・回路２３には、Ｉ）　Ｓ　
Ｖ積算値の範囲を示すデータを出力するＤフリップフロ
ップ回路２２の外に、１バイ］・クロック前に保持した
ノアケート回路２４の出力をもって副変換テーブルの連
続使用を禁１１−するＤフリップフロップ２６と、Ｄ　
Ｓ　Ｖ積算値の範１ｍに関係なく主変換テーブルの選択
を強制し、相前後する２個の９ヒツトデ一タ間で“０”
又は“１”を１４ビツト以」二連続させないようにする
２個のナントゲート回路２７．２８が接続しである。一
方のナントゲート回路２７には、入力８ヒツトデータの
各ビットをそれぞれインバータ回路２９にて符号反転し
たデータと、１ハイ）・クロック前の出力９ビットデー
タの最下位ヒツトを保持するＤフリツブフロ１プ回路３
０のラッチ出力が供給される。このため、入力８ビット
データが（００）＋（て、１バイトク［７ノク前の出力
９ピットデータの最下位ビｙ　ｈが“０”であるとき（
」、ナントゲート回路２７のロウレベルの出力により、
必ず主変換テーブルによる符号変換か実行される。また
、他方のナントゲ−ｌ−回路２６には、人力８ビットデ
ータの各ヒＪ）・と、１バイ）・クロック前の出力９ヒ
ノ）・データの最下位ヒソＩ・を保持するＩ〕フリップ
フロップ回路３１のラッチ出力が供給される。このため
、人力８ヒノ）・データが（ＦＦ）＋＋でＩバイＩ・ク
ロック前の９ヒツトデータの最ド位ピッ）・が“１”て
あるときは、ナントゲート回路２６のロウレベル出力に
より、必ず主変換テーブルによる符号変換が実行される
。

いまここで、仮にＤＳＶ積算値が０１００１すなわち＋
９であるときに、８ビットデータとしてアドレス（０３
）ｏに対応する００００００１１か送られてきたとする
。この場合、ノアゲート回路２１．２４の出力は、とも
にロウレベルであるため、主変換テーブルによる符号変
換が実行され、アドレス（０３）Ｈに対応するデータ０
０００１１１１＋１００００が出力される。なお、この
ときの出力データの上位５ビツト００００１は、９ヒ゛
ツトデータ＋１１１１００００のＤＳＶ＋］を表してお
り、これがＤＳＶ積算回路１５内でそれまでのＤＳＶ積
算値＋９に加算される結果、ＤＳ■積算値は＋　Ｉ　Ｏ
に変化する。

次に、入力８ビットデータとして（５Ｄ）Ｈが送られて
きたとする。この場合、ＤＳＶ積算値が＋９を越えた時
点で既にノアゲート回路２】の出力がハイレベルに変化
しているため、ナントゲート回路２３の出力はロウレベ
ルとなる。一方、エクスクル−シブオアゲート回路２５
の出力もロウレベルであるため、最終段のノアゲート回
路２４の出力はハイレベルとなり、副変換テーブルが選
択される。このため、ＤＳＶが−３の９ビットデータ０
１１００１０００が選択され、ＤＳＶ積算値は＋７と零
個に引き戻されることになる。

なお、（ＯＡ）　Ｈに続く入力８ビットデータとして、
（５Ｄ）ｏではなく、（００）Ｈが送られてきたとする
。この場合、１バイトクロツク前に出力した９ビットデ
ータの最下位ビットが“０”であったため、ナントゲー
ト回路２７の出力がハイレベルとなり、ノアゲート回路
２４のロウレベル出力を受けた変換ＲＯＭ１３では、Ｄ
ＳＶ積算値が＋９を越えているにも拘わらず、主変換テ
ーブルが選択される。その結果、ＤＳＶ積算値は十ＩＩ
と過渡的に零から発散する側に振れることになるが、例
えば副変換テーブルを選択することで、後続の９ビット
データも定まらないうちに、既に“０”が１３ビツトも
連続してしまい、１４ビツトを越える“Ｏ”の連続か避
けられなくなるといった不都合を回避することができる
。

また、人力８ビットデータ（５Ｄ）　Ｈに対して副変換
テーブルを使って符号変換した場合は、次に変換される
８ビットデータのいかんによらず、Ｄフリップフロラプ
回路２６のロウレベルのＱ出力が、ナントゲート回路２
３の出力をハイレベルとするため、ノアゲート回路２４
の出力はロウレベルであり、必ず主変換テーブルによる
符号変換が実行される。

こうして、次々に送られてくる８ビットデータは、ＤＳ
Ｖ積算値を零に収束させる方向で９ビットデータに符号
変換されていくわけであるが、入力８ビットデータのビ
ット間隔Ｔに対し、出力９ビットデータのビット間隔す
なわち最小符号反転間隔Ｔ　ｍｉｎは、８／９・Ｔ（６
０，８９Ｔ）で表される。そして、てきうる限り短けれ
ばよいとされる最大符号反転間隔Ｔ　ｍａｘは、出力９
ビットデータが１１１１１００００．００００００００
１と続く最悪のケースを想定することで、１３個の“Ｏ
′が持続する期間、すなわち１３Ｔｍｉｎ（−１１，６
Ｔ）となる。

このように、上記８／９符号器１１は、２５６個の８ビ
ットデータを、そのうちの４個を除き、データ個々の直
流バランスを示すＤＳＶの絶対値が１である９ビットデ
ータに変換し、残る４個についてはＤＳＶの絶対値が３
の９ビットデータに変換する主変換テーブルと、２５６
個の８ビットデータを、ＤＳＶの絶対値が３以上の９ビ
ットデータに変換する副変換テーブルとを用意し、変換
のつど更新されるＤＳＶ積算値が、あらかじめ設定した
一定範囲（−９〜＋９）内にあるときは、主変換テーブ
ルに従って符号変換を実行し、またＤＳＶ積算値が上記
一定範囲を逸脱したときは、ＤＳＶ積算値が７零に収束
するよう、主副いずれか適当な変換テーブルに従って符
号変換を実行する構成としたから、常用される主変換テ
ーブルから得られる９ビットデータは、そのほとんどが
ＤＳＶ＋１又は−１であり、これにより通常の変換にあ
っては、ＤＳＶ積算値の変化を十分抑制し、変換データ
の直流成分を緩やかに無比することができ、またＩ）　
Ｓ　Ｖ積算値が過渡的に−９〜＋９の範囲を逸脱したと
きも、主副一対の変換テーブルの選択によりＤＳＶ積算
値の発散が防止されるため、９ヒツトデータのＤＳＶ積
算値を常に一定限度枠−１２〜＋１２内に制限した上で
、直流成分の極端な変動を抑制することができる。

また、２５６個の入力８ヒツトデータをアドレスをイ〕
っ変換ＲＯＭ１３に、主副一対の変換テーブルを格納し
、さらに出力９ピノ）・データの読み出しに必要なりＳ
Ｖ積算回路Ｉ５やテーブル選択回路１６等をイリ加した
ことで、最小符号反転間隔Ｔｍ１ｎが０８９Ｔで、最大
符号反転間隔Ｔ　ｍａｘが１１．６Ｔ、そして検出窓幅
Ｔｗか０．８９ＴのＲＬ　Ｌ　Ｃ（Ｒｕｎ　Ｌｅｎｇｔ
ｈ　Ｌｉｍ１ｔｅｄ　Ｃｏｄｅ）則を満たず９ビットデ
ータを得ることができ、小規模ＲＯＭの特徴を活かした
ＰＬＡ化と回路全体の構成の簡単化を図ることができる
。

なお、Ｌ記実絶倒において、主変換テーブルと副変換テ
ーブルの選択尺度となるＤＳＶ積算値の範囲は、−９〜
＋９に限定する必要はなく、入力８ビットデータの出現
頻度分布等に合わせ、適宜変更することもできる。

［発明の効果］ 以」二説明したように、この発明は、２５６個の８ビッ
トデータを、そのうちの４個を除き、データ個々の直流
バランスを示ずＤＳＶの絶対値が１である９ヒツトデー
タに変換し、残る４個についてはＤＳＶの絶対値が３の
９ビットデータに変換する主変換テーブルと、２５６個
の８ビットデータを、ＤＳＶの絶対値が３以」−の９ビ
ットデータに変換する副変換テーブルとを用意し、変換
のつと更新されるＤＳＶ積算値が、あらかじめ設定した
一定範囲内にあるときは、主変換テーブルに従って符号
変換を実行し、また前記ＤＳＶ積算値が前記一定範囲を
逸脱したときは、ＤＳＶ積算値が零に収束するよう、主
副いずれか適当な変換テーブルに従って符号変換を実行
するようにしたから、鹿角される主変換デープルから得
られる９ビットデータは、そのほとんどがＩ）　Ｓ　Ｖ
　−１−１又は−１であり、これにより通常の変換にあ
っては、ＤＳＶ積算値の変化を十分抑制し、変換データ
の直流成分を緩やかに無比することができ、またＤＳＶ
Ｍ算値が過渡的に一定範囲を逸脱したときら、主副一対
の変換テーブルの選択によりＤＳＶ積算値の発散が防止
されるため、９ビットデータのＤＳＶ積算値を一定限度
枠内に制限した」二で、直流成分の極端な変動を抑制す
ることができ、さらにまた２５６個のアドレスをもつ変
換ＲＯＭに、主副−対の変換テーブルを格納し、９ビッ
トデータの読み出しに必要なりＳＶ積算回路やテーブル
選択回路を付加することで、最小符号反転間隔と最大符
号反転間隔がＲＬ　Ｌ　０則を満たす９ビットデータか
得られるので、小規模ＲＯＭの特徴を活かしたＰ　ＬＡ
化と回路全体の構成の簡単化を図ることができる等の優
れた効果を奏する。

【図面の簡単な説明】

第１図は、この発明の８／９符号変換方式を適用した８
／９符号器の一実施例を示す回路構成図、第２図ないし
第９図は、いずれも第１図に示した８／９符号変換器の
符号変換に用いる変換テーブルを示す図、第１０図は、
従来の８／１４符号器の一例を示す回路構成図である。 １］、、、８／９符号器、１３　　　変換ＲＯＭ、＋５
．、、ＤＳＶ積算回路、＋６．、、ｙ−プル選択回路。

Claims (1)

【特許請求の範囲】
1. ８ビットデータを９ビットデータに符号変換する８／９
   符号変換方式であって、２５６個の８ビットデータを、
   そのうちの４個を除き、データ個々の直流バランスを示
   すＤＳＶの絶対値が１である９ビットデータに変換し、
   残る４個についてはＤＳＶの絶対値が３の９ビットデー
   タに変換する主変換テーブルと、２５６個の８ビットデ
   ータを、ＤＳＶの絶対値が３以上の９ビットデータに変
   換する副変換テーブルとを用意し、変換のつど更新され
   るＤＳＶ積算値が、あらかじめ設定した一定範囲内にあ
   るときは、主変換テーブルに従って符号変換を実行し、
   また前記ＤＳＶ積算値が前記一定範囲を逸脱したときは
   、ＤＳＶ積算値が零に収束するよう、主副いずれか適当
   な変換テーブルに従って符号変換を実行することを特徴
   とする８／９符号変換方式。