JPS60109358A - ２進デ−タの符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、２進データの符号化装置に関し、特にたと
えば２進データを磁気テープまたは磁気ディスクのよう
な記録媒体に記録するのに適した符号データに変化する
装置に関する。

［従来技術］ 第１図は従来の２進データの記録再生方法を示すタイム
チャートである。特に第１図（ａ　”）は元の２進デー
タのビットパターンの一例を示し、０゜１はそれぞれビ
ットの論理ｒＯＪ、ｒ１Ｊを表わし、Ｔｏはビット間隔
を表わす。また、第１図（ｂ）は第１図（ａ）に対応す
るＮ　ＲＺ　（ｎ０ｎｌ’ｅｔｕｒｎ　ｔｏ　ｚｅｒｏ
）方式による記録を示し、図に示づ゛矩形波の頂部は記
録媒体における「磁束正方向」を、矩形波の底部は記録
媒体における「磁束負方向」を示す（以下同じ）。

第１図（ｂ　）のような記録を読出すと、磁束の変化点
においてパルスを発生し、第１図（Ｃ）に示すような信
号を得、これから第１図（ｂ）の信号を再生することが
でき、また同時にビット間隔Ｔｏを再生して第１図（ｂ
）の信号を第１図＜ａ　＞に示す元の２進データに復調
することができる。

第１図（（１）は第１図（ａ）に対応するＮ　Ｒ’Ｚ１
　（ｎｏｎｒｅｔｕｒｎ　ｔｏ　ｚｅｒｏ　１ｎｖｅｒ
ｔｅｄ　）方式にょる記録を示す。このＮＲＺ　Ｉ方式
では、第１図（ａ　）における論理「１」のビットに対
応して磁束を変化しく第１図に示す例では正方向の磁束
から負方向の磁束へまたは負方向の磁束から正方向の磁
束へ反転する）論ｌｌ！ｒＯＪのビットに対応しては磁
束を変化しない。第１図（ｄ　）の記録を読出すと、第
１図（ｅ）のパルス信号を得て、これから第１図（ａ　
”）に示す元の２進データに復調することができる。

今、符号化列で論理「１」とそれに続く論理「１」との
間にある論理「Ｏ」の数（ゼロランレングスと称す）を
考え、その数が最小のものをｄとし、最大のものを１〈
とする。前述のＮＲＺ　１方式を用いると、最小磁化反
転間隔は互いに連続する２つのビットの論理かともに「
１」のときすなわちｄ＝Ｑのときに起こりビット間隔Ｔ
ｏに等しく、または情報信号のビットを検出する際の最
大許容位相誤差すなわち検出窓幅Ｔｗもビット間隔Ｔｏ
に等しくなる最小磁化反転間隔（ｄ＋１）ＴＯの逆数を
ビットレートと称し、ビットレートが大きくなることは
伝送帯域幅が増加することであり、再生信号のＳ／Ｎ比
が悪化することになる。４また検出窓幅Ｔｗが大きいこ
とは再生信号（たとえばＭ１図（ｅ　）に示すパルス）
からクロックパルス（すなわちビット間隔Ｔｏのパルス
）を作成し、このクロックパルスを用いて再生信号を復
調する（すなわち第１図（ｅ）から第１図（ｄ　）の波
形を作成しこれから第１図（ａ）に示す元の２進情報信
号を決定する）場合クロックパルスと再生信号との間の
位相誤差の許容値を大きくすることができることを意味
し、換言すれば復号化能力が増加することを意味する。

ＮＲＺ　Ｉ方式では冗長ビットを付加することがないの
で、他の方式に比べＴＶが大きくなるが、元の信号（第
１図（ａ　）において論理ｒＯＪの信号が連続するとす
なわちＫが大きくなると、第１図（ｅ）に示す再生信号
にはその間パルス信号が出力されず、この信号からクロ
ックパルスを作成することが困ｆＩｔになる。

したがって、第１図＜ａ　＞に示す元の信号において論
理「０」のビットが長時間連続することを避けるためデ
ータ列を成る一定のビット数のブロックに分け、にの値
が制限されるよう予め定めたアルゴリズムに従って信号
を変換して記録することが行なわれている。

その−例として８／９変換変換化方式を説明する。元の
データ列を８ビツトごとに分離し、分離されたデータ列
を（×１＋　２　＋・・・×７１Ｘ８）とし、この８ビ
ツトのデータ列を９ビン１〜のデータに変換する。変換
後のデータ列を（Ｚ　＋　＊　Ｚ２　＋・・・Ｚ８．ｚ
９）とする。第３図は変換前のデータ列と変換後のデー
タ列のデータフォーマットを示している。データ列（Ｘ
　Ｉ　＋　×２　＋・・・×７．×８）を第１のサブデ
ータ（ｘ２ｒ　ａ＊Ｘ４）と第２× のサブデータ（Ｘｓ、Ｘｓ）と第３のサブデータ（×＋
　＋　×？　＋　×８　＞とに分解する。次に第１のサ
ブデータの論理和出力をＭ、としくすなわちＭｌ−×２
　＋×６　＋Ｘ　４　）　、第２のサブデータの論理和
出力をＭ２としくずなわちＭ２−Ｘ　、　十ｘ６）、Ｍ
７．Ｍ２の論理に従って第２図に示す符号化アルゴリズ
ムにより各８ビツトの変換データを３個（仮に第７、第
８、第９のサブデータという）作成する。こうすると、
３個の変換サブデータの中にはいずれも論理「１」のビ
ットが少なくとも１個は存在することになり、かつ第２
図からも明らかなように第７．第８．第９の各サブデー
タを周期的に循環配列したときその中で論理「０」のビ
ットが連続する最大数は３以下（Ｋ　＝　３　＞となる
。第２図に示す条件において、ＭＩ　ＸＭ２＝１は第１
のサブデータ（×２．８．Ｘ、ン中にも× 第２のサブデータ（ｘ５　＋　×６　）中にも論理「１
」のビットが含まれていることを意味し、ＭＩ　ＸＭ２
−１は第１のサブデータ中には論理「１」のビットが含
まれているが、第２のザブデータのビットはすべて論理
ｒＯＪであることを意味し、Ｍ。

ＸＭ２−１は第１のサブデータの各ピッ１へはすべて論
理「０」であるが、第２のザブデータの中には論理「１
」のビットが含まれていることを意味し、Ｍｌ　ＸＭ２
　＝１は第１のサブデータも第２のサブデータも論理「
１」のビットを含まないことを意味する。したがって、
以上の条件に応じ第２図に示す符号化アルゴリズムによ
り第７．第８゜第９のサブデータを作成ずれば、ＭＩ　
ＸＭ２　＝　’１のときｚ２は論理ｒＩＪ、ｚ＋かＺｓ
かｚ６のうち少なくとも１つは論理ｒＩＪ、ｚ、かｚ６
のうちの少なくとも１つはｈ埋ｒＩＪ１ＭＩ　ＸＭ２　
＝１のときＺ＋　＋　Ｚｓは論理ｒ１Ｊ、Ｚ７ｈ＋ｚ６
か７９のうち少なくとも１つは論理ｒｌＪ、ＭＩＸＭ２
＝１のときＺ＋　＋　Ｚ４は論理ｒＩＪ、Ｚ７かｚ８の
うち少なくとも１つは論理ｒＩＪ、ＭＩＸＭ２−１のと
き１１とｚ２とＺｓとＺｓとは論理「１」となり、第７
、第８、第９の各サブデータを周期的に循環配列したと
きその中で論理「０」のビットが連続する最大数は３以
下となる。

第２図に示づ゛符号化アルゴリズムを論理式で表示する
と、 Ｍ、　−Ｘ　２＋Ｘ　、　＋Ｘ　、　・・・（２−１）
Ｍｚ＝Ｘｓ＋Ｘ６　・・・（２−２） Ｚ　＋　−Ｘ　Ｉ　ＸＭＩ　ＸＭ２　＋Ｍｌ　＋Ｍ２・
・・（３−１） Ｚ　ｚ　−Ｍｌ　ＸＭ２　＋Ｍ＋　ＸＭ２・・・　（３
−２） ｚ　Ｉｌ　−×　８　・・・　（３−３）Ｚ　４　＝Ｘ
　２　ＸＭＩ　Ｘｔｖ１２　＋Ｘ　＋　ＸＭ、ｘｖ。

十Ｘ　、ＸＭＩ　ｘＭｚ　ＩＶＩ　ＸＭ２＝Ｍ＋　Ｘｔ
ｖｌｚ　＋×２　ＸＭ２　＋Ｘ　＋　ｘＴ７＋十ｘ　、
　ｘｘ　２　・・・（３−／Ｉ　）Ｚ　５　＝Ｘ　３　
ｘＭ＋　ＸＭ２　＋ｌＶｌ＋　ＸＭ２＋　Ｍ　、Ｘ　Ｍ
　２ ＝Ｍｚ　＋Ｘ　３　ＸＭＩ　−（３５ンＺ　Ｇ　＝Ｘ　
４　ＸＭＩ　ＸＭ２　＋Ｘ　ｙ　ＸＭＩ　ＸＭ２＋Ｘ、
×扇＋　ＸＭ２　＋Ｘ　７　ｘＭ＋　Ｘ側。

＝＝ｘ　、ｘＭ、ＸＭ２　→−×　７　×Ｍ２十Ｘ　、
ＸＭ、ＸＭ２　・・・（３−６＞７７−ｘｓ　ＸＭ　＋
　Ｘ　ＦＡ　２　＋Ｘ　２　Ｘ　ＩＶＩ　Ｉ　Ｘ　Ｍ２
＋ｘ　５　ＸＭ、ＸＭ２　＝Ｘ　５　ＸＭｚ＋Ｘ　２　
Ｘ！Ｖｌ、ＸＭ２　・・・　（３−７ンｚ　６　＝ｘ　
、ＸＭ２　＋Ｘ　、ｘＭ＋　ＸＭ２・・・　（３−８） Ｚ　９　＝Ｘ　７　ＸＭＩ　ＸＩＶＩ２　＋Ｘ　４　Ｘ
ｆｖｌ＋　ＸＭ２−Ｘ　７　ｘＭ２　＋Ｘ　４　ｘＭ、
　ＸＭ２＋　Ｍ　＋　ｘ　Ｍ　２　・・・　（３−９）
となる。

復号化の場合には、まずビット１２　＋　ＺＳ　＊　Ｚ
７．１８の論理により第２図から変換時のＭ、。

Ｍ２の論理を知ることができる。すなわち、Ｚ２ｘ（ｚ
、＋ｚａ）＝１ならばＭＩ　ｘＭ２　＝１．Ｚ２ｘｚ　
Ｓ＝１ならばＭＩ　ｘＭ２　＝１．Ｚ　２　ＸＺ　ｓ−
１ならばＭ　＋　ｘＭ　２　”＝　’１　＊　Ｚ　２　
Ｘ　ｉ７　Ｘ　Ｚ　Ｂ　＝１ならばＭＩＸＭ２＝１であ
って、復号化データは ＸＩ＝ＺＩ２２　（２７＋２　８　）　＋　Ｚ４Ｚ２Ｚ
５十ｚ　６ｚ　２　ｚ　５　＋ｚ　、　ｚ　２　ｚ　、
　ｚ　８・・・　（４−１） ｘ、、＝ｚ、ｚｚ　（Ｚ７　＋Ｚａ、）＋Ｚ７Ｚ２Ｚｘ
・・・　（４−２） ｘ　３　＝ｚｓｚｚ　（Ｚ’？　＋Ｚａ、＞４−ＺａＺ
２Ｚｓ・・・　（４−３） Ｘ　、ｔ−ｚ　６ｚ　２（ｚ　、＋ｚ　８　）　＋ｚ　
９　ｚ　２ｚ　。

・・・　（４−４） Ｘ、＝Ｚ、Ｚ２　（Ｚ、＋２’５）＋Ｚ、Ｚ　２　Ｚ、
。

・・・　（４−５＞ Ｘ６　−ｚ　８　ｚ　２　（Ｚ７　＋−ｚ　８　）＋ｚ
６ｚ　２　ｚ。

・・・　（／ｌ０） Ｘ　７　＝　Ｚ　ｇ　Ｚ　２　（Ｚ　７　＋　Ｚ　６　
）　−４−Ｚ　６　Ｚ　２　Ｚ　５＋ｚ　９ｚ　２ｚ　
ｊ＋ｚ　、ｚ　２ｚ　、ｚ　６・・・　＜４−７） ｘ　６　＝ｚ　、　・・・　＜４−８）となる。

第４Ａ図は８／９変換変換化方式で２進データ列を符号
化する従来の符号化装置を示すブロック図である。第４
Ｂ図は第４Ａ図の装置で符号化されたデータを元のデー
タに復号プる従来の復号化装置を示すブロック図である
。図において、入力端子１には、符号化すべき元のデー
タが入力される。また、入力端子２には、元のデータの
クロックが入力される。サブクロック発生器４は、入力
端子２からのタロツクを入力して８ビットごとのサブク
ロックを発生する。また、入力端子１から入力された元
のデータはサブクロック発生器で発生されたサブクロッ
クとともに直列入力並列出力シフトレジスタ５の直列入
力端子から入力され８ビツトごとに並列出力端子から第
１．第２．第３の各サブデータに分離して出力される。

各サブデータはプログラム・アレイ・ロジック（以下Ｐ
△［と称す）６に入力され、前述の式（２−１＞　。

（２−２＞および式（３−１）〜（３−９）の論理に従
って、第７．第８．第９の各サブデータが作成される。

変換されたサブデータは第７．第８゜第９のサブデータ
の順序に配列されて並列入力直列出力シフトレジスタ７
の並列入力端子から入力される。この入力のためのロー
ドタイミング信号には、サブクロック発生器４から得た
サブクロックを用いる。このようにしてシフトレジスタ
７に入力した人力信号を入力端子３から与えられる変調
クロック（元のクロックの９／８の周波数のクロック）
でシフトすれば、直列出力端子８から符号化後のデータ
（以下符号化データと称す）を得、この符号化データを
記録に用いることができる。

次に、上記の記録を再生して符号化データと変調クロッ
クが得られる。１４８図に示す入力端子９には符号１ヒ
データが与えられる。また、入力端子１０には変調クロ
ックが与えられる。リーブクロック発生器１２は入力端
子１ｏがら変調クロックを入力して９ビツトごとのサブ
クロックを発生する。このサブクロツタは直列入力並列
出力シフトレジスタ１３に与えられる。また、入力端子
９に入力された符号化データはシフ１〜レジスタ１３の
直列入力端子から入力され９ビツト・ごとに並列出力端
子から第７．第８．第９の各ザブデータに分離して出力
される。各ザブデータ（ユＩ”ＡＬ１４に入力され、前
述の式（４，−１）〜Ｃ４−８ンの論理に従って（×、
＋　Ｘ　２　＋・・・×７．×８）の各ビットが作成さ
れ、上記の順ＩＹに配列されて並列入力直列出力シフト
レジスタ１５の並列入力端子から入力される。この入力
のためのロードタイミング信号にはサブクロック発生器
１２がら得た］ノブクロックを用いる。このようにして
シフトレジスタ１５に入力した信号を入力端子１１がら
入力され元のクロック（変調クロックの８／９の周波数
のり、ロック）でシフトすれば直列出力端子１６から元
のデータを１ｑることができる。

以上、従来の２進データの符号化装置の一例を８／９変
換変換比方式について説明した。ところで、回転トラン
スを介するような記録再生系においては記録信号の低周
波成分が少ないことが必要とされる。もし、低周波成分
が大きくなると記録信号波形は第５図に示すようになり
、有効記録電流（第５図において矢印で示ブ大きさの電
流）が電流の反転向きによって大きく違うことになり、
最適記録にはほど遠いものとなる。上記の８／９変換変
換比方式は、低周波成分が大きいので、上記のような記
録再生系には適さない。

上述の欠点を少なくする１つの符号化方式として、従来
８−１０ブロツクコ一ド変換方式があった。この変換方
式は、８ビツトの入力信号２５６通り（２８）に対し１
０ピッ］−の変換コードを与えるものである。１０ビツ
トの信号のうち５ビツトが論理「１」で残り５ビツトが
論理「０」である符号の組合わせは、２５２通り（、。

Ｃｓ）でこの符号を変換コードとする。なお、不足の４
通りに対しては、論理「１」が６個のものを２つ、論理
「１」が４個のものを２つ符号として割当てる。

このようにして符号化したデータをＮＲＺ記録すること
により、はぼ直流成分をもたない記録が可能となる。し
かしながら、この符号化方式では、論理「１」あるいは
論理ｒＯＪが最大１０個連続することがあり、最大磁化
反転間隔が大きくなり、復号化能力が劣化する。

以上説明したことから明らかなように、従来の２進アー
タの符号化方式には、それぞれ−長一知があり、最大磁
化反転間隔が小さくなおかつ記録信号の低周波成分の小
さいものがなかった。

［発明の概要］ この発明１よ、かかる従来の２進データの符号化方式の
欠点を解消するためになされたもので、２進データ列を
ｍビットごとに区分してこれら区分したｍピットデータ
をゼロランレングスかに個を越えないようなｎビットの
符号データに変換し、ざらにこのｎヒツトの符号データ
に１ピツ１への接続ビットスロツ１へをイｑ加しこの接
続ピッ１ヘスロツトの論理を適当に決定づ゛ることによ
り、２進データ列を最大磁化反転間隔が小さくなおかつ
低周波成分の小さい符号データに変換できる符号化装置
を提供ザることを目的としている。

この発明の上述の目的およびその他の目的と特徴は、図
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。

［発明の実施例］ 以下に説明するこの発明の￥施例では、前）ホした従来
の８／９変換変換比方式を基礎とし、第６図に示すよう
に符号化侵の９ピッ１−からなるブロックの接続部に１
ビツトの接続用のビット（以下マージピッ１〜と称す）
ＭＢを付加し、このマージピットの論理を適当に「０」
または「１」に制御し、記録信号の低周波成分を減少さ
せる偶成となっている。

上）ホのマージピットＭＢの論理の決定は、次のような
ステップに従って行なわれる。

（１）　先行する符号化データ（５１′でに符号化され
たデータ）のＤ　Ｓ　Ｖ　（ｄｉｇｉｔａｌ　ｓｕｍｍ
ａｔｉｏｎＶａｌｕｅ　）をめる。なお、このＤ　Ｓ　
Ｖは符号化データをたとえばＮＲＺ信号やＮ　ＲＺ　Ｉ
　（ｆｆｉ号のような記録電流波形に変ｊ？！シたとぎ
にこの記録型）Ｙ１ト波形のハイレベルの部分のピッ１
−数とローレベノ（Ｉの部分のビット数との斧であり、
その（ＩＥ［によって記録電流波形の恢周波信号成分の
大ぎさを表ねづ。

すなわち、ＤＳＶがＯであれば記録電流波形の低周波成
分【：ＩＯであり、その絶対値が大きＣ、イ「るほと記
録電流波形の低周波成分が大きくなる。この実ＩＪ色例
では、符号化データ列を第′１しＩ（［ＩＮ；ボしたよ
うなＮＲＺ　Ｉ信号に貧挽しｌ；ときのハイ１．ノベル
部分のビット・数とローレベル部分のヒラ１〜数との差
をＤＳｖとしてめるＪ、うにしている。

（２）　先行する符号化データの後ろから２ヒツトが論
３！ｌ！ｒ００Ｊで、かつ後行する符号化データ（今回
符号化されたデータ）の先頭ピッ１〜が論理１０」のと
きマージピッＩ−Ｍ　Ｂ　７に一論理１−１１にする。

これは、ゼロランレングスの最大値Ｋを３以下に規制す
るためである。

（３）　上記（２）に示した場合′以外については、マ
ージビットＭＢを論理「０」とし、後行する符号化デー
タ９ビツトのＤＳＶをめ、上記（１）でめたＤＳＶと極
性が同じ場合に限り、マージビットＭＢを論理「１」に
変更する。

以上のごとくマージビットＭＢの論理を決定すれば、Ｄ
ＳｖをＯに近づ（）ることができ、記録電流の低周波成
分を小さくすることかできる。

Ｍ７図はこの発明の一実施例の符号化装Ｕを示す概略ブ
ロック図である。図において、この実施例は以下の点を
除いて第４Ａ図に示す従来の符号化装置と同様の構成で
あり、相当する部分には同一の参照番号を付しその説明
を省略する。入力端子１から入力された元の？進データ
は、従来と同様に８／９変換変換比方式によって符号化
され、９ピットずつＰＡＬ６から出力される。この９ビ
ツトの符号化データは、シフｊ・レジスタ７の並列入力
端子に与えられる。シフトレジスタ７は、サブクロック
発生器４からのサグクロックをロードタイミング信号と
して９ビツトの符号化データを入力する。このようにし
てシフトレジスタ７に入力した信号を入力端子３からの
変調クロックでシフトする。このとき入力端子３に与え
られる変調クロックは、元のクロックの１０／８の周波
数のクロックである。したがって、シフトレジスタ７の
直列出力端子からは、マージビットＭＢを先頭に１０ビ
ツトの直列データが出力される。このとき、マージビッ
トＭＢの論理は、ｆ’　ＯＪである。

シフトレジスタ７からの１０ビツトの直列データは、パ
ターン検出部１８の直列入力端子に与えられるとともに
、ＯＲゲート２１の第１の入力端子に与えられる。パタ
ーン検出部１８の並列入力端子には、上記ＰＡＬ６から
の９ビン１−の並列データが与えられる。パターン検出
部１８は、シフ１へレジスタ７からの符号化データ（先
行する符号化データ）の最後の２ピツＩ〜が論理「ＯＯ
」で、ＰＡＬ６からの符号化データ（後行する符号化デ
ータ）の先頭ビットに相当するビットが論理「０」のと
きを検出し、このパターンを検出したときＯＲゲート２
１の第２入力端子にハイレベルの信号を出力する。この
とき、シフトレジスタ７から出力される次の１０ピッ１
−の直列データの先頭ビット（すなわちマージビットＭ
ｅ）の論理は「１」とされる。これによって、ゼロラン
レングスが４以上になＩうないように規制される。ＯＲ
ゲート２１の出力は、出力端ｆ８に与えられるとともに
、先行ＤＳｖ演算部′１７に与えられる。この先行ＤＳ
Ｖ演算部１１は、先行する符号化データすなわちＯＲゲ
ート２゛１から既に出力された符号化データのＩ）ＳＶ
　（この実施例では符号化データをＮＲＺＩ信号に変換
したときにその信号のハイレベル部分に含まれるピッＩ
・数とローレベル部分に含まれるヒ′ット数との差ンを
：’Ａ　ｆ＠する。そのために、先行ＤＳＶ演韓部１７
【よ、図示しないが、たとえばＯＲゲート２１の１ビッ
ト出力ごとに計数動作を行なうアップダウンカウンタな
どを含む。このアップダウンカウンタは、ＯＲゲート２
１の出力の論理が１１」どなることに晒粉して、そのア
ップカウント状態どダウンカウント状態とが切換えられ
る。このアップダウンカウンタの計数結果の極性（正か
負か）は、極性比較回路２０の一方入力に与えられる。

また、アップダウンカウンタがアップカウント状態であ
るかダウンカウント状態であるかを示す信号が後行ＤＳ
Ｖ演算部１９に与えられる。この後行ＤＳＶ演算部１９
には、前述のＰＡＬ６から９ビツトの並列データが与え
られている。後行ＤＳＶ演算部１９は、先行ＤＳＶ演算
部１７から与えられる信号を１ピントとしてＰＡＬ６か
らの９ビツトの並列データの先頭ピッ１〜の最初に付加
し１０ピツ１〜の並列データを作成し、この１０ビツト
の並列データのＤＳＶを演惇する。

これによって、後行ＤＳＶＦｉ算部１９は、ＰＡＬ６か
らの９ビツトの符号化データに論理「０」のマージビッ
トＭＢを付加したと想定した場合のＤＳｖを演算するこ
とになる。このような動作を行なうために、後行ＤＳＶ
演棹部１９は、図示しないが、たとえばＲＯＭ（リード
オンリメモリ）などを含む。このＲＯＭは、１０ピツ［
・のすへての論理の組合わせに対応するＤＳＶの変換テ
ーブルを記憶している。後行ＤＳＶ演算部１９での演算
結果の極性は、極性比較回路２０の他方入力に与えられ
る。極性比較回路２０は、先行ＤＳＶ演算部１７から与
えられる極性と後行ＤＳＶ演算部１９から与えられる極
性とが一致したときハイレベルの信号をＯＲゲート２１
の第３入力端子に出力する。これによって、シフトレジ
スタ７から出力されるデータのマージビットＭＢの論理
が「１」に変換される。そのため、後行ＤＳＶ演算部１
９で演算されたＤＳｖの極性とは反対の極性のＤＳＶを
有する符号データがＯＲゲート２１から出力される。し
たがって、今回出力される符号データのＤＳＶは先行す
る符号データのＤＳＶの絶対値を減少させる。これによ
って、ＤＳｖは常にＯ付近を維持することになり、記録
電流の低周波成分を少なくすることができる。

第８図は第７図の装置で符号化されたデータを元のデー
タの復号する復号化装置の一例を示す概略ブロック図で
ある。図において、サブクロック発生器１２は入力端子
１０からの変調クロックを入力し１０ビツトごとのサブ
クロックを発生する。

入力端子９から入力される符号化データは、ザブクロッ
クとともにシフトレジスタ１３に与えられる。シフトレ
ジスタ１３では、マージごツトＭ８１ビットを除く９ビ
ツトがＰＡＬ１４に並列出力される。ＰＡＬ１４では、
第４Ｂ図に示ｔＰＡＬ１４と同様であり、９ビツトの符
号化データを８ビツトのデータに変換する。この８ビツ
トのデータは、シフトレジスタ１５に入力され、入力端
子″Ｉ″Ｉから入力される元のクロック（変調クロック
の８／１０の周波数のクロック）でシフトされ直列出力
端子１６から出力される。したがって、出力端子１６か
ら元のデータを得ることができる。

なお、上述の実施例では、８／９変換符号化方式に１ビ
ツトのマージビットを付加した椙成になっているが、一
般に最大磁化反転間隔を制限できる変換符号化方式であ
ればすべてこの発明に適用することができる。すなわち
、式を用いて以下のように表わすことができる。

ｍビットをｎビットにブロック変換するものでゼロラン
レングスがＫに制限されているものはこの発明を適用す
ると、ｍピッ］〜をｎ＋１ビットに符号化することにな
り、ゼロランレングスがＫに制限され、さらに符号化デ
ータの低周波成分を低減できる。

また、上記実施例では、符号化データのＤＳｖを演算す
るにあたり、符号化データをＮＲＺＩ信号に変換した場
合のＤＳｖを演算するようにしたが、これは符号化デー
タをＮＲＺ信号に変換した場合のＤＳＶをめるようにし
ても勿論よい。

［発明の効果］ 以上のように、この発明によれば、最大磁化反転間隔を
短くできるとともに記録電流の低周波成分を低減するこ
とができるので、回転トランスを介するような記録再生
系でより安定な記録再生を行なうことができる。

【図面の簡単な説明】

第１図は従来の２進データの記録再生方法を示すタイム
ヂャート、である。第２図は８／９変倹符号化方式のデ
ータ変換アルゴリズムを説明するための図である。第３
図は８／９変換符号化方式において元のデータと符号化
された後のデータとの関係を示す図である。第４Ａ図は
８／９変挽符号化方式を用いた従来の符号化装置の一例
を示づブロック図である。第４Ｂ図は第４Ａ図の符号化
装置で符号化されたデータを元のデータに復号づるため
の復号装置を示すブロック図である。第５図は第４Ａ図
によって符号化されたデータを記録する場合の記録信号
波形を示す図である。第６図は符号化される前の元のデ
ータとこの発明の一実施例の符号化装置によって符号化
された後のデータとの関係を示す図である。第７図はこ
の発明の一実施例を示す概略ブロック図である。第８図
は第７図の符号化装置で符号化されたデータを元のデー
タに復号するための復号化ｆｉ置の一例を示７Ｊ（ｌｌ
！略ブロック図である。 図において、４はザブブロック発生器、５は直列入力並
列出力シフトレジスタ、６はＰＡＬ、７は並列入力直列
出力シフトレジスタ、１１は先行ＤＳＶ演算部、１８は
パターン検出部、１９は後行ＤＳＶ演算部、２０は極性
比較回路、２１はＯＲゲートを示す。 代　理　人　大　岩　増　雄 捲２図 心、）′図 ト□　７・・１　□□−−＝１

Claims (1)

1. 【特許請求の範囲】 （１）　２進データ列をｍビットごとに区分し、これら
   の区分したｍビットのデータをそれぞれ１１＋７ビツ１
   へからなる符号データに変換する２進データの符号化装
   置であって、 論１１ｒｌＪの符号ビットと次に現われる８理「１」の
   符号ビットとの間にはに個を越える論理ｒＯＪの符号ビ
   ットが連続しないような条件を満足するｎビットの符号
   データに、前記ｍビットの２進データを変換するデータ
   変換手段、前記ｎビットの符号データの一方端部に１ビ
   ツトの接続ビットスロットを付加する手段、および前記
   条件を損なうことなく、かつ符号データに発生する低周
   波成分が少なくなるように、前記接続ビットスロットの
   論理を決定する手段を備える、２進データの符号化装置
   。 （２）　前記論理決定手段は、今論理を決定しようとし
   ている接続ビットスロットが付加されている１１＋１ビ
   ツトの符号データのＤＳＶ　（符号データを記録電流波
   形に変換したときにこの記録電流波形の高レベル部分の
   ビット数と低レベル部分のビット数との差）の極性と、
   既に符号化された符号データのＤＳＶの極性とが異なる
   ように前記接続ビットスロツ１〜の論理を決定すること
   を特徴とする特許請求の範囲第１項記載の２進データの
   符号化装置。 （３）　前記論理決定手段は、前記符号データをＮＲＺ
   信号に変換したときの高レベル部分のビット数と低レベ
   ル部分のビット数との差を前記ＤＳ■としてめることを
   特徴とする特許請求の範囲第２項記載の２進データの符
   号化装置。 （４ン　前記論理決定手段は、前記符号データをＮＲＺ
   　Ｉ信号に変換したときの高レベル部分のビット数と低
   レベル部分のピッ１〜数との差を前記ＤＳＶとしてめる
   ことを特徴とする特許請求の範囲第２項記載の２進デー
   タの符号化装置。 （５）　前記データ変換手段は、下記の変換表に示すア
   ルゴリズムで８ビツトの２進データを９ビツトの符号デ
   ータに変換することを特徴とする特許請求の範囲第１項
   ないし第４項のいずれかに記載の２進データの符号化装
   置。 ただし　Ｘ、〜ｘ８は符号化ずべき元のデータ７１〜ｚ
   ９は符号化後のデータ Ｍ１＝Ｘ　２　＋Ｘ　６＋Ｘ　４ Ｍ２＝×、＋ｘ　。