JPH01232446A - コンピュータのプログラム開発支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンピュータのプログラム開発支援装置に関
する。

［従来の技術］ コンピュータのプログラム開発支援装置としては、イン
サーキットエミュレータが用いられているが、この開発
支援装置は、マイクロプロセッサの代行装置を備え複雑
な構成であり、作製コストが高い。

そこで、従来より、目的プログラム（コンピュータに所
定の処理を実行させるためのプログラム）が記憶される
記憶素子に置き換えて、そのコンピュータに接続される
プログラム開発支援装置が使用されている。この開発支
援装置は、目的プログラムと監視プログラム（コンピュ
ータに、目的プログラムの実行途中における挙動状態を
監視させるプログラム）とが記憶される記憶手段を、主
要部とした簡単な構成であって、安価で作製でき、手軽
にプログラム開発の支援に用いられるものである。

［発明が解決しようとする問題点コ しかし、上記の開発支援装置においては、コンピュータ
に接続される記憶手段に、目的プログラムと監視プログ
ラムとが書込まれている。したがって、その両プログラ
ム全体の大きさは、上記コンピュータ内の記憶素子の記
憶容量を越えることはできない。つまり、監視プログラ
ムの大きさは、制限される。加えて、コンピュータが目
的プログラムを実行しているときには、監視プログラム
を書換えることはできない。たとえ一箇所の書換えであ
っても、その監視プログラムを書換える度に、目的プロ
グラムの実行を停止しかけれはならない。

したがって、従来の開発支援装置は、上記記憶容量の制
限により目的プログラムの検査機能が低く、かつ無駄時
間が多くて開発に大変手間がかかるという問題を有して
いる。

本発明は上記問題点を解決し、簡単な構成で作製コスト
がかからず手軽に使用できるとともに迅速にプログラム
を開発てきるコンピュータのプログラム開発支援装置を
提供することを目的としてなされた。

［問題点を解決するための手段］ 本発明の要旨とするところは、第１図に示す基本的構成
図に例示するように、 コンピュータ（ＭＣ）内に設けられ該コンピュータに所
定の処理を行わせる目的プログラムを記憶した記憶素子
（ＭＭ）と置換えて、前記コンピュータと接続され、前
記コンピュータによる前記目的プログラムの実行途中に
おける挙動状態を監視するコンピュータのプログラム開
発支援装置において、前記目的プログラムを記・有する
第一の記憶手段（Ｍｌ）と、前記目的プログラムの実行
途中におけるコンピュータの挙動状態の監視を望むアド
レスを記憶するアドレス記憶手段（Ｍ２）と、該アドレ
ス記憶手段の記憶するアドレスから記述され、前記コン
ピュータに自己の挙動状態の監視を行わせるための監視
プログラムを記憶する第二の記憶手段（Ｍ３）と、前記
コンピュータに前記第一・の記憶手段が接続され前記コ
ンピュータが前記目的プログラムの実行を開始したのち
、前記目的プログラムの実行アドレスと前記アドレス記
憶手段の記憶するアドレスとが一致したときに前記第一
の記憶手段に代えて前記第二の記憶手段を前記コンピュ
ータに接続する接続切替手段（Ｍ４）とを備えることを
特徴とするコンピュータのプログラム開発支援装置にあ
る。

［作用コ 本発明のコンピュータのプログラム開発支援装置は、開
発対象であるコンピュータに対して、そのコンピュータ
内部の目的プログラム記憶用記憶素子に置き換えて、同
じ目的プログラムを記憶している第一の記憶手段を接続
する。これで、上記コンピュータは、第一の記憶手段か
ら、目的プログラムを読出し実行することができる。

上記コンピュータが読出すアドレスとアドレス記憶手段
に記憶されている監視を望むアドレスとが一致したとき
、接続切替手段は、第一の記憶手段に代えて、監視プロ
グラムを記憶している第二の記憶手段を、上記コンピュ
ータに接続する。すると、監視プログラムは監視を望む
アトしスから記述されているので、上記コンピュータは
、第二の記憶手段から、監視プログラムを読出し実行す
ることができる。

したがって、本開発支装置は、初めに、上記コンピュー
タに目的プログラムを実行させ、次に、監視を望むアド
レス以降は監視プログラムを実行させることができるの
で、監視を望むアドレスまでに実行された目的プログラ
ムの検査を行うことができる。

［実施例コ 本発明の一実施例を図面に基づいて説明する。

コンピュータのプログラム開発支援装置１（以下、開発
支援装置１と呼ぶ）は、第２図に示すように、ホストコ
ンピュータ３とマイクロコンピュータ応用機器５（以下
、マイコン機器５と呼ぶ）とに接続されて、マイコン機
器５制御のためのプログラム開発システムを形成するも
のである。

ホストコンピュータ３は、周知のｃｐｏａｏと、ＲＯＭ
３２と、ＲＡＭ３４と、入出力回路３６とが、バス３日
により相互に接続されて形成されたマイクロコンピュー
タ４０を備えている。そして、バストランシーバ４２と
、入出力回路３日に接続されている外部記憶装置４４、
ＣＲＴデイスプレィ４６およびキーボード４８を備えて
いる。

外部記憶装置４４には、マイコン機器５に所定の処理を
実行させるための目的プログラムとその実行を監視する
監視プログラムとが記憶され、また、エディタ、コンパ
イラなどのプログラム開発用ソフトウェア−ツールも記
憶されているので目的プログラムおよび監視プログラム
の條正が可能である。

つぎに、マイコン機器５は、周知のＣＰＵ５０と、ＲＯ
Ｍ５２と、ＲＡＭ５４と、入出力回路５６とが、バス５
日により相互に接続されて形成されたマイクロコンピュ
ータ６０と、入出力回路５６に接続された外部制御機器
６２とから構成されている。外部制御機器６２は、図示
していないが、表示手段や各種入出力手段などを備えて
いる。なお、ＲＯＭ５２は、通常はＲＯＭソケット５２
ａに差し込まれるが、第２図においては外されている。

つぎに、開発支援装置１は、第一の記憶手段としての第
一の随時書換え可能な不揮発性メモリ１０（以下、第１
ＥＥＰＲＯＭＩ　Ｏと呼ぶ）と、第二の記憶手段として
の第二の随時書換え可能な不揮発性メモリ１２（以下、
第２ＲＦＰＲＯＭ１２と呼ぶ）と、アドレス記憶手段と
してのアドレス記憶回路１４と、接続切替手段としての
アドレスコンパレータ１６ならびに第一切替器１８ａお
よび第二切替器１８ｂとを主要部として構成されている
。加えて、二個のバスバッファ２０ａ、２０ｂと、バス
バッファ２０ａ、２０ｂを介してマイコン機器５のＲＯ
Ｍソケット５２ａに接続される第一アドレスバス２２ａ
および第一データバス２２ｂと、ポストコンピュータ３
のパストランシーバ４２に接続される第ニアドレスバス
２４ａおよび第二データバス２４ｂとを備えている。

第１　ＥＥＦＲＯＭＩ　Ｏは、第一アドレスバス２２ａ
に接続されるとき、マイコン機器５の目的プログラム開
始アドレスからメモリ空間を形成するように第一・切替
器１０ａに接続される。

アドレスコンパレータ１６は、アドレス記憶回路１／１
から人力するアドレスデータと第一アドレスバス２２ａ
から人力するアドレスデータとを逐次比較し、一致して
いるときに、第一切替器１８ａおよび第二切替器１８ｂ
にバス切替信号を出力するものである。さらに、バス切
替信号は、信号線２６ａを通じて、ホストコンピュータ
３側へも伝達されている。

第一切替器１８ａおよ′び第二切替器１８ｂは、アドレ
スコンパレータ１Ｇからバス切替信号を人力したとき、
および信号線２６ｂを通じてホストコンピュータ３側か
らの接続切替信号を人力したとき作動するものである。

すなわち、第一切替器１８ａは、バス切替信号あるいは
接続切替信号を人力すると、第一アドレスバス２２ａお
よび第ニアドレスバス２４ａを、それぞれ排他的に第１
ＥＥＰＲＯＭＩＯあるいは第２ＥＥＰＲＯＭ１２に接続
する。第二切替器１８ｂは、同じくバス切替信号あるい
は接続切替信号を人力すると、第一データバス２２ｂお
よび第二データバス２４ｂをそれぞれ排他的に第１ＥＥ
ＰＲＯＭＩＯあるいは第２ＥＥＰＲＯＭ１２に接続する
。

なお、上記のアドレスコンパレータ１６と第一切替器１
８ａおよび第二切替器１８ｂとは、マイコン機器側３か
ら第一アドレスバス２２ａに、アドレス記憶回路１４に
セットされているアドレスに一致するアドレスデータが
出力されると、高速で作動する。つまり、第１　ＥＥＦ
ＲＯＭＩ　Ｏあるいは第２２ＥＰＲＯＭ１２からデータ
が出力される前にバス切替を完了する。

次に、第３図に基づいて開発支援装置１の動作と、ホス
トコンピュータ３の動作過程およびマイコン機器５によ
る目的プログラムならびに監視プログラムの実行過程と
について説明する。第３図のＡ欄には開発支援装置１の
動作を示し、同日欄にはホストコンピュータ３のフロー
チャートを示し、同Ｃ欄にはマイコン機器５のフローチ
ャートを示す。

ホストコンピュータ３は、まず、マイコン機器１側で第
ニアドレスバス２４ａおよび第二データバス２４ｂと第
１ＥＥＰＲＯＭＩＯとが接続されるように、第一切替器
１８ａおよび第二切替器１日すに接続切替信号を出力す
る（Ｓ　１０）。続いて、外部記憶装置４４から読出し
た目的プログラムを、第１　ＥＥＦＲＯＭＩ　Ｏに゛先
頭アドレスから順次書込む（Ｓ　２０）。次に、開発支
援装置１の第一切替器１８ａおよび第二切替器１８ｂに
接続切替信号を出力する（Ｓ３０）。

すると、開発支援装置１においては、第一切替器１８ａ
および第二切替器１８ｂが作動して、第ニアドレスバス
２４ａおよび第二データバス２４ｂと第２ＥＥＰＲＯＭ
１２とが接続される。

上記の接続切替後、ホストコンピュータ３は、外部記・
１装置４４から読出した監視プログラムを、第２ＥＥＰ
ＲＯＭ１２に予め定められた監視開始アドレスから順次
書込む（Ｓ４０）。続いて、アドレス記憶回路１４に監
視開始アドレスをセット（Ｓ５０）する。なお、この監
視開始アドレスは、目的プログラムを構成する所定のサ
ブルーチンの先頭アドレスとする。この後、ホストコン
ピュータ３は、アドレスコンパレータ１６からのバス切
替信号の入力待に入る（Ｓ６０）。

つぎに、マイコン機器５は、起動すると、開発支援装置
１の第１ＥＥＰＲＯＭＩＯより、順次先頭アドレスから
目的プログラムを読出しては命令を実行して行＜（Ｓ１
００）。そして、アドレス記憶回路１４にセットされて
いる監視開始アドレスをアクセスするに至る（Ｓ１１０
）。

このとき、開発支援装置１においては、アドレス記憶回
路１４にセットされたアドレスとマイコン機器５がアク
セスしたアドレスとが一致するので、アドレスコンパレ
ータ１６が、直ちにバス切替信号を第一切替器１８ａお
よび第二切替器１８ｂに出力する。このバス切替信号を
受けて第一切替器１８ａおよび第二切替器１８ｂは、高
速で第一アドレスバス２２ａおよび第一データバス２２
ｂを第２ＥＥＦＲＯＭ１２に、第ニアドレスバス２４ａ
および第二データバス２４ｂを第１ＥＥＰＲＯＭＩＯに
接続する。

一方、ホストコンピュータ３は、バス切替信号が人力す
ると（Ｓ７０において肯定判断である場合）、直ちに、
アドレス記憶回路１４しこ監視終了アドレス（Ｓ８０）
をセットして、動作を停止する。なお、監視終了アドレ
スとは、上記サブルーチンの最後、すなわち、メインル
ーチンへの復帰命令が記述されたアドレスである。

上記瞬時のバス切替後、マイコン機器５は、開発支援装
置１の第２ＥＥＦＲＯＭ１２の監視開始アドレスから書
込まれている監視プログラムを、順次読出しては実行す
ることが可能となり（Ｓ１２０）、監視プログラムの記
述された最終アドレスである監視終了アドレスをアクセ
スするに至る（５１３０）。

すると、上記のアクセス時に、開発装置１においては、
記憶回路１６にセットされたアドレスと上記アクセスア
ドレスとが一致するので、アドレスコンパレータ１６が
直ちにバス切替信号を第一切替器１８ａおよび第二切替
器１８ｂに出力する。

この切替信号を受けて第一切替器１８ａおよび第二切替
器１８ｂは高速で、第一アドレスバス２２ａおよび第一
データバス２２ｂを第１　ＥＥＰＲＯＭＩＯに、第ニア
ドレスバス２４ａおよび第二データバス２４ｂを第２Ｅ
ＥＰＲＯＭ１２に接続する。

この再度のバス切替により、マイコン機器５は、目的プ
ログラムを監視終了アドレスから再実行することができ
る（Ｓ　１４０）。

上記した監視プログラムは、たとえは、第４図（Ａ）の
フローチャートに示すものであり、第４図（Ｂ）に示す
ように、第２ＥＥＰＲＯＭ１２の空いているメモリ空間
に書込まれている。マイコン機器５は、この監視プログ
ラムを実行することで次のように作動する。

すなわち、最初の監視開始アドレスには、空き空間に書
込まれている監視プログラムヘジャンプする命令が記述
されているため、マイコン機器５はこの命令を実行して
監視プログラムの記述されているアドレスヘジャンプす
る（Ｓ１２１）。そして、上記した目的プログラムのサ
ブルーチンについて所望の箇所を修正したデバッグルー
チンを実行する（Ｓ　１２２）。続いて、デバッグルー
チンの実行結果を表示するルーチンを実行し、ＣＰＵ５
０の所定レジスタの内容をマイコン機器５の外部制御装
置６２に表示させることで実行結果を出力する（Ｓ　１
２３）。その後監視終了アドレスをアクセスする命令を
実行する（Ｓ１３０）。

上記したような監視プログラムを実行することで、デバ
ッグルーチンの実行結果が、マイコン機器５の外部制御
装置６２を利用して表示される。

また、−回目の目的プロゲラ１１→監視プログラムの実
行後、ＣＰＵ５０リセツトを行って目的プログラムを最
初から実行すると、１１ＡＭ５４に記憶されている全デ
ータが消去されてしまう。そこで、目的プログラム実行
の進行を一旦中断し所定のアドレスから再開させるため
に、予め目的プログラムの中に、上記サブルーチンの後
に実行される待機ルーチン、たとえば、マイコン機器５
の外部制御装置６２からの人力を待ち人力があれば目的
プログラムの所定アドレスヘジャンブするための待機ル
ーチンを記述しでおく。すると、マイコン機器５は、監
視プログラムを実行し目的プロゲラ１１に戻った後、待
機ルーチンを実行して上記の人力待ちに入る。

その入力待ちの間に、ホストコンピュータ３は、ホスト
コンピュータ３において監視プログラム中のデバッグル
ーチンを（１正したうえ、監視プログラムを、第２ＥＥ
ＰＲＯＭ１２に書込む。続い′て、アドレス記憶回路１
４に監視開始アドレス記憶回路む。その後、アドレスコ
ンパレータ１６からの切替信号待ちに入る。以後は、−
回目と同様に動作する。一方、マイコン機器５は、外部
制御装置６２から人力があると、再び目的プログラムを
所定アドレスから実行する。その後は、−回目と同様に
して動作する。

以上が、開発支援装置１によるプログラム開発の過程で
ある。そして、デバッグルーチンが所望の結果を出すま
で再修正再実行を繰り返し、所望の結果が出たところで
、ホストコンピュータ３において目的プログラム内の当
該サブルーチンを修正すれはよい。また、予めデバッグ
ルーチンを複数用意しておけば、監視プロゲラ１１の修
正は、監視開始アドレスに書き込まれたジャンプ命令の
ジャンプ先アドレスを変更するだけでよい。

上記したように本開発支援装置１は、マイコン機器５に
よる目的プログラムの実行中に監視プログラムを書換え
ることができるので、効率良くプログラム開発を進める
ことができる。さらに、電源リセットおよびＣＰ［Ｊ５
０リセットによる再実行ではＲＡＭ５４に記゛障された
データは消去されてしまうが、本開発支援装置１は、上
記データを保持して所定アドレスから目的プログラムを
再実行させることができるので、プログラムの検査が容
易となる。

また、監視プロゲラ１１は、第２ＥＥＦＲＯＭ１２の空
き空間に書込まれので、マイコン機器５のＲＯＭ５２の
記憶容量には制限されない。したがって、コンピュータ
の挙動状態を監視するための多くの機能を、監視プログ
ラムに盛り込むことができる。

また、本開発支援装置１は、簡単な構成であるとともに
、マイコン機器５のＣＰＵ５０に対して電気的な制御を
一切行っていないため、マイコン機器に使用されるＣＰ
Ｕ５０が他のマイクロプロセッサであっても、そのマイ
クロプロセッサの目的プログラム開発が可能である。

なお、本開発支援装置１にデータ記憶専用の記憶素子を
増設すれば、本開発支援装置１はマイコン機器５のＲＡ
Ｍ５４に代えて各種データを記憶することもてきる。こ
の場合、ホストコンピュータ３が上記増設記憶素子から
データを読出すことが可能となる。

また、本実施例では、第１ＥＥＦＲＯＭＩＯおよび第２
ＥＥＰＲＯＭ１２ならびにその切替に第一切替器１８ａ
および第二切替器１８ｂを使用しているが、この他にバ
ンク切替によるメモリチェンジやデュアルポートメモリ
を使用してもよい。

更に、本実施例ではメモリに随時書換え可能な不揮発性
メモリを使用しているが、これに代えてスタティックＲ
ＡＭやダイナミックＲＡＭを使用することもできる。こ
の場合にはその記憶素子専用の電源を設けて開発支援装
置１の電源が切られてもプしｌダラムを保持できるよう
にするとよい。

ダイナミ・ツクＲＡＭを使用するには、リフレッシュ回
路を増設しリフレッシュ時とバス切替時とのタイミング
を調整しなけれはならないが、大きな記憶容量が確保で
きるのでモニタプログラム等を記憶させる場合便利であ
る。

［発明の効果］ 本発明のコンピュータのプログラム開発支援装置は、目
的プログラムを記憶する第一の記憶手段と、監視プログ
ラムを記憶する第二の記憶手段とを備えているので、コ
ンピュータによる目的プログラムの実行中に監視プログ
ラムを書換えることができる。また、監視プログラムの
大きさは、上記コンピュータ内の記憶素子の容量に制限
されない。したがって、目的プログラムの検査機能を高
度なものとすることができるとともに迅速にプログラム
の開発を進めることができる。

【図面の簡単な説明】

第１図は、本発明のコンピュータのプログラム開発支援
装置を例示する基本的構成図、第２図は、開発支援装置
、マイクロコンピュータ応用機器およびホストコンピュ
ータのブロック図、第３図は、コンピュータのプログラ
ム開発支援装置の動作、マイクロコンピュータ応用機器
による目的プログラムおよび監視プログラムの実行過程
およびホストコンピュータの動作過程を示す説明図、第
４図（Ａ）は監視プログラムのフローチャート、第４図
（Ｂ）は、目的プログラムおよび監視プログラムのメモ
リマツプである。 １・・・コンピュータのプログラム開発支援装置３・・
・ホストコンピュータ ５・・・マイクロコンピュータ応用機器１０・・・第１
［！：ＥＰＲＯＭ １２・・・第２ＥＥＰＲＯＭ １４・・・アドレス記憶回路 １６・・・アドレスコンパレータ １８ａ・・・第一切替器　　　１８ｂ・・・第二切替器
２２ａ・・・第一アドレスバス ２２ｂ・・・第・−データバス ２４ａ・・・第ニアドレスバス ２４ｂ・・・第二データバス 代理人　　弁理士　　定立　勉（ばか９名）第１図 ＭＩ　　　　　　　　Ｍ、ｊ

Claims (1)

1. 【特許請求の範囲】 コンピュータ内に設けられ該コンピュータに所定の処理
   を行わせる目的プログラムを記憶した記憶素子と置換え
   て、前記コンピュータと接続され、前記コンピュータに
   よる前記目的プログラムの実行途中における挙動状態を
   監視するコンピュータのプログラム開発支援装置におい
   て、 前記目的プログラムを記憶する第一の記憶手段と、 前記目的プログラムの実行途中におけるコンピュータの
   挙動状態の監視を望むアドレスを記憶するアドレス記憶
   手段と、 該アドレス記憶手段の記憶するアドレスから記述され、
   前記コンピュータに自己の挙動状態の監視を行わせるた
   めの監視プログラムを記憶する第二の記憶手段と、 前記コンピュータに前記第一の記憶手段が接続され前記
   コンピュータが前記目的プログラムの実行を開始したの
   ち、前記目的プログラムの実行アドレスと前記アドレス
   記憶手段の記憶するアドレスとが一致したときに前記第
   一の記憶手段に代えて前記第二の記憶手段を前記コンピ
   ュータに接続する接続切替手段と、 を備えることを特徴とするコンピュータのプログラム開
   発支援装置。