JPH0447856B2 - - Google Patents
Info
- Publication number
- JPH0447856B2 JPH0447856B2 JP59141169A JP14116984A JPH0447856B2 JP H0447856 B2 JPH0447856 B2 JP H0447856B2 JP 59141169 A JP59141169 A JP 59141169A JP 14116984 A JP14116984 A JP 14116984A JP H0447856 B2 JPH0447856 B2 JP H0447856B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- microprocessor
- under test
- system under
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3648—Debugging of software using additional hardware
- G06F11/3652—Debugging of software using additional hardware in-circuit-emulation [ICE] arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセツサを使用した電子機
器のソフトウエアおよびハードウエアのデバツグ
のために使用される動作解析装置（エミユレータ
ともいう）に関する。
器のソフトウエアおよびハードウエアのデバツグ
のために使用される動作解析装置（エミユレータ
ともいう）に関する。
これら電子機器のソフトウエアおよびハードウ
エアのデバツグを行うために、電子機器に使用さ
れているマイクロプロセツサの内部および外部に
有する、プログラムやデータを記憶するためのメ
モリや、あるいは、各種のデータ等を一時的に保
持するためのレジスタに記憶された内容を読出し
たり、変更したりしたい場合がある。これらの読
出しまたは変更の機能は一般には電子機器に使用
されているマイクロプロセツサ自身が有する制御
信号である割込み信号およびそのマイクロプロセ
ツサの動作を一時停止せしめる信号を利用して行
つているが、本発明はこのような割込み信号およ
びマイクロプロセツサの動作を一時停止せしめる
信号を利用せずに読み出しまたは変更の機能を達
成せしめ、電子機器のデバツグを行わしめようと
する動作解析装置に関する。
エアのデバツグを行うために、電子機器に使用さ
れているマイクロプロセツサの内部および外部に
有する、プログラムやデータを記憶するためのメ
モリや、あるいは、各種のデータ等を一時的に保
持するためのレジスタに記憶された内容を読出し
たり、変更したりしたい場合がある。これらの読
出しまたは変更の機能は一般には電子機器に使用
されているマイクロプロセツサ自身が有する制御
信号である割込み信号およびそのマイクロプロセ
ツサの動作を一時停止せしめる信号を利用して行
つているが、本発明はこのような割込み信号およ
びマイクロプロセツサの動作を一時停止せしめる
信号を利用せずに読み出しまたは変更の機能を達
成せしめ、電子機器のデバツグを行わしめようと
する動作解析装置に関する。
（従来の技術）
従来の動作解析装置では、一般には、デバツグ
の際に電子機器である被測定システムに使用され
ているマイクロプロセツサの内部のレジスタに記
憶された値およびマイクロプロセツサの内部およ
び外部に備えられているメモリに記憶された値が
所定の値になつているか否かを確認するために読
出したり、また、所定の値でない場合には、その
部分を所定の値に変更し、その後に続くプログラ
ムを続行せしめていた。このような読出しや変更
を行わせるプログラムは動作解析装置に内蔵され
ており、被測定システムのプログラムとは別個の
ものである。
の際に電子機器である被測定システムに使用され
ているマイクロプロセツサの内部のレジスタに記
憶された値およびマイクロプロセツサの内部およ
び外部に備えられているメモリに記憶された値が
所定の値になつているか否かを確認するために読
出したり、また、所定の値でない場合には、その
部分を所定の値に変更し、その後に続くプログラ
ムを続行せしめていた。このような読出しや変更
を行わせるプログラムは動作解析装置に内蔵され
ており、被測定システムのプログラムとは別個の
ものである。
従来の動作解析装置では、これらのレジスタや
メモリの読出しや変更を行わせるために、被測定
システムに使用されているマイクロプロセツサの
有する割込み端子に動作解析装置から割込要求信
号を印加し、それに対する被測定システムに使用
されているマイクロプロセツサの応答信号を受け
て、その応答信号に同期して被測定システムに使
用されているマイクロプロセツサのバスを動作解
析装置のバスに切換えて、動作解析装置の有する
読出しや変更のためのプログラムを被測定システ
ムに実行せしめていた。
メモリの読出しや変更を行わせるために、被測定
システムに使用されているマイクロプロセツサの
有する割込み端子に動作解析装置から割込要求信
号を印加し、それに対する被測定システムに使用
されているマイクロプロセツサの応答信号を受け
て、その応答信号に同期して被測定システムに使
用されているマイクロプロセツサのバスを動作解
析装置のバスに切換えて、動作解析装置の有する
読出しや変更のためのプログラムを被測定システ
ムに実行せしめていた。
しかし、被測定システムのプログラムが、割込
を禁止するようになつている場合には、従来の動
作解析装置からの割込要求信号を受けつけない
し、同様に、被測定システムに使用されているマ
イクロプロセツサに割込信号端子が付いていない
場合は、割込要求信号を印加することもできず、
レジスタおよびメモリの読出しや変更のためのプ
ログラムを実行させることができないという問題
があつた。
を禁止するようになつている場合には、従来の動
作解析装置からの割込要求信号を受けつけない
し、同様に、被測定システムに使用されているマ
イクロプロセツサに割込信号端子が付いていない
場合は、割込要求信号を印加することもできず、
レジスタおよびメモリの読出しや変更のためのプ
ログラムを実行させることができないという問題
があつた。
（発明が解決しようとする問題点）
本発明はこれらの問題を解決するためになされ
たもので、被測定システムのプログラムが割込を
禁止するものとなつている場合や、被測定システ
ムに使用されているマイクロプロセツサに割込信
号端子がなく、割込信号を印加することができな
いような場合であつても、動作解析装置の有する
読出しや変更のためのプログラムを被測定システ
ムに実行せしめることによつて前記問題点を解決
せんとするものである。
たもので、被測定システムのプログラムが割込を
禁止するものとなつている場合や、被測定システ
ムに使用されているマイクロプロセツサに割込信
号端子がなく、割込信号を印加することができな
いような場合であつても、動作解析装置の有する
読出しや変更のためのプログラムを被測定システ
ムに実行せしめることによつて前記問題点を解決
せんとするものである。
（問題点を解決するための手段）
動作解析装置の有する読出しや変更のためのプ
ログラムを、割込信号を受け付けない被測定シス
テムに実行せしめるために、本発明では割込機能
を用いないで、読出しや変更を行わせるものであ
る。
ログラムを、割込信号を受け付けない被測定シス
テムに実行せしめるために、本発明では割込機能
を用いないで、読出しや変更を行わせるものであ
る。
（作用）
そのために本発明においては、被測定システム
の制御信号を使用しないで、被測定システムのア
ドレスバス、データバス、コントロールバスを動
作解析装置側に切換え接続することによつて、動
作解析装置の保有する読出しや変更のためのプロ
グラムを被測定システムに実行せしめ、デバツグ
を行うものである。
の制御信号を使用しないで、被測定システムのア
ドレスバス、データバス、コントロールバスを動
作解析装置側に切換え接続することによつて、動
作解析装置の保有する読出しや変更のためのプロ
グラムを被測定システムに実行せしめ、デバツグ
を行うものである。
（実施例）
以下、第１図により本発明の一実施例につき説
明する。
明する。
１０は被測定システムでマイクロプロセツサや
メモリを含んでいる。１１はマイクロプロセツサ
でその内部にはレジスタおよびメモリを含んでい
る。１２は被測定システム１０のマイクロプロセ
ツサが実行している被測定システム１０に内蔵さ
れているプログラムメモリからの命令などであつ
てバス３０を通して印加される命令でたとえば３
バイトからなる命令のうちの第１バイト目を検出
し出力するM1検出回路、１３は被測定システム
１０の内蔵するプログラムの実行を停止せしめる
ためのストツプ信号が入力されたとき、その直後
に加えられる被測定システム１０に内蔵するプロ
グラムメモリからのメモリの第１バイト目のアド
レス（番地）を記憶し、のちに印加されるスター
ト信号によつて、被測定システム１０の内蔵プロ
グラムの実行停止をしたアドレスに戻つてその後
の内蔵プログラムを実行するためのその戻るべき
アドレスを送出する戻り番地記憶回路、１４はス
トツプ信号が印加されてその直後にM1検出回路
１２の出力が印加されたとき、その瞬間における
マイクロプロセツサ１１のレジスタに記録されて
いる値を記憶し、のちにスタート信号が印加され
たとき、その値を出力してストツプ信号の印加さ
れた瞬間の状態にマイクロプロセツサ１１を戻す
ための回路、１５はマイクロプロセツサ１１の内
部のレジスタおよびメモリと外部のメモリの値を
読出したり変更したりする動作解析のためのプロ
グラムを記憶せしめておくコントロールプログラ
ム回路、１６は被測定システム１０に内蔵するプ
ログラムを実行していない状態であつてマイクロ
プロセツサ１１のレジスタに変化をもたらすこと
がないようにするための疑似停止状態をつくり出
すためのプログラムを記憶せしめておくアイドル
プログラム回路、１７はストツプ信号あるいはス
タート信号が入力されたとき、M1検出回路１２
からの信号に同期してマイクロプロセツサ１１の
データバス３１、アドレスバス３２、コントロー
ルバス３３からなるバス３０を被測定システム１
０側へ接続したりあるいは動作解析装置内部へ切
換えたりし、さらに、コマンド信号が要求する動
作解析装置の内蔵するプログラムすなわちコント
ロールプログラム回路１５およびアイドルプログ
ラム回路１６に記憶されたプログラムあるいは被
測定システム１０の内蔵するプログラムへのジヤ
ンプ命令を発生するバス切換・ジヤンプ命令回
路、２１〜２８はバス切換・ジヤンプ命令回路１
７の信号によつて動作するスイツチ、１８は１１
〜１７，２１〜２８、および３０〜３３を含む本
発明に係る動作解析装置を特徴ずけるエミユレー
タユニツト部、１９はエミユレータ本体部（参考
資料：たとえば、岩通技報、パーソナルμp−ア
ナライザ MA−1008の概要、発行所岩崎通信機
株式会社、発行昭和55年１月15日、Vol.18、
NO.3、18〜23頁）であつてエミユレータユニツ
ト部１８に対してストツプ信号、スタート信号、
コマンド信号を送出し、エミユレータユニツト部
１８とともに一体となつて動作解析装置を構成し
ている。
メモリを含んでいる。１１はマイクロプロセツサ
でその内部にはレジスタおよびメモリを含んでい
る。１２は被測定システム１０のマイクロプロセ
ツサが実行している被測定システム１０に内蔵さ
れているプログラムメモリからの命令などであつ
てバス３０を通して印加される命令でたとえば３
バイトからなる命令のうちの第１バイト目を検出
し出力するM1検出回路、１３は被測定システム
１０の内蔵するプログラムの実行を停止せしめる
ためのストツプ信号が入力されたとき、その直後
に加えられる被測定システム１０に内蔵するプロ
グラムメモリからのメモリの第１バイト目のアド
レス（番地）を記憶し、のちに印加されるスター
ト信号によつて、被測定システム１０の内蔵プロ
グラムの実行停止をしたアドレスに戻つてその後
の内蔵プログラムを実行するためのその戻るべき
アドレスを送出する戻り番地記憶回路、１４はス
トツプ信号が印加されてその直後にM1検出回路
１２の出力が印加されたとき、その瞬間における
マイクロプロセツサ１１のレジスタに記録されて
いる値を記憶し、のちにスタート信号が印加され
たとき、その値を出力してストツプ信号の印加さ
れた瞬間の状態にマイクロプロセツサ１１を戻す
ための回路、１５はマイクロプロセツサ１１の内
部のレジスタおよびメモリと外部のメモリの値を
読出したり変更したりする動作解析のためのプロ
グラムを記憶せしめておくコントロールプログラ
ム回路、１６は被測定システム１０に内蔵するプ
ログラムを実行していない状態であつてマイクロ
プロセツサ１１のレジスタに変化をもたらすこと
がないようにするための疑似停止状態をつくり出
すためのプログラムを記憶せしめておくアイドル
プログラム回路、１７はストツプ信号あるいはス
タート信号が入力されたとき、M1検出回路１２
からの信号に同期してマイクロプロセツサ１１の
データバス３１、アドレスバス３２、コントロー
ルバス３３からなるバス３０を被測定システム１
０側へ接続したりあるいは動作解析装置内部へ切
換えたりし、さらに、コマンド信号が要求する動
作解析装置の内蔵するプログラムすなわちコント
ロールプログラム回路１５およびアイドルプログ
ラム回路１６に記憶されたプログラムあるいは被
測定システム１０の内蔵するプログラムへのジヤ
ンプ命令を発生するバス切換・ジヤンプ命令回
路、２１〜２８はバス切換・ジヤンプ命令回路１
７の信号によつて動作するスイツチ、１８は１１
〜１７，２１〜２８、および３０〜３３を含む本
発明に係る動作解析装置を特徴ずけるエミユレー
タユニツト部、１９はエミユレータ本体部（参考
資料：たとえば、岩通技報、パーソナルμp−ア
ナライザ MA−1008の概要、発行所岩崎通信機
株式会社、発行昭和55年１月15日、Vol.18、
NO.3、18〜23頁）であつてエミユレータユニツ
ト部１８に対してストツプ信号、スタート信号、
コマンド信号を送出し、エミユレータユニツト部
１８とともに一体となつて動作解析装置を構成し
ている。
以下この動作状態につてい説明する。
電源投入後、バス切換・ジヤンプ命令回路１７
は、マイクロプロセツサ１１に被測定システム１
０のプログラムを実行させるためのスイツチ２１
および２２をオンにし、他のスイツチ２３〜２８
をオフにする。この状態における期間を期間T1
とし、これらスイツチのオンオフの状況を第２図
に示す。
は、マイクロプロセツサ１１に被測定システム１
０のプログラムを実行させるためのスイツチ２１
および２２をオンにし、他のスイツチ２３〜２８
をオフにする。この状態における期間を期間T1
とし、これらスイツチのオンオフの状況を第２図
に示す。
期間T1においては、M1検出回路１２は常時被
測定システム１０に内蔵されているプログラムメ
モリからの命令であつて、たとえば、３バイトか
らなる命令のうちの第１バイト目を検出し、その
信号をバス切換回路１７に送出する。
測定システム１０に内蔵されているプログラムメ
モリからの命令であつて、たとえば、３バイトか
らなる命令のうちの第１バイト目を検出し、その
信号をバス切換回路１７に送出する。
ストツプ信号がバス切換・ジヤンプ命令回路１
７に印加されると、バス切換・ジヤンプ命令回路
１７はその直後に受けたM1検出回路１２からの
信号により、戻り番地記憶回路１３および戻り状
態記憶回路１４を動作させ、その瞬間における被
測定システム１０に内蔵するプログラムメモリか
らの命令の第１バイト目のアドレスと、その瞬間
におけるマイクロプロセツサ１１のレジスタに記
録されている値とをそれぞれの回路に記憶せしめ
て、スイツチ２１および２２をオフにし、第２図
に示す期間T2となる。
７に印加されると、バス切換・ジヤンプ命令回路
１７はその直後に受けたM1検出回路１２からの
信号により、戻り番地記憶回路１３および戻り状
態記憶回路１４を動作させ、その瞬間における被
測定システム１０に内蔵するプログラムメモリか
らの命令の第１バイト目のアドレスと、その瞬間
におけるマイクロプロセツサ１１のレジスタに記
録されている値とをそれぞれの回路に記憶せしめ
て、スイツチ２１および２２をオフにし、第２図
に示す期間T2となる。
そののち、バス切換・ジヤンプ命令回路１７は
スイツチ２７および２８をオンにし、第２図に示
す期間T3とし、さらにアイドルプログラム回路
１６に記憶せしめてあるプログラムへジヤンプす
るためのジヤンプ命令をM1検出回路１２からの
信号に同期せしめてデータバス３１により出力
し、マイクロプロセツサ１１に、たとえば３バイ
ト構成からなる前記ジヤンプ命令を読込ませる。
スイツチ２７および２８をオンにし、第２図に示
す期間T3とし、さらにアイドルプログラム回路
１６に記憶せしめてあるプログラムへジヤンプす
るためのジヤンプ命令をM1検出回路１２からの
信号に同期せしめてデータバス３１により出力
し、マイクロプロセツサ１１に、たとえば３バイ
ト構成からなる前記ジヤンプ命令を読込ませる。
その読込み後にスイツチ２３および２４をオン
にして、第２図に示す期間T4になり、アイドル
プログラム回路１６とマイクロプロセツサ１１を
接続し、マイクロプロセツサ１１はアイドルプロ
グラム回路１６に記憶されている命令を読み取り
実行し、疑似停止状態となる。この状態において
は、被測定システム１０のプログラムを実行して
いない状態であり、マイクロプロセツサ１１のレ
ジスタに変化をもたらすことはない。
にして、第２図に示す期間T4になり、アイドル
プログラム回路１６とマイクロプロセツサ１１を
接続し、マイクロプロセツサ１１はアイドルプロ
グラム回路１６に記憶されている命令を読み取り
実行し、疑似停止状態となる。この状態において
は、被測定システム１０のプログラムを実行して
いない状態であり、マイクロプロセツサ１１のレ
ジスタに変化をもたらすことはない。
マイクロプロセツサ１１の内部のレジスタやメ
モリまたは被測定システム１０の有するメモリの
読出しや変更を選択するためのコマンド信号と、
その選択されたプログラムを実行せしめるスター
ト信号の入力によりバス切換・ジヤンプ命令回路
１７はM1検出回路１２の信号に同期してスイツ
チ２３，２４，２７、および２８をオフにし、第
２図に示す期間T5に移行し、アイドルプログラ
ム回路１６をバス３０から切離し、さらにコント
ロールプログラム回路１５の選択したプログラム
に移行せしめるためのジヤンプ命令をデータバス
３１によりマイクロプロセツサ１１に出力する。
モリまたは被測定システム１０の有するメモリの
読出しや変更を選択するためのコマンド信号と、
その選択されたプログラムを実行せしめるスター
ト信号の入力によりバス切換・ジヤンプ命令回路
１７はM1検出回路１２の信号に同期してスイツ
チ２３，２４，２７、および２８をオフにし、第
２図に示す期間T5に移行し、アイドルプログラ
ム回路１６をバス３０から切離し、さらにコント
ロールプログラム回路１５の選択したプログラム
に移行せしめるためのジヤンプ命令をデータバス
３１によりマイクロプロセツサ１１に出力する。
その後スイツチ２３，２４，２５，２６をオン
にし、第２図に示す期間T6に移行し、コントロ
ールプログラム回路１５をマイクロプロセツサ１
１に接続する。これによつて、コントロールプロ
グラム回路１５に記憶しているプログラムに従つ
て、マイクロプロセツサ１１のレジスタやメモリ
および被測定システム１０のメモリに記憶されて
いる値（記憶内容）を読み出したり、または変更
することができる。これらの読出しや変更の内容
は、ジヤンプ命令によつてなされジヤンプすべき
コントロールプログラム回路１５の番地はコマン
ド信号によつて指示されまたは変更することがで
きる。
にし、第２図に示す期間T6に移行し、コントロ
ールプログラム回路１５をマイクロプロセツサ１
１に接続する。これによつて、コントロールプロ
グラム回路１５に記憶しているプログラムに従つ
て、マイクロプロセツサ１１のレジスタやメモリ
および被測定システム１０のメモリに記憶されて
いる値（記憶内容）を読み出したり、または変更
することができる。これらの読出しや変更の内容
は、ジヤンプ命令によつてなされジヤンプすべき
コントロールプログラム回路１５の番地はコマン
ド信号によつて指示されまたは変更することがで
きる。
バス切換・ジヤンプ命令回路１７は、コマンド
信号が要求したコントロールプログラム回路１５
からのプログラムをマイクロプロセツサ１１が実
行した後、ストツプ信号によつて第２図に示す期
間T7に移行する。
信号が要求したコントロールプログラム回路１５
からのプログラムをマイクロプロセツサ１１が実
行した後、ストツプ信号によつて第２図に示す期
間T7に移行する。
そのゝち、バス切換・ジヤンプ命令回路１７は
スイツチ２７および２８をオンにし、第２図に示
す期間T8とし、アイドルプログラム回路１６に
記憶せしめてあるプログラムへジヤンプするため
のジヤンプ命令をM1検出回路１２からの信号に
同期せしめてデータバス３１により出力し、マイ
クロプロセツサ１１に前記ジヤンプ命令を読込ま
せる。
スイツチ２７および２８をオンにし、第２図に示
す期間T8とし、アイドルプログラム回路１６に
記憶せしめてあるプログラムへジヤンプするため
のジヤンプ命令をM1検出回路１２からの信号に
同期せしめてデータバス３１により出力し、マイ
クロプロセツサ１１に前記ジヤンプ命令を読込ま
せる。
その読込み後にスイツチ２３および２４をオン
にして、第２図に示す期間T9になり、アイドル
プログラム回路１６とマイクロプロセツサ１１を
接続し、マイクロプロセツサ１１はアイドルプロ
グラム回路１６に記憶されている命令を読み取り
実行し、疑似停止状態となる。
にして、第２図に示す期間T9になり、アイドル
プログラム回路１６とマイクロプロセツサ１１を
接続し、マイクロプロセツサ１１はアイドルプロ
グラム回路１６に記憶されている命令を読み取り
実行し、疑似停止状態となる。
そこで、マイクロプロセツサ１１の内部のレジ
スタやメモリまたは被測定システム１０の有する
メモリの読出しや変更を選択するためのコマンド
信号と、その選択されたプログラムを実行せしめ
るスタート信号の入力によりバス切換・ジヤンプ
命令回路１７はM1検出回路１２の信号に同期し
てスイツチ２３，２４，２７および２８をオフに
し第２図に示す期間T10に移行し、さらに、たと
えば３バイト構成になつているジヤンプ命令のジ
ヤンプ命令であることを表示する部分である１バ
イト目（オペコードという。）および、ジヤンプ
すべき先の番地を表示する第２バイト目および第
３バイト目（この第２および第３バイト目をオペ
ランドという。）のうちのオペコードをデータバ
ス３１に送出し、被測定システム１０のプログラ
ムへのジヤンプ命令をバス切換・ジヤンプ命令回
路１７からマイクロプロセツサ１１に読込ませ
る。
スタやメモリまたは被測定システム１０の有する
メモリの読出しや変更を選択するためのコマンド
信号と、その選択されたプログラムを実行せしめ
るスタート信号の入力によりバス切換・ジヤンプ
命令回路１７はM1検出回路１２の信号に同期し
てスイツチ２３，２４，２７および２８をオフに
し第２図に示す期間T10に移行し、さらに、たと
えば３バイト構成になつているジヤンプ命令のジ
ヤンプ命令であることを表示する部分である１バ
イト目（オペコードという。）および、ジヤンプ
すべき先の番地を表示する第２バイト目および第
３バイト目（この第２および第３バイト目をオペ
ランドという。）のうちのオペコードをデータバ
ス３１に送出し、被測定システム１０のプログラ
ムへのジヤンプ命令をバス切換・ジヤンプ命令回
路１７からマイクロプロセツサ１１に読込ませ
る。
つぎにバス切換・ジヤンプ命令回路１７は、前
記第２および第３バイト目である２つのオペラン
ドの読込みを行い、それに同期して戻り状態記憶
回路１４と戻り番地記憶回路１３に記憶せしめて
ある戻るべきもとの状態および戻るべき番地（期
間T2の初期に両記憶回路に記憶した値）をバス
３０に出力し、その後スイツチ２１および２２を
オンにし、第２図に示す期間T1に移行し一連の
エミユレーシヨン動作を終りもとの状態に戻る。
記第２および第３バイト目である２つのオペラン
ドの読込みを行い、それに同期して戻り状態記憶
回路１４と戻り番地記憶回路１３に記憶せしめて
ある戻るべきもとの状態および戻るべき番地（期
間T2の初期に両記憶回路に記憶した値）をバス
３０に出力し、その後スイツチ２１および２２を
オンにし、第２図に示す期間T1に移行し一連の
エミユレーシヨン動作を終りもとの状態に戻る。
こゝで期間T7，T8，T9は第２図に示すごとく
それぞれT2，T3，T4と同じ状態にある。また、
動作解析と疑似停止とを行うための期間T5〜T9
の動作は必要があれば何回でも繰り返して行うこ
とが可能である。
それぞれT2，T3，T4と同じ状態にある。また、
動作解析と疑似停止とを行うための期間T5〜T9
の動作は必要があれば何回でも繰り返して行うこ
とが可能である。
以上の説明において、第２図は、各動作と期間
の経過の順序を示すためのものであつて各期間の
長さを表しているものではない。
の経過の順序を示すためのものであつて各期間の
長さを表しているものではない。
（発明の効果）
以上説明したように、本発明によれば、被測定
システムの内蔵するプログラムが割込信号を禁止
するなどマスクしている状態であつても、または
割込信号端子のないマイクロプロセツサを使用し
ている場合であつても、動作解析装置に使用する
特殊なICすなわち割込信号端子をもつマイクロ
プロセツサを特に開発することなく、被測定シス
テムの動作解析をすることのできる動作解析装置
が可能となり、その効果は極めて大きい。
システムの内蔵するプログラムが割込信号を禁止
するなどマスクしている状態であつても、または
割込信号端子のないマイクロプロセツサを使用し
ている場合であつても、動作解析装置に使用する
特殊なICすなわち割込信号端子をもつマイクロ
プロセツサを特に開発することなく、被測定シス
テムの動作解析をすることのできる動作解析装置
が可能となり、その効果は極めて大きい。
第１図は本発明の一実施例を表す構成図、第２
図は第１図の動作を説明するための各スイツチそ
の他の要素の動作と期間の経過の順序示す図であ
る。 １０……被測定システム、１１……マイクロプ
ロセツサ、１２……M1検出回路、１３……戻り
番地記憶回路、１４……戻り状態記憶回路、１５
……コントロールプログラム回路、１６……アイ
ドルプログラム回路、１７……バス切換・ジヤン
プ命令回路、１８……エミユレータユニツト部、
１９……エミユレータ本体部、２１〜２８……ス
イツチ、３０……バス。
図は第１図の動作を説明するための各スイツチそ
の他の要素の動作と期間の経過の順序示す図であ
る。 １０……被測定システム、１１……マイクロプ
ロセツサ、１２……M1検出回路、１３……戻り
番地記憶回路、１４……戻り状態記憶回路、１５
……コントロールプログラム回路、１６……アイ
ドルプログラム回路、１７……バス切換・ジヤン
プ命令回路、１８……エミユレータユニツト部、
１９……エミユレータ本体部、２１〜２８……ス
イツチ、３０……バス。
Claims (1)
- １ ストツプ信号、スタート信号およびコマンド
信号の３種の信号を送出するエミユレータ本体部
と、前記３種の信号を受けて動作するバス切換手
段と前記バス切換手段から命令を受けて実行する
マイクロプロセツサ手段と被測定システムの動作
を解析するための動作解析プログラムを記憶する
コントロールプログラム手段と、前記バス切換手
段前記マイクロプロセツサ手段前記コントロール
プログラム手段および前記被測定システム間を接
続するスイツチ手段を具備したバスを含むエミユ
レータユニツト部とからなるマイクロプロセツサ
動作解析装置において、前記エミユレータユニツ
ト部が前記バスを伝送される命令信号の第１バイ
ト目を検出し検出信号を出力するM1検出手段と、
前記被測定システムの内蔵するプログラムの実行
を停止せしめるためのストツプ信号が入力された
ときの前記被測定システムの内蔵するプログラム
のアドレスを記憶し、のちに印加されるスタート
信号によつて前記記憶したアドレスに戻すための
アドレスを前記バスに送出する戻り番地記憶手段
と、ストツプ信号が印加されて前記マイクロプロ
セツサがプログラムの実行を停止するときの前記
マイクロプロセツサに内蔵されたレジスタに記録
されている値を記憶しのちにスタート信号が印加
されたときに前記記録されている値を前記バスに
出力してストツプ信号が印加されたときの状態に
前記マイクロプロセツサを戻す戻り状態記憶手段
と、ストツプ信号によつて前記マイクロプロセツ
サに前記被測定システムの内蔵するプログラムの
実行をさせない疑似停止状態を作り出すためのプ
ログラムを記憶するアイドルプログラム手段とを
含み、前記バス切換手段が前記スイツチ手段を具
備したバスを切換えるとともに、ストツプ信号に
より疑似停止状態をつくり、コマンド信号および
スタート信号により、前記コントロールプログラ
ム手段に記憶した動作解析プログラムを実行する
動作解析状態をつくり、つぎに印加されるストツ
プ信号により疑似停止状態をつくり出すためのジ
ヤンプ命令を出すことを特徴とするマイクロプロ
セツサ動作解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141169A JPS6120145A (ja) | 1984-07-07 | 1984-07-07 | マイクロプロセツサ動作解析装置 |
| US07/096,201 US4789924A (en) | 1984-07-07 | 1987-09-08 | Microprocessor emulation apparatus for debugging a microprocessor of an electronic system without utilizing an interrupt signal and a stop signal to temporarily stop an operation of the system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141169A JPS6120145A (ja) | 1984-07-07 | 1984-07-07 | マイクロプロセツサ動作解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120145A JPS6120145A (ja) | 1986-01-28 |
| JPH0447856B2 true JPH0447856B2 (ja) | 1992-08-05 |
Family
ID=15285738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141169A Granted JPS6120145A (ja) | 1984-07-07 | 1984-07-07 | マイクロプロセツサ動作解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4789924A (ja) |
| JP (1) | JPS6120145A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210832A (en) * | 1986-10-14 | 1993-05-11 | Amdahl Corporation | Multiple domain emulation system with separate domain facilities which tests for emulated instruction exceptions before completion of operand fetch cycle |
| JPS63217430A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | インサ−キツト・エミユレ−タ |
| US5179696A (en) * | 1987-07-24 | 1993-01-12 | Nec Corporation | Generator detecting internal and external ready signals for generating a bus cycle end signal for microprocessor debugging operation |
| JPH01137853A (ja) * | 1987-11-25 | 1989-05-30 | Toshiba Corp | 通信制御システム |
| US4914659A (en) * | 1988-02-10 | 1990-04-03 | Hewlett-Packard Company | Method and apparatus for software branch analysis |
| CN1045655A (zh) * | 1988-11-23 | 1990-09-26 | 约翰弗兰克制造公司 | 系统自动诊断的内核测试接口和方法 |
| JP2978189B2 (ja) * | 1989-11-16 | 1999-11-15 | シャープ株式会社 | 自動フローチャート作成装置 |
| FR2656938B3 (fr) * | 1990-01-08 | 1992-04-24 | Jerome Jacky | Carte a microprocesseur avec debogueur partiellement reporte sur un ordinateur. |
| US5345580A (en) * | 1990-11-29 | 1994-09-06 | Kabushiki Kaisha Toshiba | Microprocessor device and emulator device thereof |
| FR2691817B1 (fr) * | 1992-05-27 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et carte electronique pour le developpement d'un circuit integre. |
| US5497456A (en) * | 1992-12-31 | 1996-03-05 | Intel Corporation | Apparatus for transferring information between an interrupt producer and an interrupt service environment |
| US5539901A (en) * | 1993-09-30 | 1996-07-23 | Intel Corporation | Method and apparatus for system management mode support for in-circuit emulators |
| US5551013A (en) * | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
| US5737578A (en) * | 1994-11-18 | 1998-04-07 | International Business Machines Corp. | Apparatus and method for partitioning multiport rams |
| JP2845155B2 (ja) * | 1995-02-07 | 1999-01-13 | 日本電気株式会社 | シングルチップマイクロコンピュータのエミュレーションチップ |
| ATE325418T1 (de) * | 2002-03-05 | 2006-06-15 | Koninkl Philips Electronics Nv | Produkt und verfahren zur verhinderung der falschen speicherung von daten |
| US7228266B1 (en) * | 2003-12-05 | 2007-06-05 | Unisys Corporation | Instruction processor emulator having separate operand and op-code interfaces |
| JP4409349B2 (ja) * | 2004-04-27 | 2010-02-03 | Ｏｋｉセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
| US11200098B2 (en) * | 2019-02-19 | 2021-12-14 | Nxp Usa, Inc. | Reduction of interrupt service latency in multi-processor systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT971304B (it) * | 1972-11-29 | 1974-04-30 | Honeywell Inf Systems | Sistema di accesso a priorita variabile dinamicamente |
| US3937938A (en) * | 1974-06-19 | 1976-02-10 | Action Communication Systems, Inc. | Method and apparatus for assisting in debugging of a digital computer program |
| US3967104A (en) * | 1974-11-26 | 1976-06-29 | Texas Instruments Incorporated | Direct and indirect addressing in an electronic digital calculator |
| US4003033A (en) * | 1975-12-22 | 1977-01-11 | Honeywell Information Systems, Inc. | Architecture for a microprogrammed device controller |
| US4034194A (en) * | 1976-02-13 | 1977-07-05 | Ncr Corporation | Method and apparatus for testing data processing machines |
| US4179737A (en) * | 1977-12-23 | 1979-12-18 | Burroughs Corporation | Means and methods for providing greater speed and flexibility of microinstruction sequencing |
-
1984
- 1984-07-07 JP JP59141169A patent/JPS6120145A/ja active Granted
-
1987
- 1987-09-08 US US07/096,201 patent/US4789924A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6120145A (ja) | 1986-01-28 |
| US4789924A (en) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447856B2 (ja) | ||
| US4633417A (en) | Emulator for non-fixed instruction set VLSI devices | |
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| RU2138075C1 (ru) | Микрокомпьютер с развитыми средствами поддержки | |
| AU714669B2 (en) | Peripheral device control | |
| JP2581080B2 (ja) | デバック用マイクロプロセッサ | |
| JPH1011315A (ja) | インサーキットエミュレータ装置およびインサーキットエミュレーション方法 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JP2619416B2 (ja) | エミュレータ | |
| JPS6091454A (ja) | 集積回路 | |
| JP3182287B2 (ja) | マイクロプロセッサ | |
| KR100658485B1 (ko) | 마이크로프로세서 개발시스템 | |
| JPS5835647A (ja) | マイクロコンピユ−タの評価装置 | |
| JPS6230453B2 (ja) | ||
| JPH0659934A (ja) | プログラム評価用マイコン | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS5839343A (ja) | 複数システムの初動装置 |