JPH01232821A - 傾斜信号校正方法及びデジタル・タイム・ベース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、アナログ傾斜信号の校正方法及び傾斜信号を
利用したアナログ補正機能付デジタル・タイムベース回
路に関する。

［従来技術及び発明が解決しようとする課題］米国オレ
ゴン州ビーバートンにあるテクトロニックス社の○Ｆ１
５０型の如きタイム・ドメイン・リフレクトメータ（以
下ＴＤＲと記す）に於いて、そのＴＤＲの設計された測
定距離に応じて決まる所定の反復周波数で、テスト・パ
ルスがケーブルに送出される。テスト・パルスを送出し
た時点からケーブルの損傷点、不連続点、又は破断点で
反射されたパルスが戻るまでの時間を測定することによ
り、パルス送出源からこれら損傷点、不連続点、又は破
断点までの距離を測定する。この距離に対応する時間を
測定する為に、ケーブルに送出する反復パルスの間で複
数のクロック・パルスを発生させる。このクロック・パ
ルスの発生間隔によって距離を測定する為の時間の分解
能が大体決まる。例えば、２０ＭＨｚのクロック・パル
スの発生間隔は、略５０ナノ秒である。時間分解能をも
っと高める為に、アナログ傾斜信号を発生させる。この
傾斜信号は、クロック・パルスの発生時点でゼロ値から
立ち上がり、次のクロック・パルスの発生時点で最大値
に達する。即ち、この場合、アナログ傾斜信号はゼロ値
から最大値まで５０ナノ秒で変化する。ケーブルの反射
パルスを受けた時に、このアナログ傾斜信号がサンプリ
ングされる。反射パルスを受けた時の傾斜信号の値によ
って微小なデルタ時間が測定されるので、このデルタ時
間に相当する微小距離と、反射パルスを受ける前に既に
発生したクロック・パルスの和で決まる大体の距離とを
加算することにより、正確な距離を測定している。しか
し、回路素子の経時的変化、温度変化、或いはその他の
影響により傾斜信号の傾斜が正確でなくなった場合には
、傾斜信号が最大値に達する時点は、次のクロック・パ
ルスの発生時点以前か又は後になり得るので、ＴＤＲの
表示器上で観測される反射パルス信号の測定距離に誤差
が生じる。

従って、本発明の目的は、アナログ傾斜信号がゼロ値か
ら最大値に達するまでの時間がクロック・パルスの発生
間隔と精度良く一致するようにアナログ傾斜信号を校正
する方法及び装置を提供することである。

［課題を解決する為の手段及び作用］ 本発明によれば、アナログ補間機能付デジタル・タイム
・ベース回路に好適に使用し得るアナログ傾斜信号の校
正方法を提供している。本発明の傾斜信号校正方法では
、傾斜信号はクロック・パルスに応じて発生し、その期
間はクロック・パルスの周期より長い。そして、傾斜信
号のゼロ値レベル（傾斜開始レベルとは限らない）の時
点から１クロック周期後の時点の傾斜信号のレベルに対
応する可変基準値を使用し、この可変基準値を傾斜信号
と比較することを特徴としている。傾斜信号より急峻に
立ち上がるテスト・パルスがクロック・パルスと一定の
時間関係を有し、このテスト・パルスを時間の基準とす
る。アナログ傾斜信号のゼロ値の基準となる時点は、こ
のテスト・パルスを基準にして決められる。次のテスト
・パルスを発生させるクロック・パルスの直前のクロッ
ク・パルスの発生時点でアナログ傾斜信号の立ち上がり
を開始させる。そして、アナログ傾斜信号と比較する可
変基準値を設定する。テスト・パルスを基準として、ア
ナログ傾斜信号がゼロ値に達した時点と可変基準値に達
した時点のテスト・パルスのレベル差が時間差として測
定され、この時間差がアナログ傾斜信号の誤差（傾斜信
号がゼロ値レベルから可変基準値まで変化する期間とク
ロック周期との差）となる。この測定された誤差が許容
範囲以下、即ち、略ゼロとなるまで可変基準値を調整す
ることにより、アナログ傾斜信号の校正が完了する。

本発明の傾斜信号校正方法により校正された傾斜信号を
利用したデジタル・タイム・ベース回路は、極めて高精
度の時間測定が可能となり、ＴＤＲ等に利用した場合、
測定精度を大幅に改善し得る。

［実施例コ 第１図は、本発明によるデジタル・タイム・ベース回路
の１実施例のブロック図である。このデジタル・タイム
・ベース回路は、マイクロ・プロセッサにより制御され
、アナログ補間機能を有している。クロック・パルスに
同期した傾斜トリガの入力に応じて傾斜信号発生器（１
２）が発生するアナログ傾斜信号（１４）の最小値から
最大値までの期間は、デジタル・クロック・パルスの反
復発生間隔（周期）に略等しいが、やや長い。即ち、２
０ＭＨｚのクロック・パルスの場合５０ナノ秒程度にな
る。この傾斜信号（１４）は比較器（１６）に入力し、
この傾斜信号の値が基準値を超えると、比較器（１６）
はサンプリング・トリガを出力する。この基準値は乗算
用デジタル・アナログ変換器（ＭＤＡ）（１８）からバ
ッファ増幅器を介して供給される。尚、ＲＦＢは、比較
器（１６）に基準値を供給するバッファ増幅器の負帰還
端子である。オペレータのフロント・パネルの操作に応
じて、μＰ（マイクロ・プロセッサ）（２０）が出力し
たデジタル傾斜レベル指令及び傾斜信号の最大値に従っ
て、ＭＤＡ　（１８）は、基準電圧値を比較器（１６）
に入力する。この基準電圧値を設定する為に、μＰ（２
０）からデジタル基準レベルがラッチ（２２）に入力さ
れる。

μＰ（２０）からの適当な指令に応じて、ラッチ（２２
）は、この入力データを出力し、且つその出力状態を維
持する。ラッチ（２２）の出力はデジタル・アナログ変
換器（Ｄ／Ａ）（２４）により電流信号に変換され、こ
の電流信号は電流電圧変換型増幅器（２６）により基準
電圧値Ｖｒｅｆに変換される。ここで、（１６）乃至（
３４）は、傾斜信号（１４）とゼロ値及び基準電圧値（
略最大値に対応）とを夫々比較し、傾斜信号（１４）の
ゼロ値から基準値までの期間を測定する測定手段である
。また、μＰ（２０）は、傾斜信号（１４）の測定され
た期間を、クロック・パルスの１周期に等しくなるよう
に調整する為の調整手段の機能も兼ねている。

アナログ傾斜信号（１４）の周期を調整するには、傾斜
信号の傾斜を可変しても良いし、或いは傾斜信号の最大
値を可変しても良い。傾斜信号の傾斜を変化させるには
、傾斜信号発生器（１２）のＲＣ回路の抵抗値又は容量
を変化させるか、又は傾斜信号発生器（１２）の電流源
のバイアス電流を変化させる必要がある。しかし、本発
明の実施例では、基準電圧値Ｖｒｅｆを変化させること
により、等価的にこの問題点を解決している。

第２図は第１図の装置の各部の波形図である。

パルス発生器（２８）は、第２図に示すように、クロッ
ク・パルスと同期したテスト・パルスを発生する。この
テスト・パルスは、ＴＤＲの内部駆動トリガか、又は外
部入力信号の何れかに応じて発生しても良い。後述の如
く、先ずテスト・パルスの任意の基準レベル、例えば、
立ち上がりスロープの５０％点を測定する。Ｎ個のクロ
ック・パルス毎に１個のテスト・パルスが発生するので
、クロック・パルス１（第２図の中央のパルス）により
テスト・パルスの開始点が決まる。μＰ（２０）からの
ゼロ値がＭＤＡ　（１８）に書き込まれ、ＭＤＡ（１８
）の出力■０　によりアナログ傾斜信号のゼロ値に対応
する電圧が決まる。クロック・パルス１に同期して発生
したアナログ傾斜信号の値が、ＭＤＡ　（１８）からの
ゼロ値を超えた時、比較器（１６）は、サンプリング・
トリガを発生し、このサンプリング・トリガに応じてサ
ンプリング回路（３０）は、テスト・パルスをサンプリ
ングし、このサンプリング値をテスト・パルスの任意の
基準レベルとする。この基準レベルは、アナログ・デジ
タル変換器（Ａ／Ｄ＞（３２）によりデジタル値に変換
され、ラッチ（３４）に記憶された後、μＰ（２０）に
転送される。

アナログ傾斜信号の立ち上がりを開始させる傾斜トリガ
が、クロック・パルスＮ（第２図の左側のパルス）の前
縁の時点で発生する。尚、第２図テハ、クロック・パル
ス１乃至Ｎのサイクルが繰り返されることを便宜的に示
しているのであって、傾斜トリガは、クロック・パルス
Ｎ及び１の順で連続的に発生しているわけではない。即
ち、クロック・パルスＮは、次のテスト・パルスを発生
させる次のサイクルのクロック・パルス１の直前のクロ
ック・パルスである。μＰ（２０）からＶ　ｒｅｆに対
応する値がＭＤＡ　（１ｇ）にロードされ、ＭＤＡ（１
８）からＶ　ｒｅｆが出力される。この時のＶ　ｒｅｆ
の値は、傾斜信号の最大値付近の可変基準値であり、第
２図では最大値レベルとして示す。

理想的な場合、Ｖｒｅｆとアナログ傾斜信号を比較して
発生されるサンプリング・トリガは、テスト・パルス上
の基準レベル（傾斜信号のゼロ値に対応するレベル）と
実質的に同じ時点で発生するので、このサンプリング・
トリガに応じてテスト・パルスをサンプリングした値は
、以前の値と一致するはずである。しかし、時間的な誤
差が存在すると、傾斜信号の可変基準値に対応するサン
プリング・トリガは、テスト・パルス上の基準レベルに
対応する値の時点の前か、又は後に発生することになる
。即ち、サンプリング・トリガに応じてサンプリングさ
れたテスト・パルスのレベルは、保持されている基準レ
ベルとは・異なり、このサンプリングされた値がμＰ（
２０）に転送され、時間誤差が測定される。この時間誤
差は、電位差の場合と同様にプラス又はマイナスを付し
て表される。この時間誤差に基づいて、μＰ（２０）は
、Ｖｒｅｆの補正値を発生し、ラッチ（２２）に記憶す
る。この補正値はＤ／Ａ（２４）及び増幅器（２６）を
介してＭＤＡ　（１８）に新しイＶｒｅｆとして入力さ
れる。このような校正動作を繰り返して新しい時間誤差
を測定し、Ｖ　ｒｅｆの値を更に微調整する。時間誤差
がゼロか、又は所定の範囲以下になるまで、この動作を
継続する。ここで、所定の範囲とは、例えば、μＰ（２
０）から供給される基準レベル指令の最下位ビット（Ｌ
ＳＢ）の値に相当する範囲でも良い。このようにして、
傾斜信号がゼロ値レベルから可変基準値まで変化する時
間をクロック周期と等しくすることが出来る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。

［発明の効果コ 本発明の傾斜信号校正方法によれば、傾斜信号とゼロ値
及び最大値に対応する基準値とを比較して発生したサン
プリング・トリガに応じてテスト・パルスを夫々サンプ
リングし、その誤差を低減するように可変基準値を調整
することにより、アナログ・傾斜信号が所定のゼロ値か
ら可変基準値まで変化する期間をクロック・パルスの発
生間隔（周期）に等しくなるように容易に校正出来る。

また、この校正された傾斜信号を利用したデジタル・タ
イム・ベース回路の時間的動作は、極めて正確になるの
で、ＴＤＲ等に好適に利用し得る。

【図面の簡単な説明】

第１図は、本発明に係るデジタル・タイム・ベース回路
の１実施例を表すブロック図、第２図は、第１図の装置
の動作を説明する為の波形図である。 （１２）は傾斜信号発生器、（１６）乃至（３４）は測
定手段、（２０）は調整手段くμＰ）である。

Claims (1)

1. 【特許請求の範囲】 １、第１クロック・パルスに応じて第１傾斜信号及び第
   １テスト・パルスを発生し、 上記第１傾斜信号とゼロ値レベルとを比較して第１サン
   プリング・トリガを発生し、 該第１サンプリング・トリガに応じて上記テスト・パル
   スをサンプリングして第１レベルを求め、 第２クロック・パルスに応じて第２傾斜信号を発生し、 上記第２クロック・パルスの次の第３クロック・パルス
   に応じて第２テスト・パルスを発生し、 上記第２傾斜信号と可変基準値とを比較して第２サンプ
   リング・トリガを発生し、 該第２サンプリング・トリガに応じて、上記第２テスト
   ・パルスをサンプリングして第２レベルを求め、 上記第１及び第２レベルの差が低減するように、上記可
   変基準値を調整することを特徴とする傾斜信号校正方法
   。 ２、傾斜トリガに応じて傾斜信号を発生する傾斜信号発
   生器と、 上記傾斜信号とゼロ値及び可変基準値とを比較し、上記
   傾斜信号の期間を測定する測定手段と、 上記傾斜信号の期間が所定値になるように上記可変基準
   値を調整する調整手段とを具えることを特徴とするデジ
   タル・タイム・ベース回路。