JPH0666665B2 - 傾斜信号校正方法及びデジタル・タイム・ベース回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アナログ傾斜信号の校正方法及び傾斜信号を
利用したアナログ補正機能付デジタル・タイムベース回
路に関する。

［従来技術及び発明が解決しようとする課題］ 米国オレゴン州ビーバートンにあるテクトロニックス社
のOF150型の如きタイム・ドメイン・リフレクトメータ
（以下TDRと記す）に於いて、そのTDRの設計された測定
距離に応じて決まる所定の反復周波数で、テスト・パル
スがケーブルに送出される。テスト・パルスを送出した
時点からケーブルの損傷点、不連続点、又は破断点で反
射されたパルスが戻るまでの時間を測定することによ
り、パルス送出源からこれら損傷点、不連続点、又は破
断点までの距離を測定する。この距離に対応する時間を
測定する為に、ケーブルに送出する反復パルスの間で複
数のクロック・パルスを発生させる。このクロック・パ
ルスの発生間隔によって距離を測定する為の時間の分解
能が大体決まる。例えば、20MHzのクロック・パルスの
発生間隔は、略50ナノ秒である。時間分解能をもっと高
める為に、アナログ傾斜信号を発生させる。この傾斜信
号は、クロック・パルスの発生時点でゼロ値から立ち上
がり、次のクロック・パルスの発生時点で最大値に達す
る。即ち、この場合、アナログ傾斜信号はゼロ値から最
大値まで50ナノ秒で変化する。ケーブルの反射パルスを
受けた時に、このアナログ傾斜信号がサンプリングされ
る。反射パルスを受けた時の傾斜信号の値によって微小
なデルタ時間が測定されるので、このデルタ時間に相当
する微小距離と、反射パルスを受ける前に既に発生した
クロック・パルスの和で決まる大体の距離とを加算する
ことにより、正確な距離を測定している。しかし、回路
素子の経時的変化、温度変化、或いはその他の影響によ
り傾斜信号の傾斜が正確でなくなった場合には、傾斜信
号が最大値に達する時点は、次のクロック・パルスの発
生時点以前か又は後になり得るので、TDRの表示器上で
観測される反射パルス信号の測定距離に誤差が生じる。

従って、本発明の目的は、アナログ傾斜信号がゼロ値か
ら最大値に達するまでの時間がクロック・パルスの発生
間隔と精度良く一致するようにアナログ傾斜信号を校正
する方法及び装置を提供することである。

［課題を解決する為の手段及び作用］ 本発明によれば、アナログ補間機能付デジタル・タイム
・ベース回路に好適に使用し得るアナログ傾斜信号の校
正方法を提供している。本発明の傾斜信号校正方法で
は、傾斜信号はクロック・パルスに応じて発生し、その
期間はクロック・パルスの周期より長い。そして、傾斜
信号のゼロ値レベル（傾斜開始レベルとは限らない）の
時点から１クロック周期後の時点の傾斜信号のレベルに
対応する可変基準値を使用し、この可変基準値を傾斜信
号と比較することを特徴としている。傾斜信号より急峻
に立ち上がるテスト・パルスがクロック・パルスと一定
の時間関係を有し、このテスト・パルスを時間の基準と
する。アナログ傾斜信号のゼロ値の基準となる時点は、
このテスト・パルスを基準にして決められる。次のテス
ト・パルスを発生させるクロック・パルスの直前のクロ
ック・パルスの発生時点でアナログ傾斜信号の立ち上が
りを開始させる。そして、アナログ傾斜信号と比較する
可変基準値を設定する。テスト・パルスを基準として、
アナログ傾斜信号がゼロ値に達した時点と可変基準値に
達した時点のテスト・パルスのレベル差が時間差として
測定され、この時間差がアナログ傾斜信号の誤差（傾斜
信号がゼロ値レベルから可変基準値まで変化する期間と
クロック周期との差）となる。この測定された誤差が許
容範囲以下、即ち、略ゼロとなるまで可変基準値を調整
することにより、アナログ傾斜信号の校正が完了する。

本発明の傾斜信号校正方法により校正された傾斜信号を
利用したデジタル・タイム・ベース回路は、極めて高精
度の時間測定が可能となり、TDR等に利用した場合、測
定精度を大幅に改善し得る。

［実施例］ 第１図は、本発明によるデジタル・タイム・ベース回路
の１実施例のブロック図である。このデジタル・タイム
・ベース回路は、マイクロ・プロセッサにより制御さ
れ、アナログ補間機能を有している。クロック・パルス
に同期した傾斜トリガの入力に応じて傾斜信号発生器
（12）が発生するアナログ傾斜信号（14）の最小値から
最大値までの期間は、デジタル・クロック・パルスの反
復発生間隔（周期）に略等しいが、やや長い。即ち、20
MHzのクロック・パルスの場合50ナノ秒程度になる。こ
の傾斜信号（14）は比較器（16）に入力し、この傾斜信
号の値が基準値を超えると、比較器（16）はサンプリン
グ・トリガを出力する。この基準値は乗算用デジタル・
アナログ変換器（MDA）（18）からバッファ増幅器を介
して供給される。尚、RFBは、比較器（16）に基準値を
供給するバッファ増幅器の負帰還端子である。オペレー
タのフロント・パネルの操作に応じて、μＰ（マイクロ
・プロセッサ）（20）が出力したデジタル傾斜レベル指
令及び傾斜信号の最大値に従って、MDA（18）は、基準
電圧値を比較器（16）に入力する。この基準電圧値を設
定する為に、μＰ（20）からデジタル基準レベルがラッ
チ（22）に入力される。μＰ（20）からの適当な指令に
応じて、ラッチ（22）は、この入力データを出力し、且
つその出力状態を維持する。ラッチ（22）の出力はデジ
タル・アナログ変換器（Ｄ／Ａ）（24）により電流信号
に変換され、この電流信号は電流電圧変換型増幅器（2
6）により基準電圧値Vrefに変換される。ここで、（1
6）乃至（34）は、傾斜信号（14）とゼロ値及び基準電
圧値（略最大値に対応）とを夫々比較し、傾斜信号（1
4）のゼロ値から基準値までの期間を測定する測定手段
である。また、μＰ（20）は、傾斜信号（14）の測定さ
れた期間を、クロック・パルスの１周期に等しくなるよ
に調整する為の調整手段の機能も兼ねている。

アナログ傾斜信号（14）の周期を調整するには、傾斜信
号の傾斜を可変しても良いし、或いは傾斜信号の最大値
を可変しても良い。傾斜信号の傾斜を変化させるには、
傾斜信号発生器（12）のRC回路の抵抗値又は容量を変化
させるか、又は傾斜信号発生器（12）の電流源のバイア
ス電流を変化させる必要がある。しかし、本発明の実施
例では、基準電圧値Vrefを変化させることにより、等価
的にこの問題点を解決している。

第２図は第１図の装置の各部の波形図である。パルス発
生器（28）は、第２図に示すように、クロック・パルス
と同期したテスト・パルスを発生する。このテスト・パ
ルスは、TDRの内部駆動トリガか、又は外部入力信号の
何れかに応じて発生しても良い。後述の如く、先ずテス
ト・パルスの任意の基準レベル、例えば、立ち上がりス
ロープの50％点を測定する。Ｎ個のクロック・パルス毎
に１個のテスト・パルスが発生するので、クロック・パ
ルス１（第２図の中央のパルス）によりテスト・パルス
の開始点が決まる。μＰ（20）からのゼロ値がMDA（1
8）に書き込まれ、MDA（18）の出力I0によりアナログ傾
斜信号のゼロ値に対応する電圧が決まる。クロック・パ
ルス１に同期して発生したアナログ傾斜信号の値が、MD
A（18）からのゼロ値を超えた時、比較器（16）は、サ
ンプリング・トリガを発生し、このサンプリング・トリ
ガに応じてサンプリング回路（30）は、テスト・パルス
をサンプリングし、このサンプリング値をテスト・パル
スの任意の基準レベルとする。この基準レベルは、アナ
ログ・デジタル変換器（Ａ／Ｄ）（32）によりデジタル
値に変換され、ラッチ（34）に記憶された後、μＰ（2
0）に転送される。

アナログ傾斜信号の立ち上がりを開始させる傾斜トリガ
が、クロック・パルスＮ（第２図の左側のパルス）の前
縁の時点で発生する。尚、第２図では、クロック・パル
ス１乃至Ｎのサイクルが繰り返されることを便宜的に示
しているのであって、傾斜トリガは、クロック・パルス
Ｎ及び１の順で連続的に発生しているわけではない。即
ち、クロック・パルスＮは、次のテスト・パルスを発生
させる次のサイクルのクロック・パルス１の直前のクロ
ック・パルスである。μＰ（20）からVrefに対応する値
がMDA（18）にロードされ、MDA（18）からVrefが出力さ
れる。この時のVrefの値は、傾斜信号の最大値付近の可
変基準値であり、第２図では最大値レベルとして示す。
理想的な場合、Vrefとアナログ傾斜信号を比較して発生
されるサンプリング・トリガは、テスト・パルス上の基
準レベル（傾斜信号のゼロ値に対応するレベル）と実質
的に同じ時点で発生するので、このサンプリング・トリ
ガに応じてテスト・パルスをサンプリングした値は、以
前の値と一致するはずである。しかし、時間的な誤差が
存在すると、傾斜信号の可変基準値に対応するサンプリ
ング・トリガは、テスト・パルス上の基準レベルに対応
する値の時点の前か、又は後に発生することになる。即
ち、サンプリング・トリガに応じてサンプリングされた
テスト・パルスのレベルは、保持されている基準レベル
とは異なり、このサンプリングされた値がμＰ（20）に
転送され、時間誤差が測定される。この時間誤差は、電
位差の場合と同様にプラス又はマイナスを付して表され
る。この時間誤差に基づいて、μＰ（20）は、Vrefの補
正値を発生し、ラッチ（22）に記憶する。この補正値は
Ｄ／Ａ（24）及び増幅器（26）を介してMDA（18）に新
しいVrefとして入力される。このような校正動作を繰り
返して新しい時間誤差を測定し、Vrefの値を更に微調整
する。時間誤差がゼロか、又は所定の範囲以下になるま
で、この動作を継続する。ここで、所定の範囲とは、例
えば、μＰ（20）から供給される基準レベル指令の最下
位ビット（LSB）の値に相当する範囲でも良い。このよ
うにして、傾斜信号がゼロ値レベルから可変基準値まで
変化する時間をクロック周期と等しくすることが出来
る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。

［発明の効果］ 本発明の傾斜信号校正方法によれば、傾斜信号とゼロ値
及び最大値に対応する基準値とを比較して発生したサン
プリング・トリガに応じてテスト・パルスを夫々サンプ
リングし、その誤差を低減するように可変基準器を調整
することにより、アナログ・傾斜信号が所定のゼロ値か
ら可変基準値まで変化する期間をクロック・パルスの発
生間隔（周期）に等しくなるように容易に校正出来る。
また、この校正された傾斜信号を利用したデジタル・タ
イム・ベース回路の時間的動作は、極めて正確になるの
で、TDR等に好適に利用し得る。

【図面の簡単な説明】

第１図は、本発明に係るデジタル・タイム・ベース回路
の１実施例を表すブロック図、第２図は、第１図の装置
の動作を説明する為の波形図である。（12）は傾斜信号
発生器、（16）は比較器、（18）は可変電圧源、（28）
はテスト・パルス発生器、（30）はサンプリング回路、
（20）は調整手段（μＰ）である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特公 昭40−17693（ＪＰ，Ｂ１) 実公 昭44−28412（ＪＰ，Ｙ１)

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１クロック・パルスに応じて第１傾斜信
   号及び第１テスト・パルスを発生し、 上記第１傾斜信号とゼロ値レベルとを比較して第１サン
   プリング・トリガを発生し、 該第１サンプリング・トリガに応じて上記テスト・パル
   スをサンプリングして第１レベルを求め、 第２クロック・パルスに応じて第２傾斜信号を発生し、 上記第２クロック・パルスの次の第３クロック・パルス
   に応じて第２テスト・パルスを発生し、 上記第２傾斜信号と可変基準値とを比較して第２サンプ
   リング・トリガを発生し、 該第２サンプリング・トリガに応じて、上記第２テスト
   ・パルスをサンプリングして第２レベルを求め、 上記第１及び第２レベルの差が低減するように、上記可
   変基準値を調整することを特徴とする傾斜信号校正方
   法。
2. 【請求項２】クロック・パルスに応じて傾斜信号を発生
   する傾斜信号発生器と、 上記傾斜信号と可変基準電圧値とを比較し、サンプリン
   グ・トリガを発生する比較器と、 上記可変基準電圧値を発生する可変電圧源と、 上記クロック・パルスに応じてテスト・パルスを発生す
   るテスト・パルス発生器と、 上記サンプリング・トリガに応じて上記テスト・パルス
   をサンプリングするサンプリング回路と、 該サンプリング回路の出力をデジタル値に変換して記憶
   し、上記可変電圧源を制御して上記可変基準電圧値を調
   整する調整手段とを備え、 該調整手段は、上記可変基準値電圧値を所定のゼロ・レ
   ベルに設定した時の第１サンプル値を記憶し、上記可変
   基準電圧値を変化させた時の第２サンプル値を記憶し、
   上記第１及び第２サンプル値を一致させるように上記可
   変基準電圧値を調整することにより、上記傾斜信号を校
   正することを特徴とするデジタル・タイム・ベース回
   路。