JPH01235170A - マイクロ入出力ピンおよびその製造方法 - Google Patents

マイクロ入出力ピンおよびその製造方法

Info

Publication number
JPH01235170A
JPH01235170A JP63045427A JP4542788A JPH01235170A JP H01235170 A JPH01235170 A JP H01235170A JP 63045427 A JP63045427 A JP 63045427A JP 4542788 A JP4542788 A JP 4542788A JP H01235170 A JPH01235170 A JP H01235170A
Authority
JP
Japan
Prior art keywords
leg
conductive
pin
face
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63045427A
Other languages
English (en)
Other versions
JP2573016B2 (ja
Inventor
Keiichi Nakamura
中村　けい一
Tsutomu Oshima
勉 大島
Noriharu Kurokawa
黒川　典治
Toshihiko Kashiro
鍛代　敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Corp
Original Assignee
AMP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMP Inc filed Critical AMP Inc
Priority to JP63045427A priority Critical patent/JP2573016B2/ja
Priority to US07/305,312 priority patent/US4949455A/en
Publication of JPH01235170A publication Critical patent/JPH01235170A/ja
Application granted granted Critical
Publication of JP2573016B2 publication Critical patent/JP2573016B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロ入出力ピンおよびその製造方法に関
し、さらに詳しくは、主として、モノシリツクＩＣやハ
イブリッドＩＣなどにおけるチップ素子とパッケージ基
板との間の電極間の接続をはかるマイクロ入出力ピンお
よびその製造方法に関する。
（従来技術とその課題） 従来一般に、モノシリ・ンクＩＣやハイブリッドＩＣな
どにおけるパッケージ基板へのチップの実装は、パッケ
ージ基板の所定位置にチップを装着し、該基板のプリン
ト回路とチップ電極とをワイヤボンデインクにより接続
する手段により行われている。
しかるところ、最近、ＩＣのハイブリッド化か進み、高
機能密度化、軽薄短小化、これらの民生機器への適用な
どがはかられ、これらの利用が急速に拡張される傾向に
あり、こうしたことにともない、チップ自体の面付けに
よる軽薄短小化、低コスト化などが強く要求される状況
にある。
しかしながら、前記ワイヤボンディング手段によると、
パッケージ基板とチップとの各電極間に金線などからな
るリード線を橋架してロウ付けしなければならないため
、チップパッケージンクの処理作業効率が低いうえ、こ
れらチップ、基板における占有面積が大きくなり、前記
要求を満足させることが困難であり、しかも伝送速度か
おそいといった課題がある。
前記要求を満足させるうえて有効な手段の一つとして、
チップとパッケージ基板との各電極を直接ロウ付けする
一体化構成が考えられる。
この場合、前記各電極間を接続する超小型の入出力ピン
か望ましい。
本発明の目的は、主として、この種のＩＣにおけるチッ
プのパッケージ基板への直付は接続による軽薄短小化、
低コスト化、伝送速度を速めるなどの点で最適であるマ
イクロ入出力ピンおよびその製造方法を提供することに
ある。
（課題を解決するための手段） 前記目的を達成するため、本発明にかかるマイクロ入出
力ピンは、導電性脚部と、該脚部のの両端部に該脚部よ
りも径大である導電性頭部とからなるマイクロ入出力ピ
ンてあって、前記脚部は、その全長にわたって実質的に
同径に形成し、かつ、前記頭部の各々は、前記脚部の端
部の外周面に一体に形成したメッキ層と、該脚部の端部
の端面および該メッキ層の端面に一体に形成したロウ材
層とからなる。
また、前記目的を達成するため、本発明にかかるマイク
ロ入出力ピンの製造方法は、或る種のエツチング液て侵
されない金属材料で形成した所定数の導電性ピンを、前
記エツチング液て侵される金属材料て前記ピンの脚部の
長さに実質的に同じ厚さに形成した板体の面方向に所定
間隔で該板体の厚さ方向に貫通し配列して被加工体を形
成する工程と、前記被加工体における前記脚部の両端面
に前記エツチング液で侵されない導電性ロウ材層を設け
て所定径大の頭部を形成する工程と、前記エツチング液
の存在下に、前記脚部および前記頭部を残して、前記板
体部分をエツチング処理する工程とを含む。
（実施例） 添付図面を参照して本発明の詳細な説明すると、以下の
とおりである。
第１図および第２図において、本発明にかかるマイクロ
入出力ピンを例示しである。このピン１は、導電性脚部
２と、該脚部の両端部に該脚部よりも径大である導電性
頭部３とからなる０脚部ｌは、銅またはその合金などの
導電性材料で、たとえば、長さし約０．６〜０．９ｍ＋
ｓ、径り約０．１ｍｍに形成しである０頭部３は、脚部
２の端部の周面を一体に覆うように形成した導電性メッ
キ層４と、該端部の端面および該メッキ層の端面を一体
に覆うように形成した導電性ロウ材層５とからなる。メ
ッキ層４は、たとえば、銅で、また、ロウ材層５は、た
とえば、金と錫の合金て、それぞれ形成しである。脚部
２および頭部３の横断面は、実質的に円形状であること
２！！ｉ好ましいが、その他の形状であってもよい。
第３図に示すよに、前記構成を有するピンｌは、たとえ
ば、ＩＣチップ６の電極とポリマセラミックなどの高熱
伝導材からなるセラミック基板７のプリント電極との間
に前記頭部３を挟持する状態に配置し、加熱圧着処理下
に、ロウ材５を介してＩＣチップ６のセラミック基板７
への直付けを行うのに用いることかできる。この図示例
のチップバッキングは、ＩＣチップ６を樹脂層８て封入
し、これにキャップ９を被嵌し、基板７に外部リートｌ
Ｏを取り付けである。
第４図ないし第１６図において、前記ピンｌの製造工程
を例示しである。
第４図および第５図において、導電性材料、たとえば、
鉄系材料で高さ（厚さ）Ｈの保持板１１を形成し、該保
持板の上面に深さＤを有する所要数の条溝１２をピッチ
Ｐて列設する。高さＨおよびツピッチＰは、前記ピンｌ
の配置ピッチ（たとえば約０．６　ｍｍ）と、深さＤは
、前記ピン１の径（たとえは約０．１皇鳳）と、それぞ
れ実質的に同じに設定する。なお、前記ピンｌの配置ピ
ッチとは、前記ＩＣチップ６および前記セラミック基板
７の電極のそれを意味する。
第６図において、前記条溝１２には、前記ピン１の脚部
２と同質・同径である該脚部の線状母材２を導電性また
は絶縁性接着剤（図示せず）を介して接着する。
第７図ないし第９図において、前記脚部母材２を接着し
た適宜数の前記保持板１１を導電性または絶縁性接着剤
（図示せず）を介し接合して積層体１３を形成したのち
、該積層体を縦方向、すなわち、前記脚部母材１２の長
さ方向と直角に交差する方向に、かつ、前記脚部２の長
さＬと同＠Ｌにスライスして、所定数の前記脚部２を有
する被加工体１４を形成する。
第１Ｏ図において、前記被加工体１４の両面を、たとえ
ば、ゴム系の電気絶縁性ホトレジスト材１５で所定厚さ
に被覆する。
第１１図において、両レジスト材１５の面に、前記被加
工体１４における前記ピン２の端面が位置する該レジス
ト材域を露光域１５ａとし、該露光域の周辺に位置する
該レジスト材域を未露光域１５ｂとするパターン１６を
配置して、光源１７でパターン露光する。
第１２図において、前記パターン露光によって前記露光
域１５ａの前記レジスト材１５を硬化させ、未露光域１
５ｂを洗浄処理して該レジスト材を除去したのち、ある
いは、未露光域１５ｂを化学的（電気化学的を含む）エ
ツチング液中または機械的スクライビング処理して除去
すると同時に前記保持板１１の面から若干くぼむ凹陥部
１８を形成し、前記露光域１５ａの該レジスト材を残す
。
第１３図において、前記凹陥部１８に導電性材料、たと
えば、銅でメッキ処理してメッキ層４を形成する。
第１４図において、前記露光域１５ａの前記硬化させた
レジスト１５を剥離して前記脚部２の端面な露出する。
第１５図において、前記脚部２の露出端面および前記メ
ッキ層４の端面域には、たとえば、金のロウ材層５ａを
メッキ処理して形成し、さらに、該ロウ材層上に、たと
えば、錫のロウ材層５ｂをメッキ処理して形成したのち
、該両ロウ材層を焼付処理して合金化することによって
前記頭部３の一部を構成するロウ材層５を形成する（第
１６図参照）。なお、金のロウ材層５ａは約８０重量％
、錫のロウ材Ｒ５ｂは約２０重量％かロウ材としての特
性から好ましい。
第１６図において、前記合金化したロウ材層５を有する
前記被加工体１４を、たとえば、塩化第一鉄のエツチン
グ液中に浸漬し電解エツチング液中し、前記頭部３の材
料を侵食させることなく、前記保持板１１を侵食させ、
該保持板が或る薄さになるまで該処理を行う。その結果
、薄くなった保持板１１で連結したピンｌをうることか
てきる。
前記連結状態を保っているピン１群は、たとえば、それ
らの一端面を、整列ケースまたは整列板に剥離回走に接
着したのち、たとえば、電気的エツチング処理によって
前記連結部を除去し、さらに、該接着状態にある該ピン
群を別の整列ケースて保持する。そして、たとえば、前
記整列ケースをバッキング材としてＩＣ組付自動機にか
け、第３図に例示し既述したように、ＩＣチップ７の電
極とポリマセラミックなどの高熱伝導材からなるセラミ
ック基板のプリント電極との間に配置し、直付けを行う
ことかできる。
なお、本発明方法においては、第４図から第９図に示す
工程を経ることか好ましいか、第８図および第９図に示
す被加工体を第４図から第７図に示す工程を経ることな
く形成してもよい。また、第１Ｏ図から第１４図に示す
工程を経ることが好ましいが、該工程を経ることなくピ
ン脚部の端面にロウ材層を形成してもよい。
（発明の効果） 本発明にかかるマイクロ入出力ピンによれば、モノシリ
ツクＩＣ、ハイブリッドＩＣなどにおけるチップ素子の
パッケージ基板への直付け、しかも微細付けか可能とな
り、この種の集積回路の軽薄短小化、低コスト化をはか
り、伝送特性を高めるうえで、きわめて有効である。
なお、前記ピンの頭部の一部を構成するロウ材層は、該
ピンの脚部の端面および該脚部の端部の外周面に形成し
たメッキ層の端面に形成しであるか、該脚部の断面径が
非常に小さいために該脚部の端面の面積も同様に小さく
ても、該メッキ層の端面の存在で該ロウ材層を形成する
面がそれだけ拡大しているので、該ロウ材層の形成面に
おける固定強度が、該メッキ層を形成してない場合に比
べて高い。
さらに、本発明にかかる前記ピンの製造方法によれば、
前記ピンを同時に多数個取りすることがてきる。しかも
、エッチンク処理技術自体は貨来よく知られた習熟技術
を用いることかてきるので、処理装置のｕＩｒ＆か比較
的容易であるとともに、製品の品質管理か容易で、高品
質の製品を得ることか可能である。
【図面の簡単な説明】
第１図は、本発明にかかるマイクロ入出力ピンの一例の
斜視図。 第２図は、前記ピンの縦断面図。 第３図は、前記ピンの使用例の断面図。 第４図〜第１６図は、本発明製造方法の一例を工程処理
順に示す概略説明図であり。 そのうち、第４図〜第８図は、被加工体の形成工程の斜
視図、 第９図〜第１６図は、前記被加工体の加工工程の断面図
。 ｌ：入出力ピン、２：脚部またはその母材、３：頭部、
４：メッキ層、５：ロウ材層、ｌｌ：保持板、１２；条
溝、１３：積層体、１４：被加工体、１５ニレジスト材
、 １６−二パターン、１８：凹陥部

Claims (2)

    【特許請求の範囲】
  1. （１）導電性脚部と、該脚部の両端部に該脚部よりも径
    大の導電性頭部とからなるマイクロ入出力ピンであって
    、前記脚部は、その全長にわたって実質的に同径に形成
    し、かつ、前記頭部の各々は、前記脚部の端部の外周面
    に一体に形成したメッキ暦と、該脚部の端部の端面およ
    び該メッキ層の端面に一体に形成したロウ材層とからな
    ることを特徴とする前記ピン。
  2. （２）或る種のエッチング液で侵されない金属材料で形
    成した所定数の導電性ピンを、前記エッチング液で侵さ
    れる金属材料で前記ピンの脚部の長さに実質的に同じ厚
    さに形成した板体の面方向に所定間隔で該板体の厚さ方
    向に貫通し配列して被加工体を形成する工程と、前記被
    加工体における前記脚部の両端面に前記エッチング液で
    侵されない導電性ロウ材層を設けて所定径大の頭部を形
    成する工程と、前記エッチング液の存在下に、前記脚部
    および前記頭部を残して、前記板体部分をエッチング処
    理する工程とを含むことを特徴とするマイクロ入出力ピ
    ンの製造方法。
JP63045427A 1988-02-27 1988-02-27 マイクロ入出力ピンおよびその製造方法 Expired - Lifetime JP2573016B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63045427A JP2573016B2 (ja) 1988-02-27 1988-02-27 マイクロ入出力ピンおよびその製造方法
US07/305,312 US4949455A (en) 1988-02-27 1989-02-01 I/O pin and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63045427A JP2573016B2 (ja) 1988-02-27 1988-02-27 マイクロ入出力ピンおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH01235170A true JPH01235170A (ja) 1989-09-20
JP2573016B2 JP2573016B2 (ja) 1997-01-16

Family

ID=12718990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63045427A Expired - Lifetime JP2573016B2 (ja) 1988-02-27 1988-02-27 マイクロ入出力ピンおよびその製造方法

Country Status (2)

Country Link
US (1) US4949455A (ja)
JP (1) JP2573016B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504614B1 (en) * 1991-02-22 2003-10-15 Canon Kabushiki Kaisha Electrical connecting member and manufacturing method therefor
DE69232606T2 (de) * 1991-02-25 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5334029A (en) * 1993-05-11 1994-08-02 At&T Bell Laboratories High density connector for stacked circuit boards
JP2500462B2 (ja) * 1993-07-22 1996-05-29 日本電気株式会社 検査用コネクタおよびその製造方法
US5397598A (en) * 1993-11-12 1995-03-14 International Business Machines Corporation Method for selectively coating a member having a shank by masking a portion of the shank with a washer
US5509815A (en) * 1994-06-08 1996-04-23 At&T Corp. Solder medium for circuit interconnection
US6007348A (en) * 1996-05-07 1999-12-28 Advanced Intercommunications Corporation Solder ball terminal
TW406454B (en) 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6300678B1 (en) 1997-10-03 2001-10-09 Fujitsu Limited I/O pin having solder dam for connecting substrates
US6051119A (en) * 1998-01-12 2000-04-18 International Business Machines Corporation Plating structure for a pin grid array package
US6386959B2 (en) 1999-01-13 2002-05-14 Micro Contacts Inc. Feeding system for electro-chemically polishing contact tips
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
JP3288654B2 (ja) * 1999-07-23 2002-06-04 ヒロセ電機株式会社 電気コネクタの製造方法
WO2003079497A1 (en) * 2002-03-20 2003-09-25 J.S.T. Mfg. Co., Ltd. Anisotropic conductive sheet and its manufacturing method
US7282932B2 (en) * 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
KR100873019B1 (ko) * 2007-07-13 2008-12-10 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
SG152101A1 (en) * 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
JP6559728B2 (ja) * 2017-04-04 2019-08-14 株式会社豊田中央研究所 半導体装置及び電力変換装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3525666A (en) * 1964-08-31 1970-08-25 Mo Och Domsjoe Ab Process for preparing kraft pulping liquor from black liquor including separate carbonation with combustion gases and evaporation steps
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
GB1139612A (en) * 1966-12-14 1969-01-08 Ferranti Ltd Improvements relating to electric connectors
US3569607A (en) * 1969-08-01 1971-03-09 Ibm Resolderable connector
US3616283A (en) * 1969-09-29 1971-10-26 Ibm Method of making electrical contact pins
US3855692A (en) * 1973-06-28 1974-12-24 Gen Dynamics Corp Method of manufacturing circuit board connectors
US4003621A (en) * 1975-06-16 1977-01-18 Technical Wire Products, Inc. Electrical connector employing conductive rectilinear elements
US4135988A (en) * 1978-01-30 1979-01-23 General Dynamics Corporation One hundred percent pattern plating of plated through-hole circuit boards
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4633050A (en) * 1984-04-30 1986-12-30 Allied Corporation Nickel/indium alloy for use in the manufacture of electrical contact areas electrical devices
BR8505473A (pt) * 1984-11-02 1986-08-05 Kernforschungsz Karlsruhe Processo para produzir uma pluralidade de elementos conectores deformaveis,processo para produzir cada parte de um conector de duas partes mecanicamente separavel possuindo multiplos elementos conectores elementos conectores deformaveis e conector multiplo mecanicamente separavel para ligacoes eletricas de componentes microeletronicas
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
JPS6284973U (ja) * 1985-11-19 1987-05-30
US4712721A (en) * 1986-03-17 1987-12-15 Raychem Corp. Solder delivery systems
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate

Also Published As

Publication number Publication date
US4949455A (en) 1990-08-21
JP2573016B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
JP2573016B2 (ja) マイクロ入出力ピンおよびその製造方法
US7670962B2 (en) Substrate having stiffener fabrication method
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
EP0997942A2 (en) Chip Size Semiconductor Package and process for producing it
JP2810101B2 (ja) 電気ピンおよびその製造方法
EP0536418A1 (en) Semiconductor device and manufacturing method therefor
JP2021005670A (ja) 電子部品装置及び電子部品装置の製造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
US6889428B2 (en) Method of manufacturing sheet material and method of manufacturing circuit device using the same
JP2003258007A (ja) 電子部品及びその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
KR20040027346A (ko) 회로 장치의 제조 방법
JPH0697237A (ja) 半導体装置及びその製造方法
CN102356462B (zh) 半导体元件用基板的制造方法及半导体器件
TW442929B (en) Semiconductor device and manufacture thereof
CN112616244B (zh) 柔性电路板及柔性电路板制备方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP7481865B2 (ja) 半導体装置用基板、および半導体装置
JPH11251504A (ja) 電子部品及びその製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP4288277B2 (ja) 半導体装置
WO2003002786A1 (en) Electroplating method and printed wiring board manufacturing method
JP2667491B2 (ja) 電気ピンの製造方法
JPH01170035A (ja) マイクロ入出力ピンおよびその製造方法