JPH0697237A

JPH0697237A - 半導体装置及びその製造方法

Info

Publication number: JPH0697237A
Application number: JP4241717A
Authority: JP
Inventors: Takao Mori; 孝夫森; 学志 ▲吉▼田; Satoshi Yoshida; Tadahiko Nishimukai; 忠彦西向井; Kenji Yamaguchi; 健司山口
Original assignee: Hitachi Cable Ltd; Hitachi Ltd
Current assignee: Hitachi Cable Ltd; Hitachi Ltd
Priority date: 1992-09-10
Filing date: 1992-09-10
Publication date: 1994-04-08
Also published as: US5442229A

Abstract

(57)【要約】【目的】多端子を有し、且つ高速な半導体素子のテー
プキャリア実装に有効な半導体装置及びその製造方法を
提供する。【構成】第１のフィルムキャリア４ａ上に第２のフィ
ルムキャリア４ｂを重ね合わせ、接着剤１０により積層
する。相互のフィルムキャリア上の金属リード３ａ及び
３ｂは互いに接触、交差することなくそれぞれの間隙に
配置され、そのリード先端は、半導体素子１の電極２に
ボンディングされる。金属リード３は予めエッチングに
よりフィルムキャリア４上に形成されており、これらの
フィルムキャリア４を複数枚重ね合わせることによりリ
ード接続ピッチを実効的に短縮する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置、特に、テ
ープキャリアに設けた微細リードを用いて半導体集積回
路素子と配線基板を電気的に接続する半導体装置及びそ
の製造方法に関する。

【０００２】

【従来の技術】電卓から大型コンピュータに至るまで最
近の電子機器には、その高性能化、小型化を推進するた
めにテープキャリア接続を用いた半導体装置が多用され
ている。このような半導体装置として従来用いられてい
るテープキャリア接続の模式的な構造図を図１３に示
す。

【０００３】図１３において、半導体素子１０１はポリ
イミド製フィルムキャリア１０４上に設けられた微細な
金属リード１０３に接続されている。このような半導体
素子の実装方式は、ＴＡＢ（Tape Automated Bonding）
実装方式と呼ばれる。ＴＡＢ実装方式では、テープキャ
リア１０４への半導体素子１の搭載及び金属リード１０
３の接続(インナリードボンディング)はすべて自動で行
なわれるため、量産性に優れた特徴を持つ。通常は、金
属リード１０３を所定の長さに切断後、半導体素子１の
実装形態に合わせて外部リードを成形加工する。次い
で、図１４に示すように半導体素子１０１を配線基板１
１２に搭載し金属リード１０３を接続(アウタリードボ
ンディング)する。図１４(ａ)は半導体素子１０１の裏
面側をダイボンディングした一般的な実装構造例であ
る。また、半導体素子裏面からの放熱を考慮する場合に
は図１４(ｂ)に示すように半導体素子１０１をフェース
ダウン状にボンディングする構造が採用されている。こ
れらの実装では、特に半導体素子１上の微細な金属リー
ド１０３と配線基板１１２との組立性を考慮し、図１３
におけるデバイスホール１０６の周縁部の金属リード１
０３のピッチを、半導体素子１０１の接続部における金
属リード１０３のピッチの約３〜５倍に拡大している。

【０００４】一方、半導体素子の高集積化に伴うピン数
の増加によりテープキャリア上の金属リードも微細化
し、そのリードピッチも狭小化の傾向にある。このた
め、単一フィルムにおける金属リードの微細化と共に、
リードの多層化やテープキャリア本体の積層化によりボ
ンディング用のリード片数を実効的に増加させる手法が
採用されている。

【０００５】なお、このような半導体装置に関する技術
は、例えば、特開昭６３−６２３３５号公報、特開昭６
３−１６４２２９号公報又は特開昭６４−１９７３７号
公報、特開平１−１０６４３８号公報等に記載されてい
る。

【０００６】

【発明が解決しようとする課題】上記従来技術は、予め
半導体素子上に必要なテープキャリア接続用電極の形成
方法について十分な配慮がなされていなかった。すなわ
ち、積層したフィルムキャリアから突出する金属リード
群の先端はその積層数に応じた段差を生ずる。均一なボ
ンディングを行うために半導体素子上の電極高さを予め
リードの高さと一致させる必要があり、高さの異なる電
極を同時に形成することは極めて困難な問題であった。
また、これらの段差を低減するためにフィルムキャリア
及び金属リードを薄膜化した場合には金属リードのエッ
チング加工が容易になり、リードピッチの狭小化による
多ピン化は図れるものの、信号伝送の高速化が必須な半
導体素子の実装に対応出来ない問題があった。これは、
リードピッチの狭小化に伴うリード幅の減少と共に、リ
ード厚の薄膜化によりリード自体の抵抗や自己インダク
タンス等の寄生容量の増加を誘発し、信号伝搬速度の低
下やクロストークノイズの増加を招くためである。

【０００７】一方、従来のＴＡＢ実装ではテープキャリ
アに半導体素子をボンディング後、外部リードを所定形
状に切断、成形した後、プリント基板やセラミクス製配
線基板上に実装する。このため、テープキャリア本体の
多ピン化やリードの微細化に従って、これらの基板実装
におけるリード位置合わせやボンディングプロセスが困
難になる問題があった。これは、リード自身の微細化に
よりその機械強度が低下するため、ごく僅かな外力によ
りリードが変形し易くなることに起因している。すなわ
ち、従来のＴＡＢ実装では、切断後のリード先端が開放
状態にあるため、リード成形時や基板位置合わせ及びボ
ンディング処理中に一部のリードの折れ曲がりや局所的
なピッチずれを誘発し、組立時の取り扱いを困難にして
いた。

【０００８】このように、高集積、高速な半導体素子の
テープキャリア実装では、金属リードの多端子化と同時
に、素子の高速性を損なうことのないリード形状制御や
その組立性に対して十分な配慮が必要となる。

【０００９】したがって、本発明の目的は、多端子を有
し、且つ高速な半導体素子のテープキャリア実装に有効
な半導体装置及びその製造方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、エッチング法に金属リードが
形成された複数のフィルムキャリアを、互いの金属リー
ドが接触、交差しないように積層したことを特徴として
いる。このようにして構成されるフィルムキャリアは、
好ましくは、積層されるフィルムキャリア同士を互いに
固着するための接着層を含んで成り、重ね合わせた金属
リードの所望の部分は同一平面内に配置される。

【００１１】また、半導体素子へのボンディング、リー
ドの切断、成形及び配線基板へのリードボンディング時
の微細リードの折れ曲がりやピッチずれによる組立不良
を低減するためにボンディング部近傍のリード端はフィ
ルムキャリア上に固定された構造を含み、ボンディング
後のリードの切断を容易に行うために切断部のリード幅
は他の部分よりも幅を狭く形成されるか又は切り溝を設
けた構造を有してなる。

【００１２】さらに好ましくは、重ね合わせたフィルム
上のリード相互を電気的に配線接続した構造とを含んで
なり、テープキャリアに搭載する半導体素子の電気的な
テスティングを可能にする手段を有している。

【００１３】

【作用】単一フィルム上に予めリードピッチの大きな金
属リード群を形成しておき、これらの単一フィルムをリ
ードが接触、交差することなく重ね合わせることによ
り、単一フィルム上で同一のリードピッチを形成する場
合に比べリード厚を厚くすることが出来る。これにより
リードの機械強度を低下させることなく、また、リード
断面積の減少による直列抵抗の増加や自己及び誘導イン
ダクタンス等の寄生容量の増加を招くことなく金属リー
ドのリードピッチを小さくすることができる。

【００１４】また、テープキャリア上に設けたリードの
ボンディング面を同一平面内に配置することにより半導
体素子及び配線基板とのボンディングにおける位置合わ
せや、その接続プロセスを容易にでき、半導体素子上の
電極プロセスに制約を与えることはない。さらに、重ね
合わせたリード群の高さを一様に揃えることにより、半
導体素子側の電極高さも一様にでき、均一な条件下のリ
ードボンディングが可能となる。

【００１５】一方、金属リードの両端をフィルム上に固
定したまま位置合わせやボンディングを行うことによ
り、リード接続時の不良を低減できる。即ち、微細なリ
ード両端をフィルム上に機械的に拘束した状態で取り扱
うことにより、リードの折れ曲がりやピッチずれを未然
に防止することが出来、位置合わせ不良やボンディング
不良を大幅に低減することが出来る。

【００１６】

【実施例】図１は本発明の第１の実施例である半導体装
置の上面及び断面構造図である。

【００１７】図１(ａ)、(ｂ)において、半導体素子１
は、Ａｕバンプ２によりポリイミド製フィルムキャリア
４からデバイスホール６へ突出する金属リード３と電気
的に接続されている。第１層の金属リード３ａ及び第２
層の金属リード３ｂはそれぞれ第１層フィルムキャリア
４ａ及び第２層フィルムキャリア４ｂに予め設けられ、
相互のフィルムキャリアは接着剤１０により貼り合わさ
れている。

【００１８】このような半導体装置は、例えば以下のよ
うに製造される。

【００１９】まず、第１層のフィルムキャリア４ａ上に
設けた金属リード３ａの間隙に第２層フィルムキャリア
４ｂの金属リード３ｂを位置合せし、相互を接着剤１０
により貼り合わせる。フィルムから突出する金属リード
３の形状寸法はそれぞれのフィルムキャリア４を作成す
る段階で決定しておく。すなわち、搭載する半導体素子
１の性能、接続電極数やその配置によりリードの主要寸
法を決定する。例えば、高速、大電力の半導体素子を搭
載する場合には単一のフィルムキャリア４上の金属リー
ド３の厚さを十分に厚くとり、これらのフィルムキャリ
ア４を数段に重ね合わせることによりリードピッチを実
効的に短縮する。次いで、これらの金属リード群の先端
と半導体素子側に設けた突起電極を位置合わせ後、熱圧
着法により接合する。本実施例では、金属リード３、に
Ｓｎめっきを施しＡｕＳｎ共晶接合により接続するが、
金属リード３、の表面にＡｕめっき処理を施すことによ
り超音波による接合も可能である。また、第１図(ｂ)で
は第１層フィルムキャリア４ａの金属リード３ａと第２
層フィルムキャリア４ｂの金属リード３ｂを互いに対向
させて接着しているが、第１層のフィルムキャリア４ａ
の金属リード面に、単に第２層のフィルムキャリア４ｂ
の裏面を重ね合わせても良い。この場合には重ね合わせ
たリード先端に段差が生ずるが、成形加工により接続部
のリード高さを同一に揃えるようにすれば良い。

【００２０】図２は、本実施例においてフィルムキャリ
ア上のリードピッチを短縮する手段を説明する図であ
る。図２(ａ)はエッチング法で作成されるテープキャリ
アの基本構造図であり、デバイスホールに突出する金属
リード部を模式的に示したものである。まず、例えばＣ
ｕのようなエッチングが比較的容易な金属材を圧延加工
により箔状にし、接着剤を介してポリイミド製テープキ
ャリア４に積層する。このＣｕ箔上にフォトリソグラフ
ィ加工により所定のリードパターンを形成後、Ｃｕエッ
チング液中に浸漬し、所定寸法の金属リード３を得る。
このエッチング時には、リードパターンの横方向にもエ
ッチングが進行するため、金属リード３の断面は図のよ
うなメサ形を呈する。図中、リードピッチＰはリード幅
Ｗとリード間隙Ｓの和で示され、Ｐを狭小化するほどリ
ード厚ｄを薄くしなければならない。すなわち、前記パ
ターン横方向へのエッチング量(△Ｓ)とエッチング深さ
ｄ'(＞ｄ)で定義されるエッチングファクタ(ＥＦ＝ｄ'
／△Ｓ)はエッチング時の開口幅Ｓ'(＝Ｓ＋２△Ｓ)が狭
くなるほど一般的に小さくなるため、開口幅に比べて金
属箔が厚すぎる場合には貫通エッチングが不可能にな
る。

【００２１】図２(ｂ)には、このようなエッチング加工
により得られるリードピッチＰと加工が可能な最大リー
ド厚さｄmaxとの関係を示す。図中の破線はリード幅と
リード間隙の比を４対６(Ｗ／Ｓ＝４／６)とした場合で
あり、前述の理由からＷ／Ｓの増加に伴いｄmaxは減少
する。また、金属材の圧延加工では薄膜化するに従い金
属組織中の欠陥密度が増加するため、エッチングの再現
性や加工後における金属リード３の強度の確保が極めて
困難となる(図中、リード厚が約１５μｍ以下の領域)。

【００２２】この結果、単一のフィルムキャリアでは、
リードピッチの狭小化により加工可能なリード厚が減少
すると共に、５０〜６０μｍ以下の狭ピッチ領域におい
てはもはや良質な特性をもつ微細リードを得ることが出
来ないことが分かる。

【００２３】一方、半導体素子の多ピン化、高速化に従
って、テープキャリアリードの多ピン化、高アスペクト
比化が要望されている。リード厚の減少はリード抵抗や
自己及び誘導インダクタンスの増加を招き、これらのリ
ードを介した大電力給電及び高速信号伝送を行う上で致
命的な問題となる。このため、単一フィルム上で予めリ
ードの厚さを確保し、図１に示すようにこれらを複数枚
重ね合わせることによりリードピッチを実効的に短縮す
る。すなわち、例えば、図２(ｂ)の実線で示すように、
単一のフィルムキャリアを２層化することにより、加工
可能な最大リード厚を同一とした場合、そのリードピッ
チを１／２に短縮できる。

【００２４】図３に本実施例におけるテープキャリアの
重ね合わせ構造の一例を示す。本図ではすべて２層化の
例を挙げているが、単一フィルムキャリアにおけるＷ／
Ｓ比に応じてさらに多重化することも可能である。

【００２５】図３において、３ａは第１層の金属リー
ド、３ｂは重ね合わせ用の第２層の金属リードであり、
金属リード３ｂは金属リード３ａのリード間隙に配置さ
れている。なお、図３（ａ）および（ｃ）では、第２層
の金属リード３ｂは、金属リード３ａの陰に隠れてい
る。第１層フィルムキャリア４ａと第２層フィルムキャ
リア４ｂは、相互に接着されている。図３(ａ)は第１層
フィルムキャリア４ａと第２層フィルムキャリア４ｂを
相互のリード面を対向させて重ねた場合、図３(ｂ)はそ
れぞれのリード積層面を上方にして重ね合わせた場合の
断面構造図を示す。また、金属リード３の機械強度が十
分に得られる場合には図３(ｃ)及び図３(ｄ)に示すよう
にリード接続部の先端を開放した状態で重ね合わせても
良い。また、図３(ｄ)のように重ね合わせた金属リード
３ａと３ｂの間に段差が生ずる場合は、半導体素子１と
のリード接続を容易に行うためにその一方、例えば、金
属リード３ｂの先端を予め成形加工し、金属リード３ａ
の先端と同一平面上に配置させておくことが好ましい。
図には示していないが、図３(ｂ)のような構造の場合に
も、金属リード３ｂの中央部に凹部を設け、リード接続
面を同一の高さに配置させることが可能である。

【００２６】図４には本実施例におけるテープキャリア
を用いた半導体装置の断面図を示す。

【００２７】図４において、半導体素子１はＡｕバンプ
２により金属リード３の一方に電気的に接続されてい
る。また、金属リード３の他方はＡｕ電極１１により配
線基板１２に接続されている。配線基板１２内の配線
は、ボンディングワイヤ１３により半導体パッケージの
ベース基板１４内の配線層と電気的に結線され、さら
に、パッケージベース基板１４内の配線層を経由して外
部端子１６と電気的に接続されている。

【００２８】このような半導体装置は例えば以下のよう
に製造される。

【００２９】まず、図２(ｃ)に示した重ね合わせテープ
キャリアの金属リード３を半導体素子１上の電極２に位
置合せし、相互をボンディングする。次いで、金属リー
ド３をフォーミング加工後、所定の長さに切断する。こ
のようにして得られた半導体素子のリード端子を更に配
線基板１２上の電極１１と位置合わせ、ボンディングし
た後、配線基板１２をＳｉ系接着剤８によりベース基板
に接着する。

【００３０】本実施例では金属リード３の素材としてＣ
ｕを用い、その表面にＮｉ／Ａｕをめっきしている。対
向する基板側電極もＡｕを用いているため、ここでは超
音波ボンディングにより金属リード３と電極２および電
極１１を接続しているが、電極材としてＰｂ／Ｓｎ系半
田を用いても良い。更に、金属リード３の表面にＰｂ／
Ｓｎ或いはＳｎめっきを施すことにより、熱圧着ボンデ
ィングによるリード接続も可能である。

【００３１】一方、本実施例では、一例として、単一フ
ィルム状態での金属リード３の最大幅を５０μｍ、最小
幅を３０μｍ、隣接する金属リード３の間の最大間隙を
９０μｍ、最小間隙を７０μｍ、また、金属リード３の
厚さを３５μｍとしている。このとき、リードピッチ
は、ほぼ１２０μｍとなる。そして、このようなフィル
ムをそれぞれのリード面が対向するように２枚重ね合わ
せ、リードピッチをほぼ６０μｍに短縮したフィルムキ
ャリアを実現している。これと同一のリード幅、および
リードピッチを有するフィルムキャリアを単一のフィル
ム上で実現する場合、金属リード３の厚さを２０μｍ以
上にすることが困難であることは、図２からも明らかで
ある。

【００３２】以上述べたように、本実施例によれば、テ
ープキャリア上のリードを相互に重ね合わせることによ
りリードピッチを実効的に短縮しているため、リード厚
を薄くすることなく多端子化を図ることが出来る。

【００３３】なお、上記実施例では金属リード３として
Ｃｕを用いたが、Ｃｕ−Ｚｒ合金やＮｉ、Ａｕ又はＳＵ
Ｓ合金からなる金属リードを用いても同様な効果を得る
ことが出来る。

【００３４】図５には本発明の第２の実施例である半導
体装置の断面構造図を示す。

【００３５】図５に示す半導体装置は、例えばＳｉから
なる半導体基板７上に複数個の半導体素子１を搭載し、
さらに、半導体基板７を例えばムライトからなる配線板
１５に搭載して構成される。半導体素子１は、半田バン
プ２２により電気的、機械的に半導体基板７と接続され
ており、半導体基板７には、半導体素子１間を接続する
ネットワーク等を構成する能動素子が形成されている。
また、半導体基板７は、Ｓｉ系接着剤８を用いて配線基
板１５に接着されており、両者は、半導体基板７上に設
けたＡｕバンプ２１と配線基板１５上に設けたＡｕ電極
１１を介して金属リード３１により電気的に接続されて
いる。

【００３６】このような半導体装置は以下のようにして
製造される。

【００３７】まず、複数個の半導体素子１を半導体基板
７上に位置合わせし、リフローボンディングにより相互
を接続する。次いで、エッチング法を用いテープキャリ
ア上に形成した金属リード３１の一方の先端を半導体基
板７上に設けたＡｕバンプ２１に接続し、半導体基板７
をムライト製配線基板１５上にＳｉ系接着剤８を用いて
接着する。更に、金属リード３１の他方の先端を配線基
板１５上に設けたＡｕ電極１１に接続する。

【００３８】図６は金属リード３１による半導体基板７
と配線基板１５の接続手順を説明する図である。

【００３９】まず、図６(ａ)に示すように金属リード３
１の両端をポリイミドフィルム４１上に固定したまま、
半導体基板７上に設けたＡｕバンプ２１と金属リード３
１の一端をボンディングして接続する。次いで、図６
(ｂ)に示すように半導体基板７側の金属リード３１とフ
ィルム４１の不要部分を切断した後、配線基板１５側の
接続電極１１の位置に応じて金属リード３１を成形加工
する。更に、フィルム４１上に固定されたままのもう一
方のリード端を配線基板１５上のＡｕ電極１１と位置合
せし、金属リード３１と電極１１とをボンディングす
る。最後に、配線基板１５側の金属リード３１とフィル
ム４１の不要部分を切断除去し、図６(ｃ)に示す接続構
造を得る。本実施例では半導体基板７上に設けた電極２
１への金属リード３１の接続を部分的に行う方法につい
て述べているが、基板周辺の全ての電極に対して一括し
てボンディングする場合には、半導体基板７側の金属リ
ード３１は予め切断しておいても良い。この場合には、
一般的なＴＡＢ接続におけるインナリードボンディング
と同様と考えて良いが、アウタリード側のボンディング
はリード端をフィルムに固定したままボンディングを行
う。

【００４０】更に、本実施例ではリードの多端子化を図
るために第１の実施例で述べた重ね合わせ方式のテープ
キャリアを用いても良い。また、本実施例における金属
リード材、金属リード表面のメタライズ材及び接続用電
極材は第１実施例の場合と同様な材料を選定出来る。し
たがって、リード接続プロセスでは超音波や熱圧着ボン
ディング及び半田溶融接続が可能であるが、何れも一括
接合よりもシングルポイントＴＡＢのような部分的に接
合する方式を採用することが好ましい。

【００４１】本実施例によれば、金属リードの接続時に
金属リード両端がフィルムキャリア上に固定されている
ため、これらの取り扱い中に発生する金属リードの変形
や部分的なピッチずれを未然に防止できる。これによ
り、組立時のリード位置合わせが容易になり、金属リー
ドの接続不良を大幅に低減できる。

【００４２】図７は上記第２の実施例のリード接続にお
いて、金属リードの接続ピッチを短縮するための他の手
段を説明する図である。

【００４３】まず、図７(ａ)に示すように半導体基板７
上のＡｕバンプ２１と第１のフィルムキャリア４ａ上に
設けた金属リード３ａを接続する。次いで、図７(ｂ)の
ように金属リード３ａのアウター側を切断し、第２のフ
ィルムキャリア４ｂ上に設けた金属リード３ｂを金属リ
ード３ａの間隙に配置後、Ａｕバンプ２１と接続する
(図７(ｃ))。更に、図７(ｄ)に示すように、金属リード
３ｂを金属リード３ａと同一の長さになるよう切断す
る。第１のフィルムキャリア４ａと第２のフィルムキャ
リア４ｂそれぞれにおけるリードピッチが同一であると
すれば、半導体基板７上のＡｕバンプ２１に金属リード
３１を接続した後（図７（ｄ）の状態）のリードピッチ
はその１／２となる。

【００４４】最後に、半導体基板７を配線基板１５上に
搭載するとともに、金属リード３１を配線基板１５上の
Ａｕ電極１１に接続する（図７（ｅ））。

【００４５】なお、本実施例においてもフィルムキャリ
ア側の金属リード３１を切断せずに、双方のフィルムキ
ャリア４を相互に重ね合わせた状態でリード接続を行な
っても良い。この場合のリード接続は図６で説明した実
施例に従って行なえば良い。図８には、本発明の第３の
実施例である半導体装置の断面構図を示す。

【００４６】図８において、半導体素子１、能動回路を
内蔵する半導体基板７、及びムライト製配線基板１５に
より構成する基本的な実装構造は第２実施例と同様であ
り、図５と同一構成部には同一の符号を付し、その説明
は省略する。

【００４７】本実施例では、半導体基板７上に設けたＡ
ｕバンプ２と配線基板１５上に設けたＡｕ電極１１の接
続面の高さをほぼ同一の高さに揃え、金属リード３１を
折り曲げることなく前記電極間を配線接続している。ま
た、パッケージのベース基板となる配線基板１５の周縁
に、例えばコバールからなる支持枠１７を搭載し、その
下面を配線基板１５に、上面を蓋板１８に半田材１９、
２０を用いて接合し、半導体素子１を封止している。

【００４８】このような半導体装置は例えば以下のよう
に製造される。

【００４９】まず、半導体基板７上に複数個の半導体素
子１をフェースダウン状にボンディングし、この半導体
基板７上のＡｕバンプ２１と製配線基板１５上のＡｕ電
極１１を位置合わせ後、Ｓｉ系接着剤を用いて半導体基
板７と配線基板１５を接着する。それぞれの基板上に予
め位置合わせ用のマークを設けておくことにより、両基
板間の位置合わせを容易に行うことが出来る。次いで、
予めテープキャリア上に設けた金属リード３１を前記電
極間に転写する。この場合、図６に示したような金属リ
ード３１の両端がフィルム上に接着されたテープキャリ
アを使用することが好ましいが、金属リード３１の一端
が開放されたテープキャリアを用いても良い。

【００５０】更に、半導体基板７側のリード群を一括又
は逐次接合した後、配線基板１５側のリード群を一括又
は逐次接合する。なお、リード接続長が短い場合（半導
体基板７上のＡｕバンプ２１と配線基板１５上の電極１
１の間隔が狭い場合）には、金属リード３１とＡｕバン
プ２１および電極１１の両電極を同時に接合しても良
い。

【００５１】次いで、Ｐｂ／Ｓｎ系半田１９により支持
枠１７の下面を配線基板１５の周縁上に半田付けする。
最後に、半田１９とは組成の異なるＰｂ／Ｓｎ系半田２
０により蓋板１８と半導体素子１の裏面及び蓋板１８と
支持枠１７の上面を半田付けして封止構造を得る。

【００５２】なお、本実施例では先の実施例と同様に半
導体基板７のＡｕバンプ２１に予め金属リード２１の一
方の端を接続しておき、半導体基板７を配線基板１５に
搭載、接着した後、金属リード３１の他端を配線基板１
５上の電極１１に接続しても良い。

【００５３】本実施例によれば、微細な金属リードを成
形することなく、同一平面上で半導体基板と配線基板と
の間を配線接続可能なため、その接続長を短縮できる。
また、インナ側リードピッチとアウタ側リードピッチが
等しく、半導体基板上のＡｕバンプと配線基板上の電極
との間に配線ピッチを拡大した領域を設ける必要がな
い。このため、パッケージ基板の多ピン化と共に小型化
を図ることが出来る。

【００５４】図９に本発明に用いられる重ね合わせテー
プキャリアのパターン構成図を示す。図９(ａ)〜(ｃ)は
それぞれ単一のポリイミドフィルム４にデバイスホール
６を設け、エッチング加工により金属リード３を形成し
たものである。図示を省略しているが、上述してきたよ
うに、これらの単一フィルムを複数枚重ね合わせてフィ
ルム上のリードピッチを実効的に短縮する。

【００５５】図９(ａ)に示すフィルムキャリアは半導体
素子の１辺または対向する２辺を一括してリード接続す
る場合に用いることができる。また、第２、第３の実施
例における半導体基板のような大型基板へのリード接続
を部分的に行う場合にも本フィルムキャリアを用い基板
サイズに従い、繰返しボンディングすれば良い。図９
(ｂ)に示すフィルムキャリアは半導体素子の４辺を同時
に位置合わせ、リード接続する場合に用いることができ
る。図では、４辺に設けたデバイスホール６はそれぞれ
分離して設けられているが、これらは特に分離する必要
はなく連結していても良い。また、リード接合は１辺ご
とに行うことが好ましいが、ボンディングツール先端の
周縁に凹部を設け、４辺を一括して接合しても良い。更
に、リードの断面積が比較的大きくリード強度を十分に
確保できる場合には図９(ｃ)に示すようにインナリード
部を開放したリードパターンを用いることもできる。こ
の場合には、通常のＴＡＢボンディングのようにリード
の一括ボンディングを容易に行うことができる。

【００５６】これらのフィルム重ね合わせ時に生ずるリ
ード段差は第１の実施例の場合と同様にリードの成形加
工によりその高さを揃えておけば良い。

【００５７】図１０は、図９に示すフィルムキャリアを
重ね合わせ、リードピッチを短縮する手段を説明する図
である。

【００５８】図１０(ａ)に示す単一のフィルムキャリア
における最大リード幅Ｗmaxと最小リード間隙Ｓminは、
フィルム積層数に従い決定される。積層数を例えばｎと
すれば最大リード幅Ｗmax、最小リード間隙Ｓminは、次
式の条件を満足するように設定すればよい。

【００５９】

【数１】Ｗmax≦（Ｓmin＋△ｇmin）／ｎ ……… （数１）ここで、△ｇminは、フィルムキャリア４を重ね合わせ
た後のリード最小間隙である。リード断面は、先に述べ
たとおりメサ形を呈するため、２層重ねの場合、Ｗmax
／Ｓmin比を同一とすれば図１０(ｂ)のように、フィル
ムキャリア４の金属リード３形成面を対向させて重ね合
わせる方が△ｇminを大きく採れる。

【００６０】図１０(ｃ)では、フィルムキャリアを３層
重ね、リードピッチを単一のフィルムキャリアの１／３
にしている。本実施例では△ｇmin≧１０μｍに設定す
れば、フィルムキャリア４ａ、４ｂ、４ｃを重ね合わせ
る時のリード位置合わせ、及びフィルム接着工程におい
て金属リード３ａ、３ｂ、３ｃが相互に接触することは
ない。

【００６１】図９(ａ)、(ｂ)に示すように、金属リード
３の両端をフィルムキャリア４上に固定したテープキャ
リアの上面及び断面構造の拡大模式図をそれぞれ図１１
(ａ)及び図１１(ｂ)に示す。

【００６２】本実施例では、ポリイミド製フィルムキャ
リア４上に設けられた金属リード３の一部に切欠き３３
を設けている。リードボンディング時には、切欠き３３
の位置を目安にの位置合わせを行うと共に、ボンディン
グ後の金属リード３の不要部分の切断を容易に行うこと
が出来る。切欠き３３はリードパターンに予めノッチを
挿入し、エッチング加工により形成する。或いはリード
エッチング後にノッチ部を打ち抜いて切欠き３３を形成
しても良い。また、金属リード３の幅が小さな場合に
は、金属リード３を切断しないようにリード上面又は側
面に切り溝を入れても良い。このような金属リード３の
構造は、第２の実施例のような金属リードをフィルムキ
ャリアに固定したままボンディングを行う場合に特に好
ましい。

【００６３】以上述べたように本実施例によれば、接続
する基板形状に対応したリードパターンの選定により、
ボンディング時の作業効率を向上できる。また、金属リ
ードに切欠き部分を形成することにより、ボンディング
時の位置合わせ、折り曲げによるリード切断を容易に行
うことが出来る。

【００６４】図１２には本発明の第４の実施例である半
導体装置の上面図を示す。

【００６５】図１２において、４４は、金属リード４３
ａを備えた第１のフィルムキャリアである。また、第１
のフィルムキャリア４４上には、テスティング用配線層
４７が形成されており、デバイスホール４６に突出する
金属リード４３ａは配線層４７を経由し、フィルムキャ
リア４４の周縁に設けられるテスティングパッド４８と
電気的に接続されている。４５は金属リード４３ｂを備
えた第２のフィルムキャリアである。第２のフィルムキ
ャリア４５は、金属リード４３ｂが形成された面を第１
のフィルムキャリア４４に対向させて配置され、金属リ
ード４３ｂは、第１のフィルムキャリア４４上の配線層
４７に電気的に接続されている。さらに、金属リード４
３ａ及び３ｂは半導体素子１上の電極４２と接続されて
おり、半導体素子１の入出力は、配線層４４を介してテ
スティングパッド４８に導き出されている。

【００６６】このような半導体装置は例えば以下のよう
に製造される。

【００６７】まず、金属リード４３ａ，および、フィル
ム表面にテスト用配線層４７を備えたフィルムキャリア
４４を予め作成する。フィルムキャリア４４に設けた金
属リード４３ａと同一ピッチの金属リード４３ｂを有す
るフィルムキャリア５を重ね合わせ、フィルムキャリア
４４、４５を相互に接着する。このとき、金属リード４
３ｂを金属リード４３ａの間隙に位置するように配置
し、リードピッチを実効的に短縮する。金属リード４３
ａ、４３ｂ相互が接触しなければリードピッチは均一と
なっていなくても良い。また、半導体素子１の電極４２
の配置に従い、フィルムキャリア側のリード配置を任意
に変えても良いが、第２のフィルムキャリア４５上の金
属リード４３ｂは、必ず第１のフィルムキャリア４４上
の配線層４７と電気的に接続できるようなパターン配置
とする。また、フィルムキャリア４５上の金属リード４
３ｂと配線層４７の間の配線接続は半田又は導電性接着
剤を用いて行う。なお、この接続部を補強するために
は、絶縁性接着剤を用いてフィルムキャリア相互を接着
すると良い。

【００６８】本実施例によれば金属リードのアスペクト
比（金属リードの幅と厚さの比）を低減せずにテスト用
回路を有するフィルムキャリアの多ピン化が図れる。こ
のため、より高速、高集積な半導体素子のテープキャリ
ア実装を行うことができ、特に信号伝送の高速化及び大
電力給電が必須となる半導体素子のＴＡＢ実装に効果が
ある。

【００６９】

【発明の効果】以上述べたように本発明によれば、フィ
ルムキャリア上のリード厚を十分に確保した上でリード
ピッチの狭小化を図ることができるため、リード接続部
の寄生素子を増加させずに多ピン化することが可能とな
る。特に、高速且つ消費電力の大きな半導体素子のフィ
ルムキャリア実装を行う上で大きな効果を達成すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の上面及び
断面図である。

【図２】本発明の第１の実施例における単一のフィルム
キャリアの斜視図、および金属リードの厚さとリードピ
ッチの関係を示すグラフである。

【図３】第１の実施例におけるフィルムキャリアの重ね
合わせ構造の断面図である。

【図４】第１の実施例におけるフィルムキャリアを用い
た半導体装置の一実施例の断面図である。

【図５】本発明の第２の実施例の半導体装置の断面図で
ある。

【図６】金属リードの接続手順を説明するための工程図
である。

【図７】金属リードの接続手順を説明するための工程図
である。

【図８】本発明の第３の実施例の半導体装置の断面図で
ある。

【図９】本発明に用いられるフィルムキャリアの上面図
である。

【図１０】リード接続ピッチを短縮する手段を説明する
ための断面図である。

【図１１】第４の実施例における金属リードの上面及び
断面図である。

【図１２】本発明の第４の実施例の半導体装置の上面図
である。

【図１３】従来のフィルムキャリアを用いた半導体装置
の上面図である。

【図１４】従来のＴＡＢ接続を用いた半導体装置の断面
構造図である。

【符号の説明】

１…半導体素子、２、１１…電極、３、３ａ、３ｂ…金
属リード、４、４ａ、４ｂ…フィルムキャリア、６、…
デバイスホール、７…半導体基板、８…シリコーン樹
脂、１０…接着剤、１２、１５…配線基板、１３…ボン
ディングワイヤ、１４…パッケージベース基板、１６…
外部端子、１７…支持枠、１８…蓋板、１９、２０…半
田、２２…半田バンプ、３３…切欠き。

───────────────────────────────────────────────────── フロントページの続き (72)発明者西向井忠彦東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者山口健司茨城県日立市助川町３丁目１−１日立電線株式会社マテリアル研究所内

Claims

【特許請求の範囲】

【請求項１】フィルムキャリア上に設けた金属リードと
該金属リードと電気的、機械的に接続してなる半導体素
子を具備した半導体装置において、前記フィルムキャリ
アは、それぞれ金属リードが設けられた複数のフィルム
キャリアを前記金属リードが互いに接触、交差しないよ
うに、少なくとも２層以上に積層されてなることを特徴
とする半導体装置。
【請求項２】請求項１記載の半導体装置において、半導
体素子上の電極に接続される前記金属リード群の先端が
同一平面内に配置されていることを特徴とする半導体装
置。
【請求項３】第１の配線基板と、前記第１の配線基板上
に搭載された第２の配線基板と、前記第２の配線基板上
に搭載された半導体素子を具備する半導体装置におい
て、予めフィルムキャリア上にエッチング加工により形
成された金属リード群の一端が前記第１の配線基板上の
電極に接続され、前記金属リード群の他端が前記第２の
配線基板上の電極に接続されてなり、前記金属リード群
の一端と前記第１の配線基板の接続部および前記金属リ
ード群の他端と第２の配線基板上の電極との接続部が同
一の接続ピッチを有することを特徴とする半導体装置。
【請求項４】請求項３記載の半導体装置の製造方法にお
いて、上記第２の配線基板に金属リード群の一端を接合
し、前記リード群の他端を分離することなく、第１の配
線基板上の電極パターンに該リード群の他端を一括して
位置合せし、前記リード群の他端と前記第１の配線基板
上の端子とを一括又は逐次接合することを特徴とする半
導体装置の製造方法。
【請求項５】フィルムキャリア上に設けた金属リード群
と突起電極を周辺に備えた半導体素子を電気的、機械的
に接続してなる半導体装置の製造方法において、前記フ
ィルムキャリア上の金属リード群を前記半導体素子上の
突起電極にボンディングし、該リード間隙に繰返し他の
フィルムキャリア上に設けた金属リード群をボンディン
グすることを特徴とする半導体装置の製造方法。
【請求項６】金属リードを具備したフィルムキャリア
と、突起電極を周辺に備え、該突起電極が前記金属リー
ドに電気的に接続された半導体素子とを備えてなる半導
体装置において、前記金属リードは前記フィルムキャリ
アに設けられたデバイスホール部を横断し、該金属リー
ドの両端が前記フィルムキャリア上に固定されているこ
とを特徴とする半導体装置。
【請求項７】請求項６記載の半導体装置において、前記
フィルムキャリアは、それぞれ金属リードを具備した複
数のフィルムキャリアを、該複数のフィルムキャリアの
各々に具備される金属リードが前記デバイスホール内で
互いに交差することのないように積層されてなることを
特徴とする半導体装置。
【請求項８】請求項７記載の半導体装置において、前記
フィルムキャリアの積層数がｎであるとき、前記金属リ
ードのリードピッチが、前記フィルムキャリアを構成す
る１のフィルムキャリアにおけるリードピッチの１／ｎ
であることを特徴とする半導体装置。
【請求項９】請求項６乃至８記載の半導体装置におい
て、上記フィルムキャリアのデバイスホール部を横断す
る金属リードは、少なくともその一部に切り欠き又は切
り溝が形成されてなることを特徴とする半導体装置。
【請求項１０】テスト用配線電極および該テスト用配線
電極に電気的に接続された金属リードが表面に設けられ
たフィルムキャリアと、前記金属リードと電気的に接続
された半導体素子を具備する半導体装置において、上記
フィルムキャリアは前記配線層を有する第１のフィルム
キャリアと、該第１のフィルムキャリア上に積層され、
前記半導体素子に接続する金属リードを有する第２のフ
ィルムキャリアとを有し、前記第２のフィルムキャリア
の金属リードを前記第１のフィルムキャリア上のテスト
用配線電極と電気的に接続してなることを特徴とする半
導体装置。
【請求項１１】金属リードを具備したフィルムキャリア
と、突起電極を周辺に備え、該突起電極が前記金属リー
ドに電気的に接続された半導体素子とを備えてなる半導
体装置の製造方法において、前記フィルムキャリアに具
備される金属リードを前記フィルムキャリアに形成され
たデバイスホール部において前記半導体素子上に形成さ
れた突起電極と位置合せする工程と、前記金属リードを
前記突起電極に接合する工程と、前記金属リードの不要
部分を切断する工程と、当該半導体装置の使用形態合わ
せて前記金属リードを成形する工程とを有することを特
徴とする半導体装置の製造方法。