JPH01235261A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01235261A JPH01235261A JP63062865A JP6286588A JPH01235261A JP H01235261 A JPH01235261 A JP H01235261A JP 63062865 A JP63062865 A JP 63062865A JP 6286588 A JP6286588 A JP 6286588A JP H01235261 A JPH01235261 A JP H01235261A
- Authority
- JP
- Japan
- Prior art keywords
- silicone gel
- semiconductor device
- wiring board
- chip
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フリップチップ型半導体装置に関し、特に、
小型のフリップチップ型半導体装置のパッケージ及びそ
のパッケージング技術に適用して有効な技術に関するも
のである。
小型のフリップチップ型半導体装置のパッケージ及びそ
のパッケージング技術に適用して有効な技術に関するも
のである。
半導体装置において、そのパッケージは、半導体チップ
とぎりぎりに設けることが理想であるが、パッケージの
封止幅が必要である０例えば、半導体チップの周囲にシ
リコーンゲルを注入するためのダムを設けて樹脂注入後
、ダムに機械的保護のためのキャップを取り付けていた
。
とぎりぎりに設けることが理想であるが、パッケージの
封止幅が必要である０例えば、半導体チップの周囲にシ
リコーンゲルを注入するためのダムを設けて樹脂注入後
、ダムに機械的保護のためのキャップを取り付けていた
。
しかしながら、発明者の検討によれば、既存の技術では
、パッケージの小型化について配慮がされておらず、ダ
ムの大きさの分だけパッケージが大型化するという問題
があった。
、パッケージの小型化について配慮がされておらず、ダ
ムの大きさの分だけパッケージが大型化するという問題
があった。
本発明の目的は、同一の半導体チップに対してその封止
用パッケージを小型にすることができる技術を提供する
ことにある。
用パッケージを小型にすることができる技術を提供する
ことにある。
本発明の他の目的は、半導体装置の実装密度を大きくす
ることができる技術を提供することにある。
ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、フリップチップ型半導体装置において、少な
くともバンブ電極が設けられている全領域をシリコーン
ゲルのみで覆って封止したものである。
くともバンブ電極が設けられている全領域をシリコーン
ゲルのみで覆って封止したものである。
また、半導体チップにバンブ電極を形成する工程と、該
突起電極を配線基板に取り付ける工程と、前記配線基板
の周辺部の外側面全域又はその一部にダム用テープを設
ける工程と、該ダム用テープで囲んだ内部にシリコーン
ゲルを注入する工程と、該シリコーンゲルを加熱硬化す
る工程とからなる半導体装置の製造方法である。
突起電極を配線基板に取り付ける工程と、前記配線基板
の周辺部の外側面全域又はその一部にダム用テープを設
ける工程と、該ダム用テープで囲んだ内部にシリコーン
ゲルを注入する工程と、該シリコーンゲルを加熱硬化す
る工程とからなる半導体装置の製造方法である。
前述の手段によれば、少なくともバンブ電極が設けられ
ている全領域をシリコーンゲルのみで覆って封止するこ
とにより、従来のダムを設けて封止するパッケージに比
べて封止用の幅が不要となるので、同一の半導体チップ
に対してその封止用パッケージを小型にすることができ
る。これにより半導体装置の実装密度を大きくすること
ができる。
ている全領域をシリコーンゲルのみで覆って封止するこ
とにより、従来のダムを設けて封止するパッケージに比
べて封止用の幅が不要となるので、同一の半導体チップ
に対してその封止用パッケージを小型にすることができ
る。これにより半導体装置の実装密度を大きくすること
ができる。
また、前記配線基板の周辺部の外側面全域又はその一部
にダム用テープを設け、該ダム用テープで囲んだ内部に
シリコーンゲルを注入し、該シリコーンゲルを加熱硬化
することにより、パッケージの寸法を大きくすることな
く、バンブ電極が設けられている全領域にシリコーンゲ
ルを容易に配置して封止することができる。
にダム用テープを設け、該ダム用テープで囲んだ内部に
シリコーンゲルを注入し、該シリコーンゲルを加熱硬化
することにより、パッケージの寸法を大きくすることな
く、バンブ電極が設けられている全領域にシリコーンゲ
ルを容易に配置して封止することができる。
以下、本発明の一実施例を図面に基づいて詳細に説明す
る。
る。
なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔実施例１〕
第１図は、本発明の実施例Ｉの半導体装置の外観概略構
成を示す斜視図であり、第２図は、第１図の■−■線で
切断した断面図である。
成を示す斜視図であり、第２図は、第１図の■−■線で
切断した断面図である。
本実施例Ｉの半導体は、第１図及び第２図において、所
定の配線及び抵抗等の受動素子を組み込んだ外部接続端
子１ａを持つセラミックから成る多層配線基板１に、半
導体チップ３から発生する熱の伝導路を形成するための
熱伝導面積拡大板２を接着剤３ｂで取り付けた半導体チ
ップ３が、半田バンブ電極（バンブ電極）３ａを介して
フリップチップ接続されている。
定の配線及び抵抗等の受動素子を組み込んだ外部接続端
子１ａを持つセラミックから成る多層配線基板１に、半
導体チップ３から発生する熱の伝導路を形成するための
熱伝導面積拡大板２を接着剤３ｂで取り付けた半導体チ
ップ３が、半田バンブ電極（バンブ電極）３ａを介して
フリップチップ接続されている。
更に、多層配線基板１と熱伝導面積拡大板２との間の外
側部には、例えばポリイミド系樹脂からなるダム用樹脂
テープ４（以下、樹脂テープという）が、例えばシリコ
ーン系樹脂からなる接着剤４ａを介して張り渡されて、
キャビティ５が形成され、このキャビティ５の内部にシ
リコーンゲル６が注入され、半田バンブ電極３ａ部が封
止されている。
側部には、例えばポリイミド系樹脂からなるダム用樹脂
テープ４（以下、樹脂テープという）が、例えばシリコ
ーン系樹脂からなる接着剤４ａを介して張り渡されて、
キャビティ５が形成され、このキャビティ５の内部にシ
リコーンゲル６が注入され、半田バンブ電極３ａ部が封
止されている。
前記多層配線基板１は、第３図に示すように。
厚膜配線基板（約ｌ鳳ｗ）１０１と薄膜配線部１０２か
らなっている。厚膜配線基板１０１は１例えばムライト
セラミックスからなるグリンシート１０１ａに、例えば
タングステンかなる配線１０１ｂがメタライズされ、各
層間の配線１０１ｂは、スルーホール１０１ｃにより電
気的に接続され、積層された後焼結されて形成される。
らなっている。厚膜配線基板１０１は１例えばムライト
セラミックスからなるグリンシート１０１ａに、例えば
タングステンかなる配線１０１ｂがメタライズされ、各
層間の配線１０１ｂは、スルーホール１０１ｃにより電
気的に接続され、積層された後焼結されて形成される。
そして、この厚膜配線基板１０１の配線１０１ｂの上に
Ｎｉ−Ｂ１０１ｄをメツキし、その上に例えばアルミニ
ウムからなる第１層目配線１０２ａ（約４μｍ）が設け
られ、その上に例えばポリイミド系樹脂からなる絶縁膜
１０２ｂが設けられ、その上に例えばアルミニウムから
なる第２層目配線１０２ｃ（約４μｍ）が設けられる。
Ｎｉ−Ｂ１０１ｄをメツキし、その上に例えばアルミニ
ウムからなる第１層目配線１０２ａ（約４μｍ）が設け
られ、その上に例えばポリイミド系樹脂からなる絶縁膜
１０２ｂが設けられ、その上に例えばアルミニウムから
なる第２層目配線１０２ｃ（約４μｍ）が設けられる。
そして、第２層目配線１０２ｃと第１層目配線１０２ａ
とがスルーホール１０２ｄを介して電気的に接続される
。同様にして第３層目配線１０２ｅ、第４層目配線１０
２ｆが設けられる。第４層目配線１０２ｆの上にポリイ
ミド系樹脂からなる絶縁膜１０２ｂが設けられた後、ス
ルーホール１０２ｄが設けられ、スルーホール１０２ｄ
を介して第４層目配線１０２ｆの上にＣｒ層（約１ｕｍ
）１０２ｇが設けられ、その上にＮｉ−Ｃｕ層（約１μ
ｍ）１０２ｈが設けられ、その上に半田バンブ電極３ａ
が設けられる。この半田バンブ電極３ａと導体チップ３
の上に設けられている半田バンブ電極３ａとがリフロー
により電気的に接続される。
とがスルーホール１０２ｄを介して電気的に接続される
。同様にして第３層目配線１０２ｅ、第４層目配線１０
２ｆが設けられる。第４層目配線１０２ｆの上にポリイ
ミド系樹脂からなる絶縁膜１０２ｂが設けられた後、ス
ルーホール１０２ｄが設けられ、スルーホール１０２ｄ
を介して第４層目配線１０２ｆの上にＣｒ層（約１ｕｍ
）１０２ｇが設けられ、その上にＮｉ−Ｃｕ層（約１μ
ｍ）１０２ｈが設けられ、その上に半田バンブ電極３ａ
が設けられる。この半田バンブ電極３ａと導体チップ３
の上に設けられている半田バンブ電極３ａとがリフロー
により電気的に接続される。
前記熱伝導面積拡大板２は、例えば窒化アルミニウム（
Ａ Ｑ Ｎ）、炭化シリコン（Ｓ ｉ Ｃ：少量のベリ
リアが入っている）等の熱伝導の良い絶縁材料を用いる
。また、熱伝導面積拡大板２と半導体チップ３とを接着
するための接着剤３ｂとしては、例えばＰ ｂ ／ Ｓ
ｎ系（Ｐｂ９０／５ｎｌＯ）の半田、Ａｕ／Ｓｎ（共
晶：Ａｕ８０／５ｎ２０）等のろう材を用いる。
Ａ Ｑ Ｎ）、炭化シリコン（Ｓ ｉ Ｃ：少量のベリ
リアが入っている）等の熱伝導の良い絶縁材料を用いる
。また、熱伝導面積拡大板２と半導体チップ３とを接着
するための接着剤３ｂとしては、例えばＰ ｂ ／ Ｓ
ｎ系（Ｐｂ９０／５ｎｌＯ）の半田、Ａｕ／Ｓｎ（共
晶：Ａｕ８０／５ｎ２０）等のろう材を用いる。
前記フリップチップ接続では、半田バンブ電極３ａに加
わるひずみがその寿命を低下させる原因となるが、多層
配線基板１と熱伝導面積拡大板２を結合している樹脂テ
ープ４は比較的薄いため、多層配線基板１及び熱伝導面
積拡大板２を引き離す方向の力はほとんど発生しないの
で、半田バンブ電極３ａの樹脂テープ４を取り付けたこ
とによる寿命低下を防止することができる。
わるひずみがその寿命を低下させる原因となるが、多層
配線基板１と熱伝導面積拡大板２を結合している樹脂テ
ープ４は比較的薄いため、多層配線基板１及び熱伝導面
積拡大板２を引き離す方向の力はほとんど発生しないの
で、半田バンブ電極３ａの樹脂テープ４を取り付けたこ
とによる寿命低下を防止することができる。
また、樹脂テープ４は、シリコーン系樹脂からなる接着
剤４ａにより目止めがされているため、硬化処理前の流
動性の高いシリコーンゲル６であっても外に漏れ出るこ
とがない、このシリコーンゲル６は脱泡処理後、硬化処
理するが、樹脂テープ４は耐熱性の高い材料であるため
、硬化処理時の高温にも耐えることができる。
剤４ａにより目止めがされているため、硬化処理前の流
動性の高いシリコーンゲル６であっても外に漏れ出るこ
とがない、このシリコーンゲル６は脱泡処理後、硬化処
理するが、樹脂テープ４は耐熱性の高い材料であるため
、硬化処理時の高温にも耐えることができる。
また、樹脂テープ４は薄いため、多層配線基板１及び熱
伝導面積拡大板２の全周に渡って巻き付けである樹脂テ
ープ４の極一部にシリコーンゲル注入用注射針により穴
をあけてシリコーンゲルを容易に注入することができる
。
伝導面積拡大板２の全周に渡って巻き付けである樹脂テ
ープ４の極一部にシリコーンゲル注入用注射針により穴
をあけてシリコーンゲルを容易に注入することができる
。
次に、本実施例Ｉの半導体装置の組立方法を簡単に説明
する。
する。
まず、半導体ウェハ状態で前記半田バンブ電極３ａが形
成される。その後ダイシングして半導体チップ３が分離
される。この半導体チップ３は、接着剤（ろう材）３ｂ
を３００〜３５０℃の温度で１０秒間熱処理することに
よって熱伝導面精拡大板２に接着される０次に、多層配
線基板１の上に設けられている半田バンブ電極３ａと半
導体チップ３の上に設けられている半田バンブ電極３ａ
とに例えばロジン系のフラックスが塗布された後、両者
の位置合せをして３００℃以上の温度で２分以下の時間
リフローされる。
成される。その後ダイシングして半導体チップ３が分離
される。この半導体チップ３は、接着剤（ろう材）３ｂ
を３００〜３５０℃の温度で１０秒間熱処理することに
よって熱伝導面精拡大板２に接着される０次に、多層配
線基板１の上に設けられている半田バンブ電極３ａと半
導体チップ３の上に設けられている半田バンブ電極３ａ
とに例えばロジン系のフラックスが塗布された後、両者
の位置合せをして３００℃以上の温度で２分以下の時間
リフローされる。
次に、多層配線基板１と熱伝導面積拡大板２との間の外
側部に、例えばシリコーン系樹脂からなる接着剤４ａが
内側に塗布された、例えばポリイミド系樹脂からなる樹
脂テープ４が張り渡され、機械的に押し付けられて接着
される。この樹脂テープ４により形成されたキャビテイ
５内部に、注射針等でシリコーンゲル６が注入された後
、１５０℃の温度で３０分間ベークし、２００℃の温度
で２時間ポストベークされて半田バンブ電極３ａが封止
される。
側部に、例えばシリコーン系樹脂からなる接着剤４ａが
内側に塗布された、例えばポリイミド系樹脂からなる樹
脂テープ４が張り渡され、機械的に押し付けられて接着
される。この樹脂テープ４により形成されたキャビテイ
５内部に、注射針等でシリコーンゲル６が注入された後
、１５０℃の温度で３０分間ベークし、２００℃の温度
で２時間ポストベークされて半田バンブ電極３ａが封止
される。
また、シリコーンゲル注入をより容易にするため、前記
樹脂テープ４を多層配線基板１及び熱伝導面積拡大板２
の全周に渡っては巻かず、一部を開口部としてもよい、
また、樹脂テープ４はキャビティ５内のシリコーンゲル
硬化後に取り外してもよい。
樹脂テープ４を多層配線基板１及び熱伝導面積拡大板２
の全周に渡っては巻かず、一部を開口部としてもよい、
また、樹脂テープ４はキャビティ５内のシリコーンゲル
硬化後に取り外してもよい。
そして、第４図に示すように、本実施例■の半導体装置
１００は、マルチチップモジュール２００の中に複数個
設けられる。半導体装置１００は、例えばムライト（３
Ａｎ、Ｏ，・２ＳｉＯ，）からなるモジュール基板（セ
ラミック基板）２０１の上に複数個搭載されている。ま
°た、半導体装［１００の熱伝導面積拡大板２の上面に
は、くし歯型下部放熱部材２０３とこれに嵌合するくし
歯型上部放熱部材２０４を介してモジュールキャップ２
０２により冷却されている。モジュールキャップ２０２
は例えば銅（Ｃｕ）とモリブデン（Ｍｏ）の合金からな
り、くし歯型下部放熱部材２０３及びくし歯型上部放熱
部材２０４は例えばアルミニウム（／Ｍｌ）からなって
いる、２０５はモジュールキャップ２０２に設けられて
いる流路であリ、この中を冷却水２０６が流れるように
なっている。モジュールキャップ２０２の側部は、例え
ば半田からなる封止接着剤（ろう材）２０７によってモ
ジュール基板２０１に取り付けられている。２０８はモ
ジュール基板２０１に設けられた入出力ピンである。
１００は、マルチチップモジュール２００の中に複数個
設けられる。半導体装置１００は、例えばムライト（３
Ａｎ、Ｏ，・２ＳｉＯ，）からなるモジュール基板（セ
ラミック基板）２０１の上に複数個搭載されている。ま
°た、半導体装［１００の熱伝導面積拡大板２の上面に
は、くし歯型下部放熱部材２０３とこれに嵌合するくし
歯型上部放熱部材２０４を介してモジュールキャップ２
０２により冷却されている。モジュールキャップ２０２
は例えば銅（Ｃｕ）とモリブデン（Ｍｏ）の合金からな
り、くし歯型下部放熱部材２０３及びくし歯型上部放熱
部材２０４は例えばアルミニウム（／Ｍｌ）からなって
いる、２０５はモジュールキャップ２０２に設けられて
いる流路であリ、この中を冷却水２０６が流れるように
なっている。モジュールキャップ２０２の側部は、例え
ば半田からなる封止接着剤（ろう材）２０７によってモ
ジュール基板２０１に取り付けられている。２０８はモ
ジュール基板２０１に設けられた入出力ピンである。
このマルチチップモジュール２００は、第５図に示した
ように、多層プリント基板３００上に多数実装される。
ように、多層プリント基板３００上に多数実装される。
マルチチップモジュール２００の多層プリント基板３０
０上への実装は、前記入出力ピン２０８を多層プリント
基板３００の穴（図示していない）に差し込むか、ある
いはプリント基板３００上に取り付けられたソケットに
入出力ピン２０８を差し込むことにより行う、３０１は
冷却パイプであり、この冷却パイプ３０１から前記モジ
ュールキャップ２０２の流路２０５に前記冷却水２０６
を流すことができるようになっている。
０上への実装は、前記入出力ピン２０８を多層プリント
基板３００の穴（図示していない）に差し込むか、ある
いはプリント基板３００上に取り付けられたソケットに
入出力ピン２０８を差し込むことにより行う、３０１は
冷却パイプであり、この冷却パイプ３０１から前記モジ
ュールキャップ２０２の流路２０５に前記冷却水２０６
を流すことができるようになっている。
以上の説明かられかるように、本実施例によれば、半田
バンブ電極３ａが設けられている全領域をシリコーンゲ
ル６のみで覆って封止することにより、従来のダムを設
けて封止するパッケージに比べて封止用の幅が不要とな
るので、同一の半導体チップ３に対するパッケージを小
型にすることができる。これにより半導体装置の実装密
度を大きくすることができる。
バンブ電極３ａが設けられている全領域をシリコーンゲ
ル６のみで覆って封止することにより、従来のダムを設
けて封止するパッケージに比べて封止用の幅が不要とな
るので、同一の半導体チップ３に対するパッケージを小
型にすることができる。これにより半導体装置の実装密
度を大きくすることができる。
また、前記多層配線基板１の周辺部全域にダム用の樹脂
テープ４を張り渡してシリコーンゲル６の収容のための
キャビティ５を形成し、該キャビティ５の内部にシリコ
ーンゲル６を注入し、該シリコーンゲルを加熱硬化する
ことにより、半田バンブ電極３ａが設けられている全領
域に、容易にシリコーンゲル６を配置して封止すること
ができる。
テープ４を張り渡してシリコーンゲル６の収容のための
キャビティ５を形成し、該キャビティ５の内部にシリコ
ーンゲル６を注入し、該シリコーンゲルを加熱硬化する
ことにより、半田バンブ電極３ａが設けられている全領
域に、容易にシリコーンゲル６を配置して封止すること
ができる。
また、樹脂テープ４を多層配線基板１と半導体チップ３
の熱伝導面積拡大板２との間に張り渡して、シリコーン
ゲル収容用のキャビティ５を形成するため、半田バンブ
電極３ａに引張り応力がほとんどかからず、半田バンブ
電極３ａの劣化を招くことがない、また、パッケージ周
囲を樹脂テープ４で覆ってしまうため、シリコーンゲル
６のにじみ出し及びシリコーンゲルの汚染に対して有利
である。
の熱伝導面積拡大板２との間に張り渡して、シリコーン
ゲル収容用のキャビティ５を形成するため、半田バンブ
電極３ａに引張り応力がほとんどかからず、半田バンブ
電極３ａの劣化を招くことがない、また、パッケージ周
囲を樹脂テープ４で覆ってしまうため、シリコーンゲル
６のにじみ出し及びシリコーンゲルの汚染に対して有利
である。
これらのことから、半導体装置１００の信頼性を向上す
ることができる。
ることができる。
第６図は、本発明の実施例■の半導体装置の概略構成を
説明するための断面図である。
説明するための断面図である。
本実施例■は、第６図に示すように、前記実施例Ｉの熱
伝導面積拡大板２が取り外されたものである。
伝導面積拡大板２が取り外されたものである。
すなわち、シリコーンゲル６を収容するためのキャビテ
ィ１０は、多層配線基板１の外周部に樹脂テープ４を張
りめぐらすことにより形成される。
ィ１０は、多層配線基板１の外周部に樹脂テープ４を張
りめぐらすことにより形成される。
このキャビティ１０は、半導体チップ３側に開口部を持
っているので、そのキャビティ１０にシリコーンゲル６
を容易に注入することができる。
っているので、そのキャビティ１０にシリコーンゲル６
を容易に注入することができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
少なくともバンブ電極が設けられている全領域をシリコ
ーンゲルのみで覆って封止することにより、従来のダム
を設けて封止するパッケージに比べて封止用の幅が不要
となるので、同一の半導体チップに対して、その封止用
パッケージを小型にすることができる。これにより半導
体装置の実装密度を大きくすることができる。
ーンゲルのみで覆って封止することにより、従来のダム
を設けて封止するパッケージに比べて封止用の幅が不要
となるので、同一の半導体チップに対して、その封止用
パッケージを小型にすることができる。これにより半導
体装置の実装密度を大きくすることができる。
第１図は、本発明の実施例Ｉの半導体装置の外観概略構
成を示す斜視図、 第２図は、第１図のｎ−ｎ線で切断した断面図、第３図
は、第１図に示す多層配線基板の概略構成を説明するた
めの断面図、 第４図は、第１図に示す半導体装置をマルチチップモジ
ュールに組み込んだ例を示す断面図、第５図は、第４図
に示すマルチチップモジュ−ルを多層プリント基板上に
多数実装した例を示す斜視図、 第６図は、本発明の実施例■の半導体装置の概略構成を
説明するための断面図である。 図中、１・・・多層配線基板、１ａ・・・外部接続端子
、２・・・熱伝導面積拡大板、３・・・半導体チップ、
３ａ・・・半田バンプ電極、４・・・樹脂テープ、３ｂ
、４ａ・・・接着剤、５，１０・・・キャビティ、６・
・・シリコーンゲルである。
成を示す斜視図、 第２図は、第１図のｎ−ｎ線で切断した断面図、第３図
は、第１図に示す多層配線基板の概略構成を説明するた
めの断面図、 第４図は、第１図に示す半導体装置をマルチチップモジ
ュールに組み込んだ例を示す断面図、第５図は、第４図
に示すマルチチップモジュ−ルを多層プリント基板上に
多数実装した例を示す斜視図、 第６図は、本発明の実施例■の半導体装置の概略構成を
説明するための断面図である。 図中、１・・・多層配線基板、１ａ・・・外部接続端子
、２・・・熱伝導面積拡大板、３・・・半導体チップ、
３ａ・・・半田バンプ電極、４・・・樹脂テープ、３ｂ
、４ａ・・・接着剤、５，１０・・・キャビティ、６・
・・シリコーンゲルである。
Claims (1)
- 【特許請求の範囲】 １、フリップチップ型半導体装置において、少なくとも
バンプ電極が設けられている全領域をシリコーンゲルの
みで覆って封止したことを特徴とする半導体装置。 ２、フリップチップ型半導体装置において、半導体チッ
プの能動領域と反対の表面に熱伝導面積拡大板を設けた
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置。 ３、半導体チップにバンプ電極を形成する工程と、該突
起電極を配線基板に取り付ける工程と、前記配線基板の
周辺部外側面全域又はその一部にダム用テープを設ける
工程と、該ダム用テープで囲んだ内部にシリコーンゲル
を注入する工程と、該シリコーンゲルを加熱硬化する工
程とからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062865A JPH01235261A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062865A JPH01235261A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235261A true JPH01235261A (ja) | 1989-09-20 |
Family
ID=13212614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062865A Pending JPH01235261A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235261A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0662732A1 (en) * | 1994-01-11 | 1995-07-12 | STMicroelectronics Limited | Circuit connection in an electrical assembly |
| WO1996009645A1 (en) * | 1994-09-20 | 1996-03-28 | Hitachi, Ltd. | Semiconductor device and its mounting structure |
| KR19990040758A (ko) * | 1997-11-19 | 1999-06-05 | 김영환 | 비지에이 패키지 및 그 제조 방법 |
| US6133639A (en) * | 1994-09-20 | 2000-10-17 | Tessera, Inc. | Compliant interface for semiconductor chip and method therefor |
| US6169328B1 (en) | 1994-09-20 | 2001-01-02 | Tessera, Inc | Semiconductor chip assembly |
| US6403882B1 (en) | 1997-06-30 | 2002-06-11 | International Business Machines Corporation | Protective cover plate for flip chip assembly backside |
| KR100411809B1 (ko) * | 1995-12-27 | 2004-03-31 | 앰코 테크놀로지 코리아 주식회사 | 크기형반도체패키지 |
| KR100411810B1 (ko) * | 1995-12-27 | 2004-03-31 | 앰코 테크놀로지 코리아 주식회사 | 플립기술을이용한크기형반도체패키지 |
| US7112879B2 (en) | 1995-10-31 | 2006-09-26 | Tessera, Inc. | Microelectronic assemblies having compliant layers |
| US7368818B2 (en) | 1994-09-20 | 2008-05-06 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
| JP2008171925A (ja) * | 2007-01-10 | 2008-07-24 | Denso Corp | 接合構造体の製造方法 |
-
1988
- 1988-03-15 JP JP63062865A patent/JPH01235261A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561594A (en) * | 1994-01-11 | 1996-10-01 | Sgs-Thomson Microelectronics Ltd. | Circuit connection in an electrical assembly |
| EP0662732A1 (en) * | 1994-01-11 | 1995-07-12 | STMicroelectronics Limited | Circuit connection in an electrical assembly |
| US6525429B1 (en) | 1994-09-20 | 2003-02-25 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
| US6723584B2 (en) | 1994-09-20 | 2004-04-20 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
| US6133639A (en) * | 1994-09-20 | 2000-10-17 | Tessera, Inc. | Compliant interface for semiconductor chip and method therefor |
| US6169328B1 (en) | 1994-09-20 | 2001-01-02 | Tessera, Inc | Semiconductor chip assembly |
| US7368818B2 (en) | 1994-09-20 | 2008-05-06 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
| US6521480B1 (en) | 1994-09-20 | 2003-02-18 | Tessera, Inc. | Method for making a semiconductor chip package |
| WO1996009645A1 (en) * | 1994-09-20 | 1996-03-28 | Hitachi, Ltd. | Semiconductor device and its mounting structure |
| KR100398714B1 (ko) * | 1994-09-20 | 2003-11-14 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치및그의실장구조체 |
| US7112879B2 (en) | 1995-10-31 | 2006-09-26 | Tessera, Inc. | Microelectronic assemblies having compliant layers |
| US7408260B2 (en) | 1995-10-31 | 2008-08-05 | Tessera, Inc. | Microelectronic assemblies having compliant layers |
| KR100411809B1 (ko) * | 1995-12-27 | 2004-03-31 | 앰코 테크놀로지 코리아 주식회사 | 크기형반도체패키지 |
| KR100411810B1 (ko) * | 1995-12-27 | 2004-03-31 | 앰코 테크놀로지 코리아 주식회사 | 플립기술을이용한크기형반도체패키지 |
| US6403882B1 (en) | 1997-06-30 | 2002-06-11 | International Business Machines Corporation | Protective cover plate for flip chip assembly backside |
| KR19990040758A (ko) * | 1997-11-19 | 1999-06-05 | 김영환 | 비지에이 패키지 및 그 제조 방법 |
| JP2008171925A (ja) * | 2007-01-10 | 2008-07-24 | Denso Corp | 接合構造体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| JP2002353398A (ja) | 半導体装置 | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| US6740970B2 (en) | Semiconductor device with stack of semiconductor chips | |
| JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| CN119008575A (zh) | 半导体封装件及其制造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP7494613B2 (ja) | 半導体装置 | |
| JP2001332664A (ja) | 半導体装置およびその製造方法 | |
| JP3055960B2 (ja) | 半導体装置の製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| CN121889022A (zh) | 半导体封装件以及相关方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH02105446A (ja) | 混成集積回路 |