JPH01235332A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01235332A JPH01235332A JP6217288A JP6217288A JPH01235332A JP H01235332 A JPH01235332 A JP H01235332A JP 6217288 A JP6217288 A JP 6217288A JP 6217288 A JP6217288 A JP 6217288A JP H01235332 A JPH01235332 A JP H01235332A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- insulating film
- diffusion
- solid
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に浅い不純物拡散領域の形成
方法の改良に関し、 接合部に欠陥を有しない極めて浅い不純物拡散領域を、
不純物濃度及び深さのばらつきなく形成する方法を提供
することを目的とし、 半導体基体上に不純物を含まない絶縁膜を形成し、該絶
縁膜内に不純物をイオン注入し、該絶縁膜からの該不純
物の固相−固相拡散により該半導体基体に不純物拡散領
域を形成する工程を含んで構成する。
方法の改良に関し、 接合部に欠陥を有しない極めて浅い不純物拡散領域を、
不純物濃度及び深さのばらつきなく形成する方法を提供
することを目的とし、 半導体基体上に不純物を含まない絶縁膜を形成し、該絶
縁膜内に不純物をイオン注入し、該絶縁膜からの該不純
物の固相−固相拡散により該半導体基体に不純物拡散領
域を形成する工程を含んで構成する。
半導体装置の製造方法、特に浅い不純物拡散領域の形成
方法の改良に関する。
方法の改良に関する。
ＭＯ３型半導体装置においては、高集積化と共にショー
トチャネル化が進んでいる。そしてショートチャネル化
された際のソース−ドレイン間耐圧の劣化を回避するた
めにソース、ドレイン領域の接合深さは極度に浅くなり
つつある。
トチャネル化が進んでいる。そしてショートチャネル化
された際のソース−ドレイン間耐圧の劣化を回避するた
めにソース、ドレイン領域の接合深さは極度に浅くなり
つつある。
しかし極度に浅い不純物拡散領域を、不純物４度及び深
さの制御性よく、且つ接合耐圧が高く接合リークが少な
い状態で形成することは非常に困難であり、その技術の
開発が要望されている。
さの制御性よく、且つ接合耐圧が高く接合リークが少な
い状態で形成することは非常に困難であり、その技術の
開発が要望されている。
浅い不純物拡散領域を形成する際に従来から用いられて
いる方法に、イオン注入法と同相−同相拡散法がある。
いる方法に、イオン注入法と同相−同相拡散法がある。
イオン注入とは、目的とする元素を真空中でイオン化し
、静電的に必要なエネルギーまで加速して目的物に打込
むことで、前記ＭＯ３型半導体装置の浅いソース・ドレ
イン領域の形成に際しては砒素（Ａｓ）、二弗化硼素（
ＢＰり等の不純物イオンが用いられる。
、静電的に必要なエネルギーまで加速して目的物に打込
むことで、前記ＭＯ３型半導体装置の浅いソース・ドレ
イン領域の形成に際しては砒素（Ａｓ）、二弗化硼素（
ＢＰり等の不純物イオンが用いられる。
この方法は、不純物のドープ深さ及び量の制御が精度良
く且つ容易になされるので、形成される不純物導入領域
の不純物濃度及び深さのばらつきが、ウェーハ内及びウ
ェーハ間で１％以内に抑えられるという優れた長所を有
する。
く且つ容易になされるので、形成される不純物導入領域
の不純物濃度及び深さのばらつきが、ウェーハ内及びウ
ェーハ間で１％以内に抑えられるという優れた長所を有
する。
しかしながらこの方法では、不純物イオンが高エネルギ
ーを持って半導体基体内に打込まれるので、該半導体基
体の不純物が打込まれた領域内に欠陥を生じ、該イオン
注入によって形成される例えばソース・ドレイン領域の
接合耐圧が劣化する。
ーを持って半導体基体内に打込まれるので、該半導体基
体の不純物が打込まれた領域内に欠陥を生じ、該イオン
注入によって形成される例えばソース・ドレイン領域の
接合耐圧が劣化する。
そこでこの耐圧劣化を回避するためにイオン注入された
不純物を更に熱拡散させてソース・ドレイン接合を前記
欠陥形成領域より深い欠陥の形成されていない位置へ移
動する必要があり、そのためソース・ドレイン領域の深
さを０．１５〜０．２ μｍ以下に浅く形成するこが困
難であった。
不純物を更に熱拡散させてソース・ドレイン接合を前記
欠陥形成領域より深い欠陥の形成されていない位置へ移
動する必要があり、そのためソース・ドレイン領域の深
さを０．１５〜０．２ μｍ以下に浅く形成するこが困
難であった。
また同相−同相拡散法は、不純物を混入した塗布絶縁膜
を半導体基体上に被着してこれを拡散源とし、該拡散源
から熱処理により該不純物を半導体基体内に固相拡散し
て該半導体基体に不純物拡散領域する方法で、接合の深
さが熱処理の温度と時間によって制御性よく自在にコン
トロールでき、且つ欠陥を生じないという利点を有する
。
を半導体基体上に被着してこれを拡散源とし、該拡散源
から熱処理により該不純物を半導体基体内に固相拡散し
て該半導体基体に不純物拡散領域する方法で、接合の深
さが熱処理の温度と時間によって制御性よく自在にコン
トロールでき、且つ欠陥を生じないという利点を有する
。
しかしながら、この方法においては、塗布絶縁膜中の不
純物の分布が均一性に欠けること、及び該絶縁膜の塗布
厚が一様にならないこと等によって、形成される不純物
拡散領域の不純物ン農度が、ウェーハ内及びウェーハ間
で５〜１０％程度の幅で大きくばらつくという欠点があ
った。
純物の分布が均一性に欠けること、及び該絶縁膜の塗布
厚が一様にならないこと等によって、形成される不純物
拡散領域の不純物ン農度が、ウェーハ内及びウェーハ間
で５〜１０％程度の幅で大きくばらつくという欠点があ
った。
本発明が解決しようとする課題は、前述したように、半
導体装置の製造工程において、浅い不純物拡散領域を形
成しようとするに際して、従来から用いられているイオ
ン注入法によれば、接合部に欠陥を有しない深さ０．１
５〜０．２μｍ以下程度の浅い不純物拡散領域の形成が
困難であり、また同様従来から用いられている固相−固
相拡散法によれば拡散領域の不純物４度がウェーハ内及
びウェーハ間において５〜ｌＯ％程度の大きな幅でばら
つくという問題である。
導体装置の製造工程において、浅い不純物拡散領域を形
成しようとするに際して、従来から用いられているイオ
ン注入法によれば、接合部に欠陥を有しない深さ０．１
５〜０．２μｍ以下程度の浅い不純物拡散領域の形成が
困難であり、また同様従来から用いられている固相−固
相拡散法によれば拡散領域の不純物４度がウェーハ内及
びウェーハ間において５〜ｌＯ％程度の大きな幅でばら
つくという問題である。
そこで本発明は、接合部に欠陥を有しない掻めて浅い不
純物拡散領域を、不純物濃度及び深さのばらつきなく形
成する方法を提供することを・目的とする。
純物拡散領域を、不純物濃度及び深さのばらつきなく形
成する方法を提供することを・目的とする。
上記課題は、半導体基体上に不純物を含まない絶縁膜を
形成し、該絶縁膜内に不純物をイオン注入し、該絶縁膜
からの該不純物の固相−同相拡散により該半導体基体に
不純物拡散領域を形成する工程を含む本発明による半導
体装置の製造方法によって解決される。
形成し、該絶縁膜内に不純物をイオン注入し、該絶縁膜
からの該不純物の固相−同相拡散により該半導体基体に
不純物拡散領域を形成する工程を含む本発明による半導
体装置の製造方法によって解決される。
第１図（ａｌ〜（ｂ）は本発明の原理を示す工程断面図
である。
である。
即ら本発明の方法においては、同図ｆａｌに示すように
不純物拡散領域を形成しようとする半導体基体１上に不
純物を含まない絶縁膜の薄膜２を形成し、該絶縁膜２に
不純物３を注入不純物３が該絶縁膜２を透過しない加速
エネルギーでイオン注入（１”）Ｌ、、次いで所望の温
度及び時間の熱処理を行って、同図（ｂ）に示すように
前記絶縁膜２内に注入された不純物３を半導体基体ｌ内
に所望の深さに固相−固相拡散させることによて浅い不
純物拡散層４を形成する。
不純物拡散領域を形成しようとする半導体基体１上に不
純物を含まない絶縁膜の薄膜２を形成し、該絶縁膜２に
不純物３を注入不純物３が該絶縁膜２を透過しない加速
エネルギーでイオン注入（１”）Ｌ、、次いで所望の温
度及び時間の熱処理を行って、同図（ｂ）に示すように
前記絶縁膜２内に注入された不純物３を半導体基体ｌ内
に所望の深さに固相−固相拡散させることによて浅い不
純物拡散層４を形成する。
絶縁膜２中への不純物３のドープがイオン注入（１りに
よってなされるので、拡散源である絶縁膜２内の不純物
３の４度の制御が高精度に且つばらつきなく行われ、従
って熱処理によって半導体基体１内へ固相−固相拡散さ
れる不純物量は一定する。
よってなされるので、拡散源である絶縁膜２内の不純物
３の４度の制御が高精度に且つばらつきなく行われ、従
って熱処理によって半導体基体１内へ固相−固相拡散さ
れる不純物量は一定する。
また不純物イオンは半導体基体１面には注入されないの
で該半導体基体１内に欠陥を生ずることがなく、従来の
ようにイオン注入欠陥層を避けるために不純物拡散層の
深さが深い値に制限されることがない。
で該半導体基体１内に欠陥を生ずることがなく、従来の
ようにイオン注入欠陥層を避けるために不純物拡散層の
深さが深い値に制限されることがない。
さらにまた不純物の固相−同相拡散により不純物拡散層
が形成されるので、深さの制御Ｂが精度よく且つばらつ
きなくなされる。
が形成されるので、深さの制御Ｂが精度よく且つばらつ
きなくなされる。
以上により、接合耐圧が高く接合リークのない浅い不純
物拡散領域を、不純物濃度及び深さの制御性よく且つば
らつきなく、容易に形成することが可能になる。
物拡散領域を、不純物濃度及び深さの制御性よく且つば
らつきなく、容易に形成することが可能になる。
以下本発明を一実施例について、第２図（ａｌ〜ｔｅｌ
を参照して具体的に説明する。
を参照して具体的に説明する。
第２図ｆａ）参照
本発明の方法を用い浅い接合（シャロージャンクシラン
）を有する例えばｎチャネルＭＯ３Ｉ−ランジスタを形
成するに際しては、例えば１９１５０ｍ−１程度の不純
物４度を有するｐ−型シリコン（Ｓｉ）基板５０表面部
に、ｐ型チャネルストッパ６を下部に有し素子形成領域
７を画定表出するフィールド酸化膜８が通常の方法によ
って形成されてなる被処理基板を用い、上記素子形成領
域７に表出している基板５面に厚さ２００人程０のゲー
ト酸化膜９を形成し、該ゲート酸化膜９上に幅即ちゲー
ト長１μｍ程度のポリＳｉゲート電極１０を形成する。
）を有する例えばｎチャネルＭＯ３Ｉ−ランジスタを形
成するに際しては、例えば１９１５０ｍ−１程度の不純
物４度を有するｐ−型シリコン（Ｓｉ）基板５０表面部
に、ｐ型チャネルストッパ６を下部に有し素子形成領域
７を画定表出するフィールド酸化膜８が通常の方法によ
って形成されてなる被処理基板を用い、上記素子形成領
域７に表出している基板５面に厚さ２００人程０のゲー
ト酸化膜９を形成し、該ゲート酸化膜９上に幅即ちゲー
ト長１μｍ程度のポリＳｉゲート電極１０を形成する。
第２図（ｂ）参照
次いで本発明の方法においては、弗酸処理等により表出
しているゲート酸化膜９をつＡ・ソシュアウトした後、
素子形成領域７に表出しているＳｉ基板５面に例えば熱
酸化法により厚さ１０００〜２０００人程度の拡散源用
二酸化シリコン（ＳｉＯ□）膜１１を形成する。この際
ポリＳｉゲート電極１０の表面にも同様に拡散源用５ｉ
０２膜１１が形成される。゛ここで拡散源用の膜は、上
記熱酸化５ｉ（ｈ膜に限られるものではな（、ＣＶＤ−
３ｉＯ□膜、窒化シリコン（Ｓｉ：＋Ｎａ）膜等の不純
物を含まない絶縁膜であってもよい。
しているゲート酸化膜９をつＡ・ソシュアウトした後、
素子形成領域７に表出しているＳｉ基板５面に例えば熱
酸化法により厚さ１０００〜２０００人程度の拡散源用
二酸化シリコン（ＳｉＯ□）膜１１を形成する。この際
ポリＳｉゲート電極１０の表面にも同様に拡散源用５ｉ
０２膜１１が形成される。゛ここで拡散源用の膜は、上
記熱酸化５ｉ（ｈ膜に限られるものではな（、ＣＶＤ−
３ｉＯ□膜、窒化シリコン（Ｓｉ：＋Ｎａ）膜等の不純
物を含まない絶縁膜であってもよい。
第２図（Ｃ）参照
次いでＳｉ基板５面に不純物イオンが到達しないような
５〜２０ＫｅＶの加速エネルギーで上記拡散源用５ｉＯ
ｚ膜１１の全面に砒素（Ａｓ）原子をＩＱ”ｃｍ−２程
度のドーズ量で均一にイオン注入（Ｉ２）する。×印１
２は注入されたＡｓ原子を示す。なおＡｓイオン（Ａｓ
”）は基板５面に達しないので、素子形成領域７のＳｉ
基板５面に欠陥が形成されることはない。
５〜２０ＫｅＶの加速エネルギーで上記拡散源用５ｉＯ
ｚ膜１１の全面に砒素（Ａｓ）原子をＩＱ”ｃｍ−２程
度のドーズ量で均一にイオン注入（Ｉ２）する。×印１
２は注入されたＡｓ原子を示す。なおＡｓイオン（Ａｓ
”）は基板５面に達しないので、素子形成領域７のＳｉ
基板５面に欠陥が形成されることはない。
またこの際、フィールド酸化膜８の表層部にも１０００
人程度０深さにＡｓ原子１２が注入される。
人程度０深さにＡｓ原子１２が注入される。
第２図（ｄｉ参照
次いで該被処理基板に１１００°Ｃ２１０〜２０ｓｅｃ
程度の高温短時間の熱処理を加え、素子形成領域７上の
拡散源用５ｉＯｚ膜１１内に注入されているＡｓ原子１
２を素子形成領域７に表出するＳｉ基板５面に選択的に
固相−固相拡散させる。このＡｓの拡散により該素子形
成領域７に１Ｏ１９〜１ｏｚＯｃＴ１１−３程度の４４
度を有し深さ１０００〜１ｓｏｏ人程度の浅いｎ゛型ソ
ース領域１３及びｎ゛型ドレイン領域１４が形成される
。
程度の高温短時間の熱処理を加え、素子形成領域７上の
拡散源用５ｉＯｚ膜１１内に注入されているＡｓ原子１
２を素子形成領域７に表出するＳｉ基板５面に選択的に
固相−固相拡散させる。このＡｓの拡散により該素子形
成領域７に１Ｏ１９〜１ｏｚＯｃＴ１１−３程度の４４
度を有し深さ１０００〜１ｓｏｏ人程度の浅いｎ゛型ソ
ース領域１３及びｎ゛型ドレイン領域１４が形成される
。
なお拡散源用ＳｉＯ□膜１１の全面に均一な濃度でＡｓ
がドーズされているので、上記固相拡散により形成され
るソース、ドレイン領域１３．１４の＾Ｓ１度はほぼ等
しい濃度でばらつきなく形成される。
がドーズされているので、上記固相拡散により形成され
るソース、ドレイン領域１３．１４の＾Ｓ１度はほぼ等
しい濃度でばらつきなく形成される。
また上記ソース及びドレイン領域の深さは、上記熱処理
の条件によって高精度に制御されるので、そのばらつき
を基板面内で１％以下の小さな値に抑えることができる
。
の条件によって高精度に制御されるので、そのばらつき
を基板面内で１％以下の小さな値に抑えることができる
。
更にまた、ソース及びドレイン領域１３．１．４はＡｓ
の熱拡散によって形成されるので、当然該ソース及びド
レイン領域１３．１４及びその接合に欠陥を生ずること
がない。
の熱拡散によって形成されるので、当然該ソース及びド
レイン領域１３．１４及びその接合に欠陥を生ずること
がない。
なおＭＯ３ＩＣ等の形成に際しては、上記のように高温
短時間の熱処理のみでソース及びドレイン領域１３．１
４の深さを決定せず、その後の工程における熱処理を加
味して最終の深さが決定されるのが普通である。
短時間の熱処理のみでソース及びドレイン領域１３．１
４の深さを決定せず、その後の工程における熱処理を加
味して最終の深さが決定されるのが普通である。
第２図ｔｅｌ参照
次いで上記拡散源用Ｓｉｎ、膜１１を弗酸等によりウォ
ッシュアウトした後（この際フィールド酸化膜８表層部
のＡｓ注入領域も殆ど除去される）、従来同様の方法に
より、Ｓｉ表出面に不純物ブロック用ＳｉＯ□膜１５を
形成し、次いで眉間絶縁膜１６を形成しソース及びドレ
イン領域１３．１４等を表出するコンタクト窓１７Ａ
、 １７Ｂ等を形成し、該コンタクト窓上にソース配線
１８及びドレイン配線１９等を形成し、被覆絶縁膜２０
を形成して本発明を用いたｎチャネルＭＯ３ｔ−ランジ
スタが完成する。
ッシュアウトした後（この際フィールド酸化膜８表層部
のＡｓ注入領域も殆ど除去される）、従来同様の方法に
より、Ｓｉ表出面に不純物ブロック用ＳｉＯ□膜１５を
形成し、次いで眉間絶縁膜１６を形成しソース及びドレ
イン領域１３．１４等を表出するコンタクト窓１７Ａ
、 １７Ｂ等を形成し、該コンタクト窓上にソース配線
１８及びドレイン配線１９等を形成し、被覆絶縁膜２０
を形成して本発明を用いたｎチャネルＭＯ３ｔ−ランジ
スタが完成する。
なお、ｐ型のシャロージヤンクションを有する拡散領域
を形成する際に用いる不純物としては、イオンの飛程が
小さくてイオン注入の深さを浅く抑えることができる点
で二弗化硼素（Ｂｈ）を用いることが望ましい。
を形成する際に用いる不純物としては、イオンの飛程が
小さくてイオン注入の深さを浅く抑えることができる点
で二弗化硼素（Ｂｈ）を用いることが望ましい。
また本発明の方法は、上記ＭＯ３型半導体装置に限らず
、バイポーラ型半導体装置においてシャロージヤンクシ
ョンを有する不純物拡散領域を形成する際にも勿論適用
される。
、バイポーラ型半導体装置においてシャロージヤンクシ
ョンを有する不純物拡散領域を形成する際にも勿論適用
される。
以上の説明から明らかなように本発明によれば、欠陥を
含まない極く浅い不純物拡散領域を、濃度及び深さの制
御性よく、且つ基板面全面に均一に形成することができ
る。
含まない極く浅い不純物拡散領域を、濃度及び深さの制
御性よく、且つ基板面全面に均一に形成することができ
る。
従って本発明によれば、シャロージヤンクションを有す
る不純物拡散領域の接合耐圧を高め、且つ接合リークを
防止し、且つその特性を均一化することができるので、
ＬＳＩ等高集積化される半導体装置の性能を向上させる
ことができる。
る不純物拡散領域の接合耐圧を高め、且つ接合リークを
防止し、且つその特性を均一化することができるので、
ＬＳＩ等高集積化される半導体装置の性能を向上させる
ことができる。
第１図（ａｌ〜（ｂｌは本発明の原理を示す工程断面図
、第２図（８１〜（ｅ）は本発明の一実施例の工程断面
図である。 図におい”こい ｌは半導体基体、 ２は絶縁膜の薄膜、 ３は不純物、 ４は不純物拡散層、 ５はｐ−型Ｓｉ基板、 ６はｐ型チャネルストッパ、 ７は素子形成領域、 ８はフィールド酸化膜、 ９はゲート酸化膜、 １０はポリＳｉゲート電極、 １１は拡散源用ＳｉＯ□膜、 １２は＾Ｓ原子、 １３はｎ゛型ソース領域、 １４はｎ゛型ドレイン領域 を示す。 叙■目の！λ理ε４じＩＬ干Ｖ断耐ド］寥１ 阻
、第２図（８１〜（ｅ）は本発明の一実施例の工程断面
図である。 図におい”こい ｌは半導体基体、 ２は絶縁膜の薄膜、 ３は不純物、 ４は不純物拡散層、 ５はｐ−型Ｓｉ基板、 ６はｐ型チャネルストッパ、 ７は素子形成領域、 ８はフィールド酸化膜、 ９はゲート酸化膜、 １０はポリＳｉゲート電極、 １１は拡散源用ＳｉＯ□膜、 １２は＾Ｓ原子、 １３はｎ゛型ソース領域、 １４はｎ゛型ドレイン領域 を示す。 叙■目の！λ理ε４じＩＬ干Ｖ断耐ド］寥１ 阻
Claims (1)
- 【特許請求の範囲】 半導体基体上に不純物を含まない絶縁膜を形成し、 該絶縁膜内に不純物をイオン注入し、 該絶縁膜からの該不純物の固相−固相拡散により該半導
体基体に不純物拡散領域を形成する工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6217288A JPH01235332A (ja) | 1988-03-16 | 1988-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6217288A JPH01235332A (ja) | 1988-03-16 | 1988-03-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235332A true JPH01235332A (ja) | 1989-09-20 |
Family
ID=13192438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6217288A Pending JPH01235332A (ja) | 1988-03-16 | 1988-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214725A (ja) * | 1990-01-19 | 1991-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
-
1988
- 1988-03-16 JP JP6217288A patent/JPH01235332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214725A (ja) * | 1990-01-19 | 1991-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729964A (en) | Method of forming twin doped regions of the same depth by high energy implant | |
| EP0150582B1 (en) | Silicon gigabits per second metal-oxide-semiconductor device processing | |
| US5591667A (en) | Method for fabricating MOS transistor utilizing doped disposable layer | |
| US4783423A (en) | Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region | |
| EP0017719B1 (en) | Microelectronic fabrication method minimizing threshold voltage variation | |
| US7033879B2 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| JPH01235332A (ja) | 半導体装置の製造方法 | |
| JPH02270335A (ja) | 半導体装置及びその製造方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US5994737A (en) | Semiconductor device with bird's beak | |
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6262516A (ja) | 不純物拡散方法 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| JPH0481327B2 (ja) | ||
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP2809393B2 (ja) | 半導体装置の製造方法 | |
| KR100272276B1 (ko) | 반도체디바이스의제조방법 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| KR0166812B1 (ko) | 반도체소자의 격리형성방법 | |
| JPH04146668A (ja) | 半導体装置の製造方法 | |
| JPS6358872A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0258838A (ja) | Ｌｄｄ型電界効果トランジスタの製造方法 | |
| JPH05110004A (ja) | 半導体装置の製造方法 | |
| JPH01145849A (ja) | 半導体装置の製造方法 | |
| JPH03246948A (ja) | 半導体装置の製造方法 |