JPH012354A - トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

梁上の利用分野 この発明は全般的にイメージ・センサ・アレイ、史に［
１１Ａ的に云えば、ブルーミング制御を組込み、電Ｊ′
絞り能力を持６、測定し得る様なスミヤリングがなく、
ズーム及びパン動作が出来る線アドレス形電圧信弓変調
式イメージ・レン４）・アレイに関する。 捷来の技術及び問題点 イメージ・センサ・アレイを構成するには、従来１つか
の基本的な装置のアーキテクチュアがある。この内の２
つは、フレーム転送形及び線アドレス形のアーキテクチ
ュアである。一般的にこういうアーキテクチュアは、行
及び列に分けて配置した複数個のＣＯＤ素子を持ってい
る。各々のＣＯＤフォトサイト井戸に対し、この１戸に
隣接して障壁によって隔てられた別の井戸を、記憶され
ている電荷を受取る為に乍る必霞がある。更に、チャン
ネル・ストッパ及び井戸障壁を必要とすることにより、
画素密度が低下する。成る装置では、ブルーミングを防
止する為に、チャンネル・ストッパ内にトレインが形成
され、これが更にアレイの面積を占める。 別の種類の作像装置は、線間転送形のアーキテクチュア
に従って構成されている。こういう装置は、空のＣＣＤ
１戸又はフＡトダイＡ−ドの何れかであってよい凌数個
のフォトサイトを有する。 信号を読取る為に設けられたＣＯＤ素子の列により、フ
ォトサイトが隔てられる。ＣＣＤ列を必要とする為に、
画素密度が低下する。この構造にＣＯＤ素子が使われて
いるから、チャンネル・ストッパ及び障壁が必要であり
、その為に画素密度が更に低下する。 更に別の種類の装置はＸ−Ｙアーキテクチュアを使う。 各々のセル又は素子が、それを読出す為に、Ｘ及びＹ方
向に個別にアドレスされる。酋通のＸ−Ｙア、−キテク
ヂュアは、電伺注入装胃（ＣＩＤ）、ＭＯＳトランジス
タ装置を含み、更に最近になっては、電荷変調１−ラン
ジスタ装同を含ｌυでいる。Ｃ１，Ｄ装置でｔよ、２つ
のゲートが形成され、一方が死線に接続され、他方が行
線に接続される。ＣＩＤ７レイは読取導線が長く、従っ
て大さな奇生静電容量を持っている１、この為、静電容
＋ａの大きい長い読取線に伴うｋ　Ｔ　Ｃｍ、　ａの為
に、装置のダイナミックレンジが小さくなる。更に、各
々のセルを別々に読出す必要があるから、１　ｂ全体の
セルの読出しにｔよ、かなりの時局がかかる。高密度の
テレビシコン（１１Ｄ　Ｔ　Ｖ　＞形式に１；Ｌ　、そ
れに関連して使われるイメージ・センサ・アレイのアド
レス及び読取をＦ！準の５３．５マイクロ秒の明聞内に
行なうことが必要である。従って、ＩＩ　Ｄ　Ｔ　Ｖ形
式で動作するＣＩＤアレイ装置の１　Ｎｊの中に１００
０個の素子があれば、この行の各々の素子は、５３．５
ブノ秒内にアドレスして読出さなければならない。読取
線の充電に伴うＲＣ時定数がある為に、これを達成する
のは非常に困難であり、この為に、ＣＩＤイメージ・セ
ンサ・アレイの寸法が制限される。更に、アレイを読出
すのに必要な比較的艮い時間の為、アドレスされてい４
ｔい素子からアドレスされＩこ木了へ電？４が洩れる惧
れが増加し、こうしてスミヤリングの原因となる。 ＭＯＳトランジスタ・アレイは、静電°す早の大きい長
いセンス線の点では、ＣＩＤアレイと同じ問題がある。 更に、各々のアドレスされた集子からの電荷が増幅され
ず、その代わりにセンス線に直接的に読出される。こう
いう装置のアレイの画素密度は、アドレスの為に、各々
のフォトサイトに１つ又は２つのトランジスタを形成す
る必要がある為に低下する。 最近、日本応用物理学会誌第２４谷、第５号。 第Ｌ３２３乃至３２５頁（１９８５年５月号）所載の−
「、ナカムラ、に、マツモト他の論文「非破環内読取モ
ードで動作する新しいＭＯＳフＡトトランジスタ」に、
電荷変調装置が提案されている。 この提案によるセンサ・アレイは、前に述べたＣＩＤ及
びＭＯＳアーキテクチュアと同じＸ−Ｙアーキテクブ−
１７を持ち、その為、他のＸ−Ｙアドレス形アーキテク
チュアと同じダイノーミックレンジ及び達磨の問題があ
る。 こういう言過のイメージ・センサの製造時の変動により
、望ましくない「パターン雑音」が生ずる。画素密庭の
制約並びにこういう装置について従来説明されているア
ーキテクチュア方式では、電子式ズーム動作、パン動作
及び自ｆｌＪ露出制御の様な動作を行なうのに１分な融
通性がない。画素寸法を小ざくし、アドレス及び読取を
比較的速くりるという必要条件が与えられた場合、解像
度をよくする為に１＝分な数の素子を持つ１行内の各々
の素子の個別のアドレス指定は、ＨＤ　Ｔ　Ｖ水平読取
期間内に３通の装置では達成されていない。 更に、最近登場した電何変調形トランジスタ素子は、電
圧ではなく、出力電流を変調する。こういう素子からの
信号電流が、素子の寸法とその固有の閾値電圧の両方の
関数としで変化する、こういう２つの原因によるパター
ン雑γ１を少なくするに１よ、こういうパラメータの木
工ｍの変ｖノを０．５％の許容公差又はそれ以下の埴に
制り１１することが必要であった。画素の寸法が小さく
なるにつれて、この様な厳密な制御は段々ｎしくなる。 従って、業界には、１法、ドーピング及び聞（直電圧に
関するセンサ素子の間の製造時の変動が、パターン雑ｎ
の原因とはならなくなる様なイメージ・センサ・アレイ
に対する葭望が存在する。更に業界には、電子式ズーム
動作、パン動伯及び露出制御動作が出来ると共に、高密
瓜のテレビシコンの用途で動作し得る様なトランジスタ
・イメージ・アレイのアーキテクチュアに対する要５υ
が存在する。最後に、業界には、ブルーミング制御２１
１が良好で、測定し得る様なスミヤリングを持たないイ
メージ・センサ・アレイに対する要望がある。 間　１、を解決するための手段及び作用この発明の一面
は、選ばれた電荷積分期間内に、センサ素子に入会１し
た光の光子数に比例する電圧信号を感知する装置を綻供
する。この装置は、固有の閾値電圧を持つセンサ素子を
有する。センサ素子がそれに入射した光に応答して電荷
を蓄積し、電荷の蓄積に応答して、変化したＢ値電圧を
持つ様に作用し得る。素子の出力電圧が、閾値電圧の変
化の関数として変化する。標本化回路が、素子から電荷
を除く前の第１の時刻、並びに市萄を除いた後の第２の
時刻に出力信号を標本化する。標本化回路が、こうして
標本化した出力信おから、１文値電圧の変化を導き出す
。ＣＯＤレジスタ又は水平スキャナによって、制御され
るキャパシタのアレイの様なレジスタで構成された信号
バッファが、標本化回路に結合され、導き出された電圧
変化に関係する電荷を記憶する。この発明の１つの利点
は、電流信号ではなく、電圧信号を発生することによっ
て（１られる。この為、センサ索子の寸法及び不純物の
変動によるパターン雑音の原因が最小限に抑えられろ。 素子の固有の閾１直に関係しない電圧の差を感知するこ
とにより、別の利点が青られる。素子毎の固有の閾値電
圧の２初が、信号を処理する時に減峰されてなくなるか
ら、パターン雑γ〜のこの原因が最小限に抑えられる。 この発明の別の一面では、トランジスタ・イメージ・セ
ンサ・アレイを提供する。このアレイは、少なくとも１
行及び複数個の列に分（］て配置した複数個のトランジ
スタ・イメージ・センサで崩戊される。各々のトランジ
スタが、そのグー１−領域に入射する光に応答して、電
荷を蓄積するゲート領域を持っている。各々の列に対す
る列線が、その列にあるセンサ素子（１つ又は復改）の
ソースに接続される。センナの各々の行に対する行ｊ式
択器が、その行にあるゲート領域に結合される。選択器
は、１つの行を選択し、選択された１ｊにパルスを印加
する。複数個の標本化回路の各々が人々の列線に結合さ
れ、夫々の列の選ばれたセン１１５合子の出力電圧の変
化として変化する電１［差１．−号を標本化する。電圧
差（８号の出力の′９化は、入１’）Ｉ尤によって蓄積
された電荷に比例する。バッファ？が各々の列に結合さ
れ、列線に対する際水化１Ｉｆｆｌ路がらの電圧差信り
を同時に受取って記憶する。全ての列をバッファに対し
て並列に読出りことにより、アレイの行にある各々の素
子を直列に読出す時に費される時間がなくなる点で、別
の利点が得られる。この為、列線が良いことによる匠延
は殆ど問題にならない。この１な、バッファから電圧信
号を直列に出力するが、良い列線に関係がないから、こ
れはずっと容易な課題である。 一実施例のバッファは一対のＣＯＤレジスタで構成され
る。各々の列に対し、通常のソース電圧にその列にある
選ばれたイメージ・センサ素子の電Ｊ’ＥＩ閾１ｆｉの
差を加えた餡に対応する電ｒＥ基へＶ信号電荷が第２の
ＣＯＤレジスタに入れられ、閾値のＸ　ｅ　ｆ’ｌ！わ
ない通常のソース電圧に対応りる第３の信号電荷が第１
のＣＯＤレジスクに入れられる。 第３３の信号及び基準信号を同時に読出して、電圧１悶
１ｉｆｌの差に笠しく、従ってアドレスされたセンナに
蓄積された電荷の数に比例１６電圧を読出すことが出来
る。 別の実施例のバッファは、夫々の列線に結合された記憶
素子又はキャパシタのアレイで構成される。各々の記憶
キｔシバシタに対するスイッチング・トランジスタが、
キｔｐバシタを出力センス線に結合する様に作用し得る
。各々のスイッチング・トランジスタは、水平スキヤリ
の夫々の段によって作動される。 この発明の右利な別の一面として、電子式グー６０１作
及びパン動作が出来る様な形で、上に述べたアレイを作
動する方法を提供する。電子式ズームリ１作の場合、通
常の場合には、各々の隣り合う行をアドレスするのでは
なく、１つおきの（ｊをアドレスする様に、行が符号化
される。通常の動作では、ＣＯＤレジスタ等で構成され
るバッファは、　−第１の高い速度でりＯツク作用を受
け、選ばれた行にある１つおきの画素だけが、レジスタ
の出ツノで標本化される。この代わりに、クロック速度
を更に高め、多数の画素の内の１つだけを標本化しても
よい。ズーム動作が要求される場合、バッファのり０ツ
、りを下げて−１選ばれた区域にある各々の画素が出力
で標本化される様にする。アレイのズーム作用を受ける
部分のＦ限及び下限は、どの線がアドレスされるかによ
って定められ、左右の限界は、ＣＯＤレジスタのクロッ
クの予備シフト及びりＯツクを停什する１１”ｌ刻によ
って定められる。 アレイのズーム作用を・受ける部分は、どの行線を）ノ
ドレスＪ゛るか、バッファのクロックの予備シフトの大
きさ、並びにバラフン７のクロック動作の終りを変える
ことにより、１つの場所から別の揚屓ヘパン動作するこ
とが出来る。 この発明の別の実施例は、ＣＯＤレジスタを、その内の
少なくと５１つが各ノＺの列に対して設けられている様
な複数個の記ｔ！１１−ヤバシタと、この記↑へ％＝　
ｐパシタを１つ又は史に多くの出力センス線に接続する
複数個の人々のスイッチング・トランジスタとに置換え
る。スイッチング・トランジスタが水平スキャナの複数
個の段によってυ制御される。ス■ヤナの各段は作ｆｈ
信号を受取る様に作Ｉ１１　シ！！７る。この別の読取
１段は、ズー１１動作を１１なう様に適応し１″＃る。 ズーム動作を必要としない通常の状態では、行復号器に
より、１つａ３きの？Ｊの素子が選択される。行復号器
を作動して、幾つかの隣り合った行を飛越すことが出来
る。感知された電圧差信号を記憶キャパシタのアレイに
記憶する。１つおきの段に逐次的に作ｆｊＪ信号を印加
することにより、１つおきの記憶キャパシタを読出すこ
とが出来る。読出されたキャパシタは、この代わりに、
幾つかの非読取のキャパシタによって互いに隔てること
が出来る。 ズーム動作が要求される時、行復号器が、ズーム作用を
受ける部分の中にあることごとくの行を選択し、水平ス
キャナがズーム作用を受ける部分の中にあることごとく
の列を選択する。ズーム作用を受

【」る部分は、甲に行
及び列アドレスを変えることにより、１つの場所から別
の場所へパン動作が出来る。 この発明の別の一面では、電子式露出制御装置を提供す
る。精通は、隣接する行線をアドレスして感知した侵、
各々の打線をアドレスして感知し、アレイ全体がアドレ
スされて読出されるまで、打線が電荷を蓄積する様にす
る。これは非飛越し動作の場合又は、所謂順次走査の場
合である。飛越し走査の場合、１つのフィールドでは（
例えば）奇数の線、２番目のフィールドでは偶数の線を
読取ることを別とすれば、状況は同様である。 電子式露出制御装置では、電荷蓄積部間を短縮する為に
、成る線を最初にアドレスし、その後予定の時間が経過
した後にリセットすることが出来る。この為、アレイ仝
体の中にある線数よりは少く【い成る線数だ番」、行線
感知アドレスとは異なる打線リセット・アドレスを選択
する。リセツ］・すべき線は、感知される線と同じ水平
帰線消去期間内にアドレスされる。然し、リセツ１〜・
アドレスされた線だりにリセット・パルスが印加され、
それからの信号は感知しない。従って、センサの感知さ
れる各々の線に利用し得る電荷積分時間が短くなる。ア
レイに対する電Ｍｖ４分時聞は、感知される線アドレス
とリセットされる線アドレスの間の差を変えることによ
って変えることが出来るから、機械的な絞りを必要とし
なくする様な、「Ｔｉ電子式り」の能力を達成し得る。 この発明並びにその利点は、以下図面について詳しく説
明するところから更に明らかになろう。 笈−簿−１ 最初に第１図について説明すると、この発明のチップ上
の配置の簡略平面図が示されている。作像装置を全体的
に１０で示づ。０像装置１０は、チップ面積の大部分を
占めるセンサ・アレイ１２をイｊする。行復号ｉ！：１
４がアレイ１２の片側に配置される。行復号器１４が復
号蔦駆動器１６に接続される。 センス線バイアス・スイッチ区域１８がアレイ１２の隣
りの辺に配置されている。キャパシタ及びクランプ・ト
ランジスタ区域２０が、図示の実施例では、列線バイア
ス区ｖｉ１８に隣接して示されている。列線バイアス区
１４１８４ま、キャパシタ及びクランプ・トランジスタ
区域２０とは向い合った、アレイ１２の側に配置しても
よい。全体を２２で示す出カバソファがキャパシタ及び
クランプ・トランジスタ区１１１１２０に隣接して配置
されている。第１図に示す実施例では、バッファ２２は
一対のＣＯＤレジスタ２４及び２６で構成される。 第１の転送ゲート区域２８がキャパシタ及びクラ−ンブ
・トランジスタ区域２０と第１のＣＯＤレジスタ区域２
４０間に配置されている。第２の転送ゲート区１１！１
３０がＣＯＤレジスク２４とＣＯＤレジスタ２６の間に
配置されている。第３の転送ゲート区域３２がＣＯＤレ
ジスタ２６とドレイン１ヌ域３４の間に配置されている
。 リセット・ゲート区１１！３６及び３８が夫々ＣＣ１〕
レジスタ２４．２６の出力側の喘に設番」られている。 リセット・ゲート区域３６．３８が夫々電荷増幅器４０
．４２に接続される。夫々の電？ｉｉｉ　Ｉ？１幅器の
出力４４．４６で差電圧出力Ｖｏを感知する。 作像装置１０が複数個の電圧源及び信号入力を持ってい
る。ドレイン電圧源Ｖ　　がセン１す・ア００ル イ１２に電力を供給する。同様に、電圧源ＶＤＤ２がＴ
ｉ荷荷幅幅器４０４２に°心力を供給づる。電圧源Ｖ　
　が復８器駆１ＦＪ）＾１６に電力を供給する。 電１〔源Ｖ　　がバッフ）１２２にス・１りるドレイン
・口０４ バイアスを供給する。 行復号′！Ａ１４には高バイアス又はパルス源ＶＨ及び
低バイアス電圧源ｖｔ−が設けられている。復号器駆動
）咎１６はＴＴＬ入力アドレス・バス４８を持っていて
よく、好ましい実施例では、これは９木のアドレス・ビ
ット線で構成される。この代わりにバス４８をシフトレ
ジスタに置換えてもよい。この時、９個のアドレス・ビ
ットが直列にシフトシて入り、並列に駆動器１６に対し
て読出される。ＣＯＤレジスタ２４及び２６にはクロッ
クφ、１及びφ８□が供給される。転送ゲート区ｂ１２
８　。 ３０．３２には転送ゲート・パルスπミφ１ｏが設置ノ
られている。電荷増幅器４０．４２はアース源５０を供
えている。キャパシタ及びクランプ・トランジスタ区１
１２０はクランプ・パルス源φ（クランプ）が設けられ
ている。最後に、列線バイアス区域１８にはバイアス・
クロック５２が供給される。 第１図は作像Ｖｌｉ１０の考えられる１つの形状を示す
にすぎない。他の実施例では、アレイ１２のアドレス線
（後で説明する）を両側から駆動したい場合、レンジ・
アレイ１２の左側にも、行復号器１４と同じらのを配置
することが出来る。更に別の実施例では、行復号器１４
は、スイッチ及びシフトレジスタで構成された垂直スキ
ャナに置換えることが出来る。更に、第３ａ図について
具体的に説明するが、ＣＯＤレジスタ２４．２６及び転
送ゲート３０．３２は、記憶キャパシタのアレイ及び複
数個の段を持つ水平スキｔｙ　）に置換えることが出来
る。 第２図には、ヒン１す・アレイ１２の小さな一部分が、
成る周辺回路と共に図式的に示されている。 センソ・アレイ１２は複数個のトランジスタ・センサ素
子６０で構成される。アレイ素子６０は複数個の行６２
及び列６４に分けて配置されている。 この代わりに、アレイ１２は線スキャナの場合の様に、
１１１の素子だけで構成してもよい。夫々のアレイ素子
６０がドレイン６６、ソース６８、ゲート領域７０を持
つと共に、図示の実施例では、ゲート７２を持っている
。ゲート７２は、ゲート領域７０の一部分の上で、各々
のフォトサイｉ・に形成した等価のキャパシタ（図面に
示してない）に置換えることが出来る。各々のソース６
８が列線又はセンス線７４に接続される。９１４１２７
４がセンサ素子の各列６４に対して設けられている。 各々のドレイン６６が電圧供給線７６を介して■ｏｏ１
に接続される。各々のゲート７２が行線又はアドレスＩ
！；１７８に接続される。センサ素子の各行６２に対し
て、１本の打線７８が設けられている。前に述べた様に
、図面にはセンソ・アレイ１２の小さな一部分しか示し
てない。一実施例では、アレイ１２は９８０画素Ｘ１１
２０画木であり、各々の画素又は素子６０は６角形であ
って、大体５ミクロン×５．８ミクロンである。素子を
この他の形及び寸法にすることも可能である。 センサ素子６０は、入％１光に応答してゲート領域７ｏ
に電荷を蓄積し、ｍ積電前に応答して、素子の閾ｆｒｉ
電圧を変える形式である。１形式の間餡電圧変調センサ
素子は次の様に作ることが出来る。 （Ｎ−）埋込みヂャンネルを（Ｐ−）半導体層に打込む
。次に２つのＮＦ形領領域形成して、ドレイン６６及び
ソース６８を作る。ソース６８及びドレイン６６を構成
するＮ＋形領領域Ｐ形ゲート領域７０によって隔てられ
る。ゲート領［７０は、大川光に応答して正孔を蓄積す
る為の電位井戸と、゛を子ブＯ−ブ電流に対する電位井
戸を作る様な形で差別的にドープする。正孔電位井戸は
硼木の打込みによって形成することが出来る。プローブ
電流ｔｔ戸は燐を使った）］込みによって形成すること
が出来る。素子は、電位１戸が蓄積する過剰の正孔が基
板にオーバーフローして、自動釣なブルーミング制御が
出来る様に形成される。 各々の（ｊ線又はアドレス線７８が打傷ｎ器１４の出力
として接続される。後で、１１シク説明するが、打傷号
ｍ１４が選ばれた１木の１１アドレス線７８を源１−１
に接続し、選択されていない残りの打線７８を低バイア
ス源■しに接続する。 ９１１線バイアス・トランジスタ８０を各々の線７４に
対して設ける。各トランジスタ８０のドレインが列ｔＱ
　７４に接続される。各トランジスタ８０のゲートが列
線バイアス源５２に接続される。各トランジスタ８０の
ソースがアース又は■８８の様な適当な復帰線に接続さ
れる。各々の列感知線７４は更に夫々の結合キャパシタ
ｃｏ（第３図）に接続され、これから説明する回路を介
して、ＣＯＤレジスタ２４にある人々の素子に結合され
る。ＣＯＤレジスタ２４が転送ゲート３０（第１図）に
よって第２のＣＯＤレジスタ２６に結合され、レジスタ
２４及び２６はこれから説明する様な形で、−緒に作動
される。この為、アレイ１２を並列にＣＯＤレジスタ２
４及び２６に読出すことが出来、その後、主筒増幅器の
出力４４．４６に出力が直列に現れる。 次に第３図について、選ばれた１つのセンサ素子６０に
対する感知回路を説明する。各々のセンサ素子６０のソ
ース６８がセンス節７９に接続される。センス節７９が
、感知用列バイアス・トランジスタ８０の電流通路と結
合キャパシタｃｏの両方に接続される。キャパシタｃｏ
は、キャパシタ及びクランプ・トランジスタ区１４２０
（第１図）に物理的に配置されているしのであるが、節
８２に接続される。クランプ・トランジスタ８４の電流
通路がｉ！ｉ８２と填ｒｙ電圧源ｖＲ［Ｉ”の間に接続
される。クランプ・トランジスタ８４のゲートがクラン
プ用クロックφ（クランプ）によって制御される。 更に節８２が転送ゲート・１〜ランジスタ８６の電流通
路の一端に接続される。転送ゲート・トランジスタ８６
の電流通路の他端が、第１のＣＯＤレジスタ２４の入力
ダイオード１ｌｉＩ８８に接続される。転送ゲート・ト
ランジスタ８６のゲートが転送ゲート・クロックφ■６
によって制御される。 ＣＯＤレジスタ２４は複数個のゲートで構成される。セ
ンス線７４に対応１６１組のゲート９０゜９２だ番プが
示されているが、アレイ１２の各列６４に対して少なく
とも２つのＣＯＤ　＄を戸が設けられていることを承知
されたい。ＣＯＤゲート・クロックがゲート９２を制御
する。別のゲート・りＯツクφ、２が交互のゲート９０
をυＩｔｌｌする。ここで述べたＣＯＤレジスタ２４は
２相ＣＣＤレジスタであるが、その代わりに仮想相ＣＣ
Ｄレジスタの様な他の種類のＣＯＤレジスタを用いて５
よい。 更に、バッファ２２（第１図）は、後で第３ａ図につい
て述べる様に、記憶キャパシタのアレイ及び１つ又は更
に多くの水平スギャプの様なこの他の記憶及び直列読取
構造で構成することが出来る。 第４図には、行ｔｕ号器１４の一部分の回路図が示され
ている。図面を分かり易くする為、好ましい実施例で使
われる９ビツト・アドレスの内の２ビツトだけを示しで
ある。即らビットＡ及びごットＢである。補数ヒツト八
及びＢは、アドレス・バス４８（第１図）に供給された
コードから、復号器駆動器１６によって発生される。 復号器１４は第１の７トリクス９４及び第２のマトリク
ス９６を右する。マトリクス９４はｂ１７８が、行復号
器１４からのｍ数個のビット線９８の各々と交叉するこ
とによって形成される。ビット線９８のアドレスを復号
する為、復号トランジスタ１００が打線７８とビット線
９８の選ばれた交点に形成される。各々の復号トランジ
スタ１ｏＯが人々の行線７８内に形成された電流通路、
及び夫々のビット線９８に接続されたゲートを持ってい
る。各々の打線７８が■Ｈ供給バス１０１に接続される
。従って、正しいアドレスを受取った時、任意の１つの
行線７８にあるトランジスタ１００がこの行線を高バイ
アス電圧源Ｖ１」に接続する。残りの線はＶＨから切離
される。 マトリクス９６は行１！１ｉ７８とビット線１０２゜１
０３の交叉によって形成される。ビット線１０２．１０
３は対応するね９８に電気接続してもよいし、或いは復
号器駆動器１６（第１図）から別々に供給してしよい。 ビット線１０２又はその補数１０３と夫々の行線７８の
各々の交点に、複数個の復号トランジスタ１０４が形成
される。各々の復号トランジスタ１０４のドレインが■
Ｌ供給バス１０５に接続される。各々のトランジスタ１
０４のゲートが真アドレス・ビットに対するビット線１
０２又はその補数に対するビット線１０３の何れかに接
続される。トランジスタ１０４のゲート接続は、マトリ
クス９６が選択されていない全ての行線７８を低バイア
ス・アレイ電圧バス１０５に接続する様に選ばれている
。後で説明するが、これより４通の車首スキＶすの代わ
りに行復号器１４を設けることにより、電子式ズーム、
パン動作及び自！Ｆｌ］露出制御を一層容易に実現出来
るという利点が得られる。 第５図には電荷増幅器４００回路図が示されている。図
示の回路が主部増幅器４２（第１図）に対しても同じ様
に設けられている。ＣＯＤレジスタ２４が、φ、１ゲー
ト９２及びφ、２ゲー１−９３によって制御される一連
の廿戸で構成される。 ＣＯＤレジスタ２４が標準の浮動拡散検出節１０６で終
る。この検出節及びトランジスタ１０８の規模は、信号
対雑音比が最も良くなる様に最適にする。検出節１０６
がリセット・ゲート・トランジスタ３６の電流通路に接
続されると共に、埋込みチ１シンネル・トランジスタ１
０Ｂのゲートにも接続される。トランジスタ１０８の電
流通路が電圧源■００２から節１０９に通じ、この節が
表面チャンネル・トランジスタ１１２のゲートに接続さ
れろ。表面チャンネル・トランジスタ１１２の電流通路
が電圧源Ｖ　　から出力端子４４に通ずる。 従って、節１０６で検出された電荷に比例する信号が、
２段のソース・フォロワ装置のバッファ作用を受け、検
出節４４に出力される。トランジスタ１１４．１１６は
埋込みヂャンネル杉であり、従って゛市流源として作用
して、トランジスタ１０８．１１２に対するバイアスを
供給する。 リセット・トランジスタ３６の電流通路が線１２４にあ
って、全体を１１８で示した基準発生器に接続される。 基準発生器１１８がトランジスタ１２０及びトランジス
タ１２２を持ち、これらは（〕ＣＤレジスタ２４を構成
するのに使われるのと同じドーピング１１痕を使うか、
持つのが便利であり、その電流通路が直列に接続されて
いる。線１２４が、トランジスタ１２０．１２２の電流
通路の間の中点に接続され、この中点をリセット・トラ
ンジスタ３６の電流通路に接続する。トランジスタ１２
０のドレインが電圧源ＶＤＤ２に接続され、トランジス
タ１２２のソースがアースに接続される。Ｉ−ランジス
タ１２０，１２２のゲートらアースされるか、或いは基
準源に接続することが出来る。トランジスタ１２２のソ
ース及びｌ・ランジスタ１２０．１２２のゲートは、こ
の代わりに適当なＶＳＳ復帰線に接続してもよい。 次に第１図及び第３図と技に第６図を参照して、作像装
置１０の動作を説明する。第６図は、作像装置１０の動
作を示すｈ問線図である。バス４８から復号鼎駆動器１
６にアドレスが供給される。 復号器駆ｆｊ＋器１６がこのアドレスをビット腺９８゜
１０２．１０３　（第４図）を介して行１鴫号器１４に
供給する。行復号器１４が、ＶＨに接続する為の特定の
１本の打線７８を選択し、残りの行線７８を源ｖ１−に
接続する。■しか選択されなかった行に接続され、パル
ス駆動されて、それらによる信号の干渉を少なくする。 打線７８のアドレスを第６図の１３０に示しである。選
択された行線には番Ｑ　ｋを割当てである。 選択され−た行ね７８のアドレス指定が水平帰線消去期
間１３２内に行なわれるが、これｔ、を標準のＮＴＳＣ
テレビ方式でも、昌密度テレビジ］ン（ＨＤＴＶ）の用
途でも、約１０マイクロ秒である。水平帰線消去ｍ間１
３２が、φ、１，２のグラフの１３４に示す水平読取期
間と交ｑになる。水平帰線消去期間１３２の始めに、全
ての列６４に対りるセンス線バイアス・トランジスタ８
０（第３図）を１３６（第６図）のところでターンオン
Ｊる。電力を節約する為、センス線バイアス・トランジ
スタ８０はこれまでターンオフされていた。 この詩文ｔよモの頃、？！３３１４が１３８（第６図）
で全ての選択されなかった線をｖしに接続することを終
り、選択されなかった行の素子６０から起こる１！１れ
のある信号の干渉を生じなくする。１１時に、選択され
なかった行でブルーミング制御が不作動にされるが、期
間が非常に短いので、信号の干渉はＹ−想されない。１
４０のところで、φ（クランプ）パルスにより、クラン
プ・［−ランジスタ８４がターンオンされる。これによ
って、＃せバシタｃｏ（第３図）の右側又は電極の節８
２に基ｔ￥゛市１■か設定される。キ１シバシタＯｏの
Ｈ側の節７９の電圧は、この時大体Ｖ　＋■ｈに略相当
する。ｖＳは、トランジスタ８０（第３図）によってバ
イアスされたセンサ素子のソース６８に通常存在する電
圧であり、■、は、入射光に応答して、ゲート領域の正
孔井戸に蓄積された正孔による差別的なりＡ値電圧成分
である。節７９の電圧は、線７４（第３図）のＲＣ時定
＠何個か分の後、ソース６８の電圧に等しくなる。 φ（クランプ）が印加されている間、キャパシタＣの右
側の節８２の電圧がＶ　　に設定されＯＲＥＦ る。これは約５ボルトに選ぶことが好ましい。第３図に
示す実施例では、ＶＲＥＦはＣＯＤレジスタ２４（第３
図）に読込むのと両立する様に選ぶべきである。別の実
施例ではＶ　　は、記憶キャパＥＦ シタ回路を使う場合、それと両立する様にすべきである
。時刻１４２（第６図）に、転送ゲート８６をパルス駆
動することにより、ＣＯＤレジスタ２４の入力節８８に
Ｊ３準電ｆｆ、　Ｖ　　　が送られる。 １１［、Ｆ 基準信号をＣＯＤレジスタ２４に転送した後、時刻１４
４に、転送ゲート８６をターンオフし、節８２をクラン
プ解除する。この他の時間順序も可能である。例えば、
転送パルスよりずっと前に、クランプ・パルスが発生し
てもよい。これによってキャパシタＣが電ＩＥ阜準ｖＲ
Ｌｒから切離される。この時、節８２の電圧は浮動にま
かせる。 次に時刻１４６にＶト１アレイ・バイアスを高にパルス
駆動することにより、ゲートｆｆ１ｔｉｌｌ！７０にあ
る正孔電位井戸を空にする。同時に、１４８のところで
ＣＯＤレジスタのクロックφｓ２をパルス駆動するが、
これは、時刻１５０で行なわれる、電圧基準信号に対応
する電荷の第２のＣＯＤレジスタ２６（第１図）への転
送に備える為である。 ＣＯＤレジスタ２６はＣＯＤレジスタ２４と同様な構成
を持ち、選ばれた行の素子の電圧基準信号に対応する電
荷を記憶する為に設各」られている。 ＣＯＤレジスタ２４は、電圧差、信号に対応する電荷を
記憶する為に設けられている。 ゲート領域７０にある電位井戸から正孔を空にすること
により、ＶＳに略相当する電圧信号が節７９に現れる。 ｖｈ酸成分、正孔を楯引したことに応答して除かれてい
る。節７９の電圧がＶｈだけ下がった為、キャパシタｃ
ｏの浮動する右側がこれに対応してＶ　　　−Ｖ、に駆
動される。このＲ［ｒ 電圧差信号が、転送ゲート・パルス１５０により、転送
ゲート８６を介してＣＯＤレジスタ２４の入力に転送さ
れる。同時に、電圧基準信号に対応する電荷が第２のＣ
ＯＤレジスタに転送される。こうして、予め選ばれた積
分期間内に、グー！・領域７０が蓄積した光子と共に直
接的に変化Ｊる゛市Ｔ［差信号（■、）を取出すことが
出来る。電圧外１λ号はセン４Ｊ累子６０の固有の閥埴
電汗Ｖ、に無関係である。従って、センサ毎のＶＬ又は
物理的な寸法の変動が、パターン２１１＆の源として（
よ避ｔＪられる。同様に、電圧ＦＡ準信号に対応する電
荷と゛電圧差信号に対応する電荷が同じ回路によって処
理されるから、入力井戸の寸ｄ１の変動の様なこの伯の
バクーン雑＆の源も同じく避けられる。 イ＊’？ｉｎｉ圧（ＶＲＥＦ　　Ｖ　１．　）　４ｉ：
　Ｌ’レジスタ　４（７）入力に転送することにより、
アレイ１２から直列レジスタ２４．２６への基本的な信
号転送順序が完了する。第１図及び第２図について説明
すると、この感知及び転送過程が、センサ素子６０の全
ての列６４に対して同時に行なわれ、こうしてＣＣ１）
レジスタ２４．２６の長さ全体にわたって夫々の井戸が
埋められる。水平読取段Ｆｊ１３４（第６図）が開始り
る時、ＣＯＤレジスタ２４．２６に記憶される信す電圧
及び基準電圧に対応する電荷が、主筒増幅器４０．４２
を介して出力４４．４６に読出される。各々の１戸に対
する一Ｖｈに相当する差電圧信号は、出力４４と出力４
６を比較することによって決定することが出来る。 この発明の並列読取方式は、非常に矩い時間内に、１打
金体を並列にバッファ２２（第１図）に読込む為に、ア
ドレスされなかった行からの目立った信号干渉なしに、
個別のセンυ°素子を読出すことが出来るという重要な
利点を右する。従来、Ｘ−Ｙイメージ争センサ争アレイ
は、行毎ではなり、木子毎に読出されている。この発明
のアーキテクチュアは、アドレス指定及び読出しにより
多くの時間を取ることが出来、従って、並列読出しが行
にある素子の数に無関係であるから、ＨＤ　ＴＶ（高密
用テレビジョン）の用途に一層適している。 第３ａ図には、この発明の別の実／、ａ例が示されてお
り、ＣＯＤレジスク２４（第３図）を、記憶キャパシタ
のアレイ及び水平スキャナの関連１６段に置換えている
。前と同じく、結合ヤヤパシタｃｏが節８２に電圧差信
号を発生する。転送ゲートがこの信号を記憶キャパシタ
１６０に転送する様に作用し得る。記憶キャパシタ１６
０が節１６２と基準電圧１６４の間に接続されている。 節１６２がスイッチング・トランジスタ１６６０市流通
路を介して第１の出力線１６８に接続される。 トランジスタ１６６のゲートが全体を１７２で示す水平
スキャナの段１７０に接続される。図示の実施例では、
隣りの列のセンサ素子が、そのり１１に対する記憶キャ
パシタ１７６に接続された節１７４に結合されている。 節１７４がスイッチング・トランジスタ１７８のｆｆＪ
ｆ通路を介して第２の出力線１８０に接続される。第２
のスイッチング・トランジスタ１７８のゲートが水平ス
キャナ１７２の第２の段１８２に接続される。 動作について説明すると、行線７８が素子６０の行を選
択する。選択された各々の素子からの電ｒ＝差信号が、
転送ゲート８６の様な複数個の転送ゲートの作用により
、ヤトバシタ１６０．１７６雪に回部に転送される。記
憶キャパシタ１６０゜１７６等に記憶された電も）をこ
の後、スイッチング・トランジスタ１６６．１７８′５
（１）動伯により、直列に出力線１６８．１８０に転送
することが出来る。これらのゲートは水平スキｒす１７
２の、好ましくは隣接１６段１７０．１８２等によって
夫々制御される。一実施例では、作動信Ｅ（図面に示し
てない）を相次ぐ段１７０．１８２に伝搬させ、スイッ
チング・トランジスタ１６６．１７８雪を順次作動する
。別の実施例では、Ｃのｎ仙信′ｒ−３（図面に示して
ない）を任意の選ばれた段１７０．１８２等に不規則に
人力し、こうしてどの記憶キャパシタ１６０．１７６’
Ｓをどういう順序で読出すかを選択り゛ることが出来る
。 第３ａ図に示す実施例では、電工式ズーム及びパン動作
が比較的容易に行なわれる。ズーム作用を受ける部分の
中にある選択的な行のアドレスを行復号器によって選択
することが出来、ズーム作用を受ける部分で読出すべき
列のアドレスは、水平段１７０．１８２等の内の選ばれ
たしのをアドレスすることによって選択することが出来
る。パン動作は、単にアドレスされる行及び列のアドレ
スを変えることによって達成することが出来る。 第３図及び第５図のＣＯＤレジスタによって、標準の１
０マイクロ秒のテレビの一水平帰線消去期間内に、１行
の素子をアドレスして記憶することが出来るから、この
発明のアーキテクヂ」アは、電子式ズーム及びパン動作
と艮に「電子絞り」又は自動露出制御が出来る。最初に
、この発明の電子式自動露出制御の特徴を説明する。通
常の動作では、センサ素子６０（第２図）の各々の０６
２を逐次的にアドレスして読出す。その後、最初の行が
再び選択される前に、残りの行６２をアドレスして読出
す。従って、任意の１行の素子に対する電荷積分時間は
、アレイにある行の合計の数に、各々の行をアドレスし
て読出す為の時間を乗じた値に相当する。 各々のゲート領域７０に於＆Ｊろ電荷蓄槓峙間がλｏく
なると、二り実上自！ＩＪ３九出ｉ＋’ｌ　ｍｔ又ｔよ
１電子絞り」が得られる。−層早い時刻に、ゲート７２
（第３図）にリセット・パルス１５１（第６図）を印加
すると、入ｒＡ尤に応答して電荷が蓄積される成金が少
なくなる。 その様にする１つの方法は、アドレスｌをアドレスｋか
ら離れた線の番号として、同じ水平帰線：Ｉ“１人１１
間内に１５２（アドレス１）で第２のアドレスされた行
線を選択することである。リセット・パルス１５３を行
ｌにある全てのゲート領域７０に印加するが、この行で
は、その結宋出る電圧Ｘ信号がレジスタ２４又は２６に
転送されない。 例えば５２５木の線があり、１行に対する通常のアドレ
ス及び読出し期間がｔであると１れば、通常の主部蓄積
時間は５２５ｔであり、広り１；９いた機械的な絞りど
Ｘ・を応りる。他ｈ、アドレスｋから多数の行線だけ隔
たる別のアドレス１が選ばれた場合、新しい積分時間は
（５２５−（ｋｌ））ｔである。これに対応して積分時
間が一層短くなり、従って機械的な絞りを部分的に閉じ
たことに対応する。 この発明のアーキテクチユアは、自動露出ｔ１１１　ｌ
に適している。これは、各々のフォト１ナイトの＋ｆｌ
成が、任意の時にリセットすることが出来る様になって
いて、読出し信号の全ての操作が、読出し期間ではなく
、水平帰線消去期間内に行なわれる為である。 第６図に戻って説明すると、列線がダミー行アドレス１
５４に切換えられる。このアドレスもよ、読出し期間の
間、セン＋Ｊ素子に対する適当なバイアスを供給する為
に使われる。 この発明は電子式ズーム及びパン動作が出来る様な方式
に用いることも出来る。この発明のアレイ素子６０（第
３図）は、従来の画素に比べて比較的小さく、従って、
少なくとも従来のセンサ素子の密度の２倍の密度を持つ
ことが出来る。電子式ズーム動作を作動することが出来
る様な装置に作像装置１０を使う場合、１つおきの線７
８（第２図）だけを通常は読出しの為にアドレスするこ
とが出来、或いは何本かの線を飛越すことが出来る。任
意の特定の１つの行７８に対し、１つおきの画素又は素
子６０を、或いはその代わりにｎ個の画素毎に１つの素
子を、出力４４及び４６で標本化する。作像装置アレイ
１２の密度が普通の少なくとも２倍であるから、像の劣
化は起こらない。 この方式の通常の動作では、復号器１４（第１図及び第
４図）が、アドレス指定及び読出しの為に、各々の行７
８ではなく、１つおきの行７８、又は順次走査を使う場
合は、３番［１角の１１を選択りる。 選択された行にある１つおきの画素だけが出力４４．４
６で標本化される。 ズーム動作を希望する時、行復号器１４によって行なわ
れるアドレス選択及び読出しり０ツクφｓ１，２を変更
する。例えば、アレイ全体ではなく、センサ・アレイ１
２の左上の１／４だけを読出したいと仮定する。解像度
の低下を防止する為、１　゛つおきの行線ではなく、選
ばれた部分的な区域内にある各々の行Ｉ！ｊ１７８をア
ドレスする。同様に、アドレスされた行線のことごとく
の画素を拾う為に、選択された行にある各々の画素から
の信号電圧及び基準電圧を標本化する為に、クロックφ
、１，２はズーム動作以外の時の周波数の半分に減速す
る。 ズーム区域の上下が、所望の拡大区域内にある行線７８
だけを選択することによって選ばれる。ズーム、区域の
左側が、第６図の１５６に示１ＣＣＤレジスタのりＯツ
クの予備シフトによって選ばれて定められる。この予備
シフトは、水平帰線消去期間の間、ＣＯＤレジスタの読
出しの作動を開始し、実際の水平読出し段階が間ｔＪ（
ｌする前に、選択された行にある予定数の用戸に対する
情報をＣＯＤレジスタの出力節に放出する。拡大区域の
右側は、読出しクロックφ　　を停止することに３１．
２ よって選ぶことが出来る。こうして、読出される列の数
を制限することが出来る。レジスタ２４゜２６に記憶さ
れている使われなかった電荷は、次の水平帰線消去期間
の間、自動的にドレイン領域３４（第１図）に転送され
る。 垂直復号器１４が行線７８に対して不規則なアクセスが
出来る為、ズーム作用を受ける部分は、選択される行線
７８を変えることにより、垂直方向にパン動作が出来る
。ズーム作用を受ける部分は、りＯツクの予備シフトの
期間、並びにレジスタ２４．２６のり０ツク作用を受け
る合；ｉｔｍ間を変えることにより、水平方向にパン動
作が出来る。 要約すれば、アドレスされたセンタ集子の変調された閾
値電圧として変化する信号を感知して記憶するイメージ
・センサ・アレイを提供した。パターン雑音の源として
の、固有の閾値電圧又はその他の製造上の変動をなくす
方法及び装置を説明した。更に、この発明のアレイは、
従来のＸ−Ｙアドレス・イメージ・アレイに比べて、か
なり融通性があり、自１７１露出制御、電子式ズーム動
作及び電子式パン動作の様な機能が得られる。電圧差信
号がアレイから並列にレジスタに読出されるから、スミ
ヤリングの原因が最小限に抑えられる。 この発明の好ましい実施例とイの利点を説明したが、こ
の発明がそれに制限されず、特許請求の範囲によって限
定されることは云うまでもない。 発明の技術的な利点 その素子が電流ではなく、悶１直電圧を変、＋１！する
センサ・アレイにより、この発明の１つの利点が得られ
る。各々のセンサ素子の電位１戸に蓄積された電拘だけ
に関係する信号を感知して記憶することにより、固有の
ＩＩ　ｌａ雷電圧変動及びその池のＩｘｌ造上の変動に
よるパターン雑音の源が最小限に抑えられる。手直復号
器又はシフトレジスタを使うことにより、この発明の別
の利点が冑られる。 この為、アドレス行線を不Ｊ＄２１１１１にアクセスす
ることが出来、その為、アレイは自動露出制御、電子式
ズーム動作及び電子式パン動作が出来る。この発明のア
ーキテクチュアは、Ｅｌ息の１行の素子のアドレス指定
及び読出しに必要な時間が、読出しが並列に行なわれる
為に、行にある素子の数に無関係であるという点で、別
の）り点をイ１する。従って、この発明のアーキテクチ
ユアは高密麻テレビジョン（）−Ｉ　Ｄ　Ｔ　Ｖ　）の
用途に一層よく適している。 更にこの発明は、レジスタに対する電圧差信号の１）シ
列の読出しを使うことにより、スミレリングを１１１小
眼に抑える。 以上の説明に関連して更に下記の項を開示する。 （１）　　少なくとも１　ｈ及び複数個の列に分けて配
買された複数個のトランジスタ・イメージ・センサを右
し、各々のトランジスタ・センサはそれに人０４　”！
Ｊる光に応答して電荷を蓄積するゲート領域を持１３、
各々のゲート領域の電圧＋５１ａ値が蓄積電荷ωに従っ
て変化する様に作用することが出来、各々のセンサは史
にソース領域を持ち、各列に対に￥）りＩＩＦＪが訊ダ
１にある前記ソース領域に結合され、更に、前記少なく
とし１行をアドレスする様に作用し１！？る選択器と、
夫々の列線に各々結合されていて、前記センサの変化し
た闇値電圧による、前記９１１内の選ばれたセンＶのソ
ース電圧の変化に比例づる電圧差イΔ１】を標本化して
記憶する複数個の標本化回路と、前記ダｊに結合されて
いて、各々のＬｔ本化回路から前記電圧差信号をｌｏｌ
峙に受取って記憶する８載憶手段と、該記憶手段から各
々の電圧差信号を直列に出力する出力とを右するトラン
ジスタ・イメージ・センサ・アレイ。 （２）　　第（１）項に記載したトランジスタ・イメー
ジ・センサ・アレイに於いて、夫々の標本化回路に選択
的に結合されていて、前記電圧差信号を収集する為に使
われる基準電圧と、前記電圧差信号に比例する電荷を記
憶する前記記憶手段の第１のレジスタと、各々の標本１
ヒ回路に対する基準電圧に比例する電荷を記憶する前記
記憶手段の第２のレジスタと、記憶されている基準電圧
を直列に出ツノする第２の出力とを右するトランジスタ
・イメージ・センサ・アレイ。 （３）　　第（１）項に記載したトランジスタ・イメー
ジ・センサ・アレイに於いて、各々のセンサが、電圧源
に接続されたドレインを有するトランジスタ・イメージ
・センサ・アレイ。 （４）　　第（１）項に２載したトランジスタ・イメー
ジ・センサ◆アレイに於いて、前記選択器が前記少なく
とも１行にだけ予定のパルスを印加する僅に作用するこ
とが出来、該パルスは該行にある各々のゲート領域から
蓄積された電荷を取除く様に作用することが出来、前記
（ｊにある各々のトランジスタの通常のソース電圧が、
各々のソース領域に結合されたバイアス源から供給され
、前記行にある各々のセンサのソース電圧は、夫々のゲ
ートグ１ｉ１！に蓄積された゛市楠が取出されたことに
応答して、前記通常のソース電圧に復帰するトランジス
タ・イメージ・センサ・アレイ。 （５）　　第（１１Ｑに記載したトランジスタ・イメー
ジ・センサ・アレイに於いて、前記選択器が、受取った
行線アドレスに応答して、前記少なくとも１つの行をア
ドレスする様に作用し得る復号器を右するトランジスタ
・イメージ・センサ・アレイ。 （６）　　第（５）項に記載したトランジスタ・イメー
ジ・センサ・アレイに於いて、該アレイが複数購の行を
Ｉｌｌ＃５、前記復号器が複＠個のアドレス・ビットを
持つ２進アドレスを発生する復す器駆動器をイ１し、各
々のアドレス・ピッ］−が前記復舅器駆動器から夫々の
ビット線に出力され、前記復号器内には、夫々の行に接
続されたビット線及び行線から、第１のマトリクスが形
成され、該マトリクスは選ばれた１つの行線にパルス源
を接続する様に作用することが出来、前記ビット線と行
線の選ばれた交点にトランジスタが形成され、各々のト
ランジスタのゲートが人々のビット線にυ１合され、各
々のトランジスタの電流通路が夫々の打線内に形成され
、各々の打線の−・方の端Ｔが前記パルス源に接続され
ているトランジスタ・イメージ嗜センサ・アレイ。 （７）　　第（６）　Ｉｒ！に記載したトランジスタ・
イメージ・センサ・アレイに於いて、前記復号器が、前
記行線及び前記ビット線から前記復号器内に形成されて
いて、低アレイ・バイアス源を選択されなかった打線に
接続する第２のマトリクスを右し、前記ビット線及び行
線の選ばれた交点に第２のトランジスタが形成され、各
々の第２のトランジスタのゲー］・が人々のビット線に
結合され、各々の第２のトランジスタの電流通路が前記
打線を低アレイ・バイアス源に接続するトランジスタ・
イメージ・センサ・アレイ。 （８）　　第（１）項に記載したトランジスタ・イメー
ジ・センサ・アレイに於いて、前記選択器が垂直シフト
レジスタで構成されるトランジスタ・イメージ・セン沓
す・アレイ。 （９）　　第（１）ｌｒｔｃ：１載したトランジスタ・
イメージ・センサ・アレイに於いて、前記記憶手段が、
。 各々が人々の列線に結合されていて、夫々の電圧差信号
を記憶する複数個の記憶キャパシタを有し、更に、少な
くとも１つの出力センス線と、各々の列に対して設けら
れていて、前記列に対する記憶ｒ　１／パシタを前記少
なくとも１つのセンス線に結合する様に作用し得るセン
ス線スイッチと、複数個の段を持っていて、各段が作動
信号を受取ったことに応答して、夫々のセンス線スイッ
チを１１１しる様に作用し得る水平スキャナとを右する
トランジスタ・イメージ・センサ・７レイ。 （１０）選ばれた積分時開の闇に蓄積した光子の数に比
例する電圧差信号を感知する装δに於いて、入射光に応
答して電荷を蓄積するセンサ素子をイ１し、該センザ素
Ｔは品積電荷に応答して変化した閾値電圧を持つ様に作
用することが出来、該素子の出力信号は前記閾値電圧の
変化として変化し、更に、第１の時刻及び前記素子から
電イ１が除かれた後の第２の時刻に前記出力信号を標本
化し、標本化した出力信号から閾値電圧の変化を導き出
す標本化ｎ路と、該標本化回路に結合されていて、前記
閾値電圧の変化として変化する電圧差信号を記憶するバ
ッファとを有する５Ａ置。 （１１）第（１０）ｒｌｌ’ｉに記載した装置に於いて
、前記センサ素子がゲート、ソース及びドレインを梢っ
トランジスタであり、供給電圧が１１を記トレインに接
続され、リセット源が前記ゲートに選択的に結合されて
、蓄積された電荷を周期的に除き、前記出力信号が前記
ソースに現れ、バイアス源が前記ソースに結合されて、
該ソースに通常のソース電圧を発生し、前記出力信号は
前記通常のソース電圧に＠ｍ電圧の変化を加えた（直に
相当する装置。 （１２）第（１０）項に記載した装置に於いて、前記標
本化回路に選択的に結合されて基Ｊ＄雷電圧供給する基
準電圧源を有し、前記標本化回路は、前記出力信号を受
取る第１の端子及びバッファに結合された第２の端子を
持ち、前記基準電圧は前記バッファに第１の時刻に供給
され、前記標本化回路は、前記第２の時刻より後に、ｉ
１１記基ｔ１！電圧と閾値電圧の変化の差に比例する信
号を前記バッファに伝達り゛る装置。 （１３）第（１２）項に記載した装置に於いて、前記標
本化回路がキャパシタを右し、該キャパシタの第１の側
が前記用り信号を受取り、前記キャパシタの第２の側が
前記バッフ？に選択的に結合され、前記阜ｒｖ−電圧が
前記第１の時刻に前記第２の側に加えられ、該基準電圧
が前記第１の時刻に前記レジスタに転送され、＃記憶２
の側は前記第１の時刻の後に浮動するにまかせ、前記第
２の側は、前記第１の側に入った。標本化された出力信
号の変化に応答して、前記基準電圧から離れて電圧差信
号へと変化し、該電圧差信号が前記第２の時刻に前記レ
ジスタに記憶される装置。 （１４）第（１３）項に記載した装置に於いて、υ準電
圧及び前記電圧差信号を前記キャパシタから前記バッフ
ァに伝達する様に作用しくｌ？る転送ゲートを有する装
置。 （１５）第（１３）項に記載した装置１に於いて、前記
基準電圧源が、ゲート及び電流通路を持つクランプ・ト
ランジスタを右し、該クランプ・トランジスタの電流通
路が基準電圧源を前記キャパシタの第２の側に接続づる
様に作用することが出来、Ｉｖｉ記クワクランプランジ
スタのゲートがクランプ・パルス源に接続され、該クラ
ンプ・パルス源が前記第１の時刻に前記クランプ・トラ
ンジスタを作動する装置。 （１６）第（１３）項に記載した装置に於いて、前記第
１の時刻の出力１８号が、前記通常のソース市圧に、前
記蓄積された電荷ににって発生したＩ！４埴電圧電圧を
加えた埴に等しく、前記第２の時刻の出力信号が、前記
聞１向電圧の差を加えない通常のソース電圧に等しいＶ
Ａ置。 （１１）第（１０）瑣に記載した装着に１ハいて、前記
バッファがＣＯＤレジスタで構成される装置。 （１８）第（１０）項に記載した装置Ｎに於いて、前記
バッファが記憶キャパシタを右する装置。 （１９）予め選ばれた積分期間内にセンサ素子が蓄積し
た光子数に比例リーる電圧信号を感知する方法に於いて
、センサ素子に入ｒ）１する光に応答して電荷を蓄積し
、蓄積電荷に応合してセンサ素子の闇値電圧を変え、闇
値電圧の変化として変化する前記センサ素子からの出力
伝号を送り出し、第１の１１．’ｉ刻に出力（ｇ号を標
本化し、該第１の時刻より後にセンサ素子から、Ｗ偵電
荷を除き、前記電荷を除いた後の第２の０、′ｉ刻に出
力信号を標本化し、標本化した出力信号から閾（１「［
電圧の変化を導き出し、１：Ｉ　ｌ＋口主電圧変化とし
て変化する電圧差信号を記憶する１稈を含む方法。 （２０）第（１９）項に記載した方法に於いて、更に、
センサ素子から、該素子に印加された通常のソース電圧
に蓄積電荷によって生じた闇値電圧の差を加えｔこ愉に
等しい第１の出力信号を出力し、第１の時（すに、前記
第１の出力信号を主１シバシタの第１の電極に印加し、
前記第１の時刻に、前記撃ヤバシタの第２の電極に塁ｒ
Ｊｌ電ルを印加し、前記第１の時（１１に塁＊電圧に比
例する電荷をレジスタに転送し、第２の時刻に、闇値電
圧の差を伴わない通常のソース電圧に等しい第２の出力
信号を１１を記センサ素子から出力し、前記第２の時刻
に前記第２の出力信号を前記キャパシタの第１の電極に
印加し、前記第１の電極に前記第２の出力４ｉｉ　”４
を印加したことに応答して、前記第２の時刻に、前記第
２の電極の電圧を基準電圧から前記電圧差信号に変え、
該電圧差信号に比例する電荷をレジスタに転送する工程
を含む方法。 （２１）第（２０）項に記載した方法に於いて、電圧差
信号が基準電圧から闇値電圧の差をＡ引いた（１ｎに等
しい方法。 （２２）行及び列に分けて配置されたトランジスタ・イ
メージ・センサのアレイを用いて像を検出する方法に於
いて、１行のイメージ・センサを選択し、入射光に応答
して、選択された行にある各々のセンサに電荷を蓄積し
、該蓄積電荷の苔槓に応答して、前記行にある各々のセ
ンサの闇値電圧を変え、該閾１ａ電圧の変化の関数とし
て変化する第１の電圧信号を前記（１の各々のトランジ
スタ・イメージ・センサのソースで感知し、前記行にあ
る各々のセンサに対する基準信号を記憶し、前記１□を
準信号をバッファに転送し、蓄積電荷を除き、該蓄積電
荷によって生じた闇値電圧の芹だけ、前記第１の電圧信
号とはＳ１１！ムる第２の電圧信号を各々の１−ランジ
スタのソースで感知し、各々のセンサに対し、夫々のｒ
ｉ１１ａ電圧の差だけ前記基準信号とは異なる電圧Ｘ゛
信号形成し、前記行にある各々のけンリ゛に対し、前記
電ｆｆ：差信弓を前記バッフＩに転送し、前記選択され
た１１にある各々のセンサに対し、電圧差信号及び夫々
のＪ１準信２Ｊを前記バッファから読出す工程を含む方
法。 （２３）第（２２）頂に記載した方法に於いて、更に、
各々のセンυに対する電圧差１工号をバッファの第１の
レジスタに転送し、各々のセンサに対づるす準信シ］を
前記バッファの第２のレジスタに転送し、前記第１のレ
ジスタから、各々のセンサに対する電圧差信号を直列に
読出し、前記レジスタから夫々の電圧差信号を直列に読
出すのとｌ’ｉ’ｉｌ　Ｂ、’ｉに、前記第２のレジス
タから各々のセンサに対する基準信号を直シ１に読出す
工程を合む方法。 （２４）第（２３）頃に記載した方法に於いて、更に、
各々のセンサから第１の電圧信号を感知した後、前記蓄
積電荷を除く為に、各々のセンサのゲートをパルス駆動
し、第１の電圧信号が得られた萌に基準信号を第１のレ
ジスタに最初に転送し、前記センサがパルス駆動される
時に、各々のセンサに対する基準信号を前記第１のレジ
スタから前記第２のレジスタへ転送する１稈を含む方法
。 （２５）　　第（２２）項に記載した方法に於いて、前
記選択された行のトランジスタ・イメージ・センサに第
１のアレイ・バイアス源を接続し、ｉｍ′ｉ￥ｆ荷を除
く為に、前記第１のアレイ・バイアスを用いて前記セン
サのゲートをパルス駆動し、選択されていない行からの
信号の干渉を防止する為に、選択されていない各々の行
のイメージ・センサを第２のアレイ・バイアス源に接続
づる工程を含む方法。 （２６）第（２２）　Ｊｒｌに記載した方法に於いて、
更に、水平帰線消去１ｙ１間の間、電圧差信号及び基準
信号を感知して記憶し、前記水平帰線消去期間に続く水
平読出し期間の間、前記電圧差信号を直列に読出す工程
を含む方法。 （２７）第（２２）項に記載した方法に於いて、イメー
ジ・センサの各々の行がアドレスを用いて選択可能であ
り、隣接する行は数字が隣接するアドレスを持っており
、アドレスし゛Ｃ感知リベきけン４ノの各々の行は、夫
々の水平帰線消去期間の間にアドレスされ、更に、水平
帰線消去期間の間第１行のセンサをアドレスし、該第１
行にある各々のセンサに対する基準信号及び電）［ｆｌ
信号を感知して記憶し、同じ水平帰線消去期間の間、前
記アドレスを第２行のイメージ・ヒンザに対するリセッ
ト・アドレスに変更し、前記第２行にある各々のセンサ
からの信号をバッファに転送せずに、該センりに蓄積さ
れた電荷を除き、アレイにある行の金品１の数から前記
第１行及び前記第２行の闇のアドレスの差を差引いた（
ｉｆ＋に基づいて、前記アレイのセンサに対する電ｖＩ
積分時間を決定する工程を含む方法。 （２８）第（２２）項に記載した方法に於いて、前記バ
ッファがクロックに従って直列に読出され、前記バッフ
ァが列の数に等しい複数個の段を持ち、行は行復号器に
よって不規１１１１に選択可能であり、更に、ＴｐＲ像
麿の所望のレベルに必要な行及び列の数の少なくとも２
倍の数の行及び列のイメージ・センサを用意し、通常は
、選択された各々の１１に対し、夫々の水平帰線消去期
間の間、電圧差信号を記憶し、通常は、前記水平帰線ｆ
ｊ去ｔＩｌＩ間に続く夫々の水平読出し期間の問、選択
された各々の行の゛電圧差信号を読出し、１つおきの行
のイメージ・セン１すを直列に選択すると共に、選択さ
れた行にあることごとくの画素が標本化される様な第１
の速度で、直列読出しの為にバッファのクロック作用を
行なうことによって通常の像を求め、次の工程によって
、入０４ｆｌ）の選ばれた拡大部分を検出する為のズー
ム動作を行ない、即ち、イメージ・センサの相次ぐ各々
の行を選択し、ズーム作用を受ける部分にないセンサの
列に接続された画素を、次に続く水平読出しＩＩ聞の闇
に読出さない為に、水平帰線消去期間の問、直列読出し
の為にレジスタのクロック動作をｊｉ始し、拡大される
部分の中にある列に対応する画素が読出された後、読出
しクロックを停止し、拡大される部分にある列に結合さ
れた各々の画素を標本化する為に、バッフ？の読出しク
ロックを第１の速度の半分に等しい速度に減速する工程
を用いる方法。 （２９）第（２８）項に記載し１ｃ方法に於いて、パン
動作を行なう工程を含み１．４．該パン動作を行なう工
程は、選択される（ｊのアドレス・コードを変えること
により、拡大される部分を成る数の水平の行だｔＪ変位
させ、水平帰線消去１１１３闇の間に読出しりＯツクが
作用し始める時刻を変えることにより、どの列のセンサ
を読取るかを変えると共に、読出しクロックが停止ヒす
る時刻を変える工程を含む方法。 （３０）　　イメージ・セン畳す・アレイ１２が、行６
２及び列６４に分けて配貨された複数個のセンサ素子６
０で構成される。各々の素子６０は、入射光に６谷して
、そのゲート領１４７０４−蓄積される電荷に応じて出
力電圧信号を変調する様に作用し得る。固有の閾（１電
圧又はセン勺６ｏの寸法とは関係なく、蓄積電荷にＪ、
って生ずる閾値電圧の差にＩＩＩ係する信号を求めて記
憶する回路７４．８４゜８４．７８．７２を設ける。ア
レイ１２は自動ブルーミング制御が出来、電子絞り、ズ
ーム作用及びパン作用を持つことが出来る。

【図面の簡単な説明】

第１図はこの発明の作像装置アレイの簡略平面図で、考
えられる１つのアーキテクチュアの配置を示す。第２図
は第１図に示したセンサ・アレイの小さな一部分安回路
図、第３図は１つの取出したイメージ・センサ素子とそ
の信号を処理する関連する回路の回路図、第３ａ図はこ
の発明の別の実施例の回路図で、特に記憶キャパシタの
アレイと水平ス１ヤナの夫々の段とで構成された読出し
回路を示す。第４図は第１図に示したアレイに対する垂
ｉ復号器の一部分の回路図、第５図は第１図に示したＣ
ＯＤシフトレジスタに対する電荷増幅器の回路図、第６
図は第１図、第２図及び第３図に示したアレイの動作を
承り時間線図である。 主な符号の説明 １４：打傷１鼎 ２４．２６：ＣＣＩ’）レジスフ ６ｏ：センサ素子 ６２：行 ６４：列 ６８：ソース領域 ７０：ゲート領域 ７４：列線 ８０：列線バイアス・トランジスタ ８４：クランプ・トランジスタ

Claims (3)

【特許請求の範囲】
1. （１）少なくとも１行及び複数個の列に分けて配置され
   た複数個のトランジスタ・イメージ・センサを有し、各
   々のトランジスタ・センサはそれに入射する光に応答し
   て電荷を蓄積するゲート領域を持ち、各々のゲート領域
   の電圧閾値が蓄積電荷量に従って変化する様に作用する
   ことが出来、各々のセンサは更にソース領域を持ち、各
   列に対する列線が該列にある前記ソース領域に結合され
   、更に、前記少なくとも１行をアドレスする様に作用し
   得る選択器と、夫々の列線に各々結合されていて、前記
   センサの変化した閾値電圧による、前記側内の選ばれた
   センサのソース電圧の変化に比例する電圧差信号を標本
   化して記憶する複数個の標本化回路と、前記列に結合さ
   れていて、各々の標本化回路から前記電圧差信号を同時
   に受取つて記憶する記憶手段と、該記憶手段から各々の
   電圧差信号を直列に出力する出力とを有するトランジス
   タ・イメージ・センサ・アレイ。
2. （２）選ばれた積分時間の間に蓄積した光子の数に比例
   する電圧差信号を感知する装置に於いて、入射光に応答
   して電荷を蓄積するセンサ素子を有し、該センサ素子は
   蓄積電荷に応答して変化した閾値電圧を持つ様に作用す
   ることが出来、該素子の出力信号は前記閾値電圧の変化
   として変化し、更に、第１の時刻及び前記素子から電荷
   が除かれた後の第２の時刻に前記出力信号を標本化し、
   標本化した出力信号から闇値電圧の変化を導き出す標本
   化回路と、該標本化回路に結合されていて、前記閾値電
   圧の変化として変化する電圧差信号を記憶するバッファ
   とを有する装置。
3. （３）予め選ばれた積分期間内にセンサ素子が蓄積した
   光子数に比例する電圧信号を感知する方法に於いて、セ
   ンサ素子に入射する光に応答して電荷を蓄積し、蓄積電
   荷に応答してセンサ素子の閾値電圧を変え、閾値電圧の
   変化として変化する前記センサ素子からの出力信号を送
   り出し、第１の時刻に出力信号を標本化し、該第１の時
   刻より後にセンサ素子から蓄積電荷を除き、前記電荷を
   除いた後の第２の時刻に出力信号を標木化し、標木化し
   た出力信号から閾値電圧の変化を導き出し、閾値電圧の
   変化として変化する電圧差信号を記憶する工程を含む方
   法。