JPH01236346A

JPH01236346A - プロセッサシェイクハンド装置

Info

Publication number: JPH01236346A
Application number: JP63061987A
Authority: JP
Inventors: Kazumasa Enami; 榎並　和雅; Nobuyuki Yagi; 伸行八木; Ryoichi Yajima; 矢島　亮一; Kiyomasa Kanai; 金井　清昌; Shigemi Mikami; 三上　繁実; Nobuyuki Sasaki; 信之佐々木; Koji Hoshino; 浩二星野; Kazuhiro Harukawa; 和弘春川
Original assignee: Toshiba Corp; Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1988-03-17
Filing date: 1988-03-17
Publication date: 1989-09-21
Anticipated expiration: 2012-04-09
Also published as: JP2597632B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば映像信号のリアルタイム処理に用い
られるデジタル映像信号処理用ＬＳＩ内部に用いて有効
なプロセッサシェイクハンド装置に関する。

（従来の技術）複数の演算部を用いてプログラマブルに映像信号を処理
できるデジタル映像信号処理システムが考えられている
。このシステムでは処理目的に応じて複数の演算部を組
合わせて、一定の機能（例えば利得制御、同期処理、ア
ドレス発生等）を得るようにしている。更にこのような
システムでは、１つの映像信号を処理するのみ成らず、
複数の映像信号を合成したり、またワイプ、縮小。

回転などの映像効果を持たせることも希望されている。

この場合は、映像信号処理モードを切換える必要があり
、演算部のプログラムや映像処理に必要なパラメータ自
体が入替えられる。しかしモード切換えと同時に、リア
ルタイムで動作しているシステムでは、出力画像に乱れ
を生じる。

（発明が解決しようとする課題）上記のように、デジタル映像信号処理システムでは映像
処理モードが切換わると、特にパラメータ等の入替えに
時間がかかり出力画像に乱れを生じる。

そこでこの発明は、受渡しレジスタを少なくとも２つ設
けて次の処理モードに必要なプログラムアドレスやパラ
メータを予めホスト制御により用意させておくことによ
り、プログラマブル制御部の処理モードが切換わったと
きにスムーズな切換えを得、映像の乱れを防止するプロ
セッサシェイクハンド装置を提供することを目的とする
。

［発明の構成］（課題を解決するための手段）この発明は、ホスト制御部と、プログマブル制御部と、
このプログラマブル制御部に対するプログラムを複数種
格納したプログラムメモリと、このプログラムメモリの
読出しアドレスを制御するアドレス制御部とを有する。

さらに、前記ホスト制御部からのデータを、一方または
他方の受渡しレジスタに選択的に供給する第１の切換え
部と、前記一方又は他方のレジスタの出力データを選択
的に導出して前記プログラマブル制御部若しくは前記ア
ドレス制御部に与えることができる第２の切換え部とを
有する。そして、切換え制御部により、通常状態で前記
一方の受渡しレジスタが前記プログラマブル制御部に接
続され、前記他方の受渡しレジスタが前記ホスト制御部
に接続されるように前記第２の切換え部と第１の切換え
部を制御し、前記ホスト制御部に接続された受渡しレジ
スタの所定の位置へビット入力がある毎に、今まで該ホ
スト制御部に接続されていた当該受渡しレジスタの所定
の命令を前記アドレス制御部にプログラムスタートアド
レスとして与えると共に前記ホスト制御部とプログラマ
ブル制御部への受渡しレジスタの接続関係を切換えるよ
うに構成するものである。

（作用）上記の手段により、プログラマブル制御部の処理モード
を切換える場合は、ホスト制御部から、一方の受渡しレ
ジスタにプログラマブル演算部で必要なパラメータなど
を予め格納し、最後に完了したことを知らせるために所
定ビットに完了フラッグを書込む。これにより、切換え
制御部は、自動的に、今までホスト制御部に接続されて
いた受渡しレジスタをプログラマブル制御部側に切換え
、またプログラマブル制御部に接続されていた他方の受
渡しレジスタをホスト制御部側に切換える。

これにより、アドレス制御部は切替わるべき処理モード
用のプログラムアドレスを指定するとともに、既にこの
ときはパラメータ等はプログラマブル制御部が使用でき
る状態になっている。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、１０１゜１０２は
入力切換え部、出力切換え部である。入力切換え部１０
１にはホストコンピュータからデータを供給することが
できる。入力切換え部１０１は、ホストコンピュータか
らのデータを受渡しレジスタ２０１あるいは２０２に選
択的に供給することができる。受渡しレジスタ２０１と
２０２の出力データは、出力切換え部１０２に供給され
る。出力切換え部１０２は、いずれか一方のレジスタか
らのデータを選択してプログラマブル制御部に与えるこ
とができる。また、レジスタの所定の部分の命令をアド
レス制御部４００に与えることもできる。さらにまた、
受渡しレジスタ２０１と２０２の例えば最上位ビットは
、切換え制御部３００に入力されている。切換え制御部
３００は、例えばフリップフロップのセット入力端とリ
セット入力端を有し、ここに夫々前記受渡しレジスタ２
０１と２０２の最上位ビットが与えられる。この切換え
制御部３００は、入力及び出力切換え部１０１．１０２
の選択状態を制御するもので、例え（ゴ一方の受渡しレ
ジスタ２０２がホストコンピュータに接続されていると
きは、他方の受渡しレジスタ２０１をプログラマブル制
御部に接続する。

今、一方の受渡しレジスタ２０２がホストコンピュータ
に接続され、他方の受渡しレジスタ２（１１をプログラ
マブル制御部に接続されているものとすると、プログラ
マブル制御部は、受渡しレジスタ２０１に格納されてい
るパラメータを用いて演算処理（画像処理）を行なう。

ここで、処理モードを切換える場合には、他方の受渡し
レジスタ２０２に対してホストコンピュータによるパラ
メータなどの書替えが行われる。ホストコンピュータは
、書替えが終わると完了フラッグとして、受渡しレジス
タ２０２の最上位ビットに“１”を書込む。すると、切
換え制御部３００のフリップフロップの状態が切替わり
、プログラマブル制御部により切換えを許可する命令が
実行されていれば今度は、受渡しレジスタ２０２がプロ
グラマブル制御部側に１変えられ、受渡しレジスタ２０
１がホストコンピュータ側に切換えられる。さらにこの
とき、受渡しレジスタ２０２からはアドレス制御部４０
０にも所定アドレスを初期設定するための命令が与えら
れる。この命令は、処理モードが切換えられたのである
から、新しいモードの処理プログラムをスタートさせる
ためのものである。

アドレス制御部４００は、上記命令に基づきプログラム
メモリのアドレスを指定し、プログラムを最初からスタ
ートさせる。このプログラムに基づき、プログラマブル
制御部の動作機能が決り、パラメータなどを利用した画
像処理が開始される。

この時は、受渡しレジスタ２０２がプログラマブル制御
部に接続され、受渡しレジスタ２０１がホストコンピュ
ータに接続されているが、再度処理モードを切換える場
合には、ホストコンピュータは、今度は受渡しレジスタ
２０１に対して必要なパラメータを書込み、最後に完了
フラッグを書込む。これにより、先と同様にレジスタの
接続関係が切換えられる。

このように、本実施例は、処理モードが切換えられても
先行して新しい処理に必要なパラメータなどレジスタに
格納されているので、高速で処理モードの切換えができ
、また新しい処理に必要なプログラムの最初からスター
トするので画像の乱れを生しることなくスムーズな切換
えができる。

第２図はこの発明の一実施例を用いたシステムの全体的
なブロック図である。

第２図の演算処理部２１　（０１）〜２１　（ｔｏ）の
内部に夫々第１図の回路が構成されている。第３図は演
算処理部２１　（０１）を取出して示したものであるが
、乗算部３２．演算部３３．同期信号処理部３６やアド
レス発生部３８の内部に設けられている演算部などが、
上述したプログラマブル制御部に相当し、これらのシー
ケンスをプログラムにより変更することで、機能を変更
することができる。

第２図において、ネットワーク部２０には、１７ビツト
の２つの外部映像信号Ａ１．Ｂｌを入力することができ
る。この他にも１７ビツトの入力部が用意され、全体で
３２ある。

ネットワーク部２０は、複数（例えば４８系統）の１７
ビツト出力部を有し、例えば第１７番目から第４８番目
の出力部を２組づつまとめ各組をプログラマブル演算処
理部２１　（０１）〜２１　（１Ｂ）にそれぞれ接続し
ている。プログラマブル演算処理部２１　（０１）〜２
１　（１Ｇ）の各出力はそれぞれネットワーク部２０の
例えば第１７番目から第３２番目までの入力部に接続さ
れている。ネットワーク部２０には、最終的な映像出力を得るための出力部が設けられている。出力部は複数（
例えば第１番目から第１６番目まで）設けられ、次段の
同様なネットワーク部に接続することができる。

２２はメイン制御部であり、ネットワーク部２０、演算
処理部２１　（０１）〜２１　（１Ｂ）の各制御部に対
して制御信号を与える。

上記のシステムで扱われる入力デジタル信号形式は、同
図（ｂ）に示すように全体で１７ビットであり、その内
１ビットが同期信号情報として利用され、残りのビット
が映像信号データあるいは同期信号データである。同期
信号情報が、“１”のときは残りの１６ビツトが同期信
号データであり、“Ｏ″のときは残りの１６ビツトは映
像信号データである。

さらにネットワーク部２０は、例えば９個のＬＳＩが１
つのボードに設けられて構成され、１７ビツトの人力部
及び出力部は、それぞれ各ＬＳＩに２ビツトづつ割当て
られ、１つのＬＳＩへの配線接続を容易にしている。ま
たネットワーク部２０には、ネットワーク制御部が内蔵
されておりメイン制御部２２あるいは演算処理部からの
指令によりプログラマブルにその入力出力接続系統を切
換えることができる。

第３図は、演算処理部の１つ、例えば２１　（０１）を
取出して示している。

ネットワーク部２０は、その制御状態により、演算処理
部２１　（０１）に対して、前記外部映像信号Ａ１、Ｂ
１あるいは、他の演算処理部から帰還された映像ｔｇ号
をペアでこの演算処理部２１　（０１）に供給すること
ができ、また一方の映像信号のみを供給することもでき
る。

演算処理部２１　（０１）は、映像信号Ａ２．Ｂ２を受
付ける２人力部を有し、各入力部は、同期分離部３１Ａ
、３１Ｂに接続されている。同期分離部３１Ａ、３１Ｂ
で分離された同期信号は、シーケンサ３７に入力され、
演算処理部２１　（０１）の動作タイミングを決めるた
めの基準とされたり、映像信号Ａ２．Ｂ２の時間調整の
ために利用される。

同期分離部３１Ａ、３１Ｂで分離された１６ビツトの映
像データは、乗算部３２及び演算部３３に入力すること
ができる。乗算部３２では、２つの映像信号同士を乗算
したりあるいは片方の映像ｔｉ号に定数や＝１変値を乗
算することができる。演算部３３では、２人力映像信号
を加算、減算あるいは比較処理したり、一方の映像信号
に対しである値を加算あるいは減算、更にはある値との
比較処理を行なうことができる。

乗算部３２と演算部３３で得られた出力は、さらに互い
の一方の人力に供給することができまた、切換え部３４
にも供給される。

切換え部３４は、いずれか一方の人力を選択して出力し
、その出力は同期付加部３５を介して導出される。同期
付加部３５では、同期信号の付加あるいは停止を行なう
ことができる。

この演算処理部２１　（０１）には、更に同期信号処理
部３６、アドレス発生部３８が設けられている。

さらに、外部のプログラムメモリに附随して、コントロ
ールメモリ４１も内蔵されている。コントロールメモリ
４１は、演算処理部２１　（０１）内部の各データ処理
部がそれぞれ独自の分担処理を行なう場合に、全ての命
令をプログラムメモリからその都度読み出す必要がない
ように、各データ処理部の固有のプログラムを予め格納
することができるものである。

第４図は上記のシステムを用いて、映像信号の合成を行
なう場合の例を示している。この場合は、ネットワーク
部２０は、演算処理部２１　（０１）から２１　（０３
）の接続形態を図のように設定すれば外部映像信号Ａ１
と８１とを加算合成した出力を得ることができる。映像
信号Ａ１は演算処理部２１　（０１）の乗算器に人力さ
れ０倍され、映像信号Ｂ１は演算処理部２１　（０２）
の乗算器に入力され（ｌ−α）倍される。各乗算器の出
力は、演算処理部２１　（０３）に入力され、演算器に
おいて加算処理されて導出される。　ネットワーク部２
０及び演算処理部２１　（０１）〜２１　（１Ｂ）はそ
の処理目的に応じて各種の形態に切換え可能である。

第５図は、第２図に示したシステムを更に組合わせるこ
とにより、実現できる処理機能をブロック的に示してい
る。この例は、１つの複合映像信号を処理部４０１で輝
度色分離し、その出力色信号と輝度信号とを次の処理部
４０３でマトリックスし、Ｒ，Ｇ、Ｂ信号を導出する。

そして、Ｒ２Ｏ，Ｂ信号を処理部４Ｑ３でγ補正し、そ
の結果得られたＲ、Ｇ、Ｂ信号を逆マトリツクス処理す
る。さらにこのように得られた輝度信号と、色信号とを
処理部４０６でエンコードすることにより、複合映像出
力を得るものである。

［発明の効果］以上説明したようにこの発明は、受渡しレジスタを少な
くとも２つ設けて次の処理モードに必要なプログラムア
ドレスやパラメータを予めホスト制御により用意させて
おくことにより、プログラマブル制御部の処理モードが
切換わったときにスムーズな切換えを得、映像の乱れを
防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
（ａ）はこの発明を用いたシステムを示す構成説明図、
同図（ｂ）は信号フォーマットを示す図、同図（ｃ）は
ネットワーク部を更に説明するために示した図、第３図
は第２図の演算処理部の構成を示すブロック図、第４図
は、第２図のシステムの信号処理形態の一例を示す説明
図、第５図は第２図のシステムの使用例を示す機能別ブ
ロック図である。１０１．１０２・・・切換え部、２０１．２０２・・・
受渡しレジスタタ、２００・・・切換え制御部、４００
・１．アドレス制御部、２ｏ・・・ネットワーク部・２
１　（Ｏｆ）〜２１　（１７）・・・演算処理部、２２
・・・メイン制御部、３１Ａ、３１Ｂ・・・同期分離部
、３２・°°乗算部・３３°゛・演算部、３４・・・切
換え部、３５・・・同期付加部、３６・・・同期信号処
理部、３７・・・シーケンサ、３８・・・アドレス発生
部。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】

ホスト制御部と、プログラマブル制御部と、このプログ
ラマブル制御部に対するプログラムを複数種格納したプ
ログラムメモリと、このプログラムメモリの読出しアド
レスを制御するアドレス制御部と、前記ホスト制御部か
らのデータを、一方または他方の受渡しレジスタに選択
的に供給する第１の切換え部と、前記一方又は他方のレ
ジスタの出力データを選択的に導出して前記プログラマ
ブル制御部若しくは前記アドレス制御部に与えることが
できる第２の切換え部と、通常状態で前記一方の受渡し
レジスタが前記プログラマブル制御部に接続され、前記
他方の受渡しレジスタが前記ホスト制御部に接続される
ように前記第２の切換え部と第１の切換え部を制御して
おり、前記ホスト制御部に接続された受渡しレジスタの
所定の位置へビット入力がある毎に、今まで該ホスト制
御部に接続されていた当該受渡しレジスタの所定の命令
を前記アドレス制御部にプログラムスタートアドレスと
して与えると共に前記ホスト制御部とプログラマブル制
御部への受渡しレジスタの接続関係を切換える切換え制
御部とを具備したことを特徴とするプロセッサシェイク
ハンド装置。