JPS6041133A - 制御プログラム修正方式 - Google Patents
制御プログラム修正方式Info
- Publication number
- JPS6041133A JPS6041133A JP14875583A JP14875583A JPS6041133A JP S6041133 A JPS6041133 A JP S6041133A JP 14875583 A JP14875583 A JP 14875583A JP 14875583 A JP14875583 A JP 14875583A JP S6041133 A JPS6041133 A JP S6041133A
- Authority
- JP
- Japan
- Prior art keywords
- program
- control
- read
- memory
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野の説明〕
本発明は、リード・オンリ・メモリに格納された制御プ
ログラムによシ制御されるプログラム制御装置に関し、
特に、該プログラム制御装置における前記制御プログラ
ムの修正方式に関するものである。
ログラムによシ制御されるプログラム制御装置に関し、
特に、該プログラム制御装置における前記制御プログラ
ムの修正方式に関するものである。
従来、制御プログラムがリード・オンリ・メモリに格納
されたプログラム制御装置においては、該制御プログラ
ムに対する修正の必要性が生じても、リード・オンリ・
メモリの交換等を行なわない限り、容易にこれを修正す
ることは不可能であった。
されたプログラム制御装置においては、該制御プログラ
ムに対する修正の必要性が生じても、リード・オンリ・
メモリの交換等を行なわない限り、容易にこれを修正す
ることは不可能であった。
本発明の目的は、リード・オンリ・メモリに格納された
制御プログラムにより制御されるプログラム制御装置に
おいて、前記制御プログラムを構成する各プログラム要
素のエントリを登録するエントリ・テーブルと、修正後
のプログラム要素を格納するための領域とを、前記プロ
グラム制御装置のリード・ライト・メモリ内に設定する
ことにより、前記制御プログラムの修正を容易に実現可
能とした制御プログラム修正方式を提供することにある
。
制御プログラムにより制御されるプログラム制御装置に
おいて、前記制御プログラムを構成する各プログラム要
素のエントリを登録するエントリ・テーブルと、修正後
のプログラム要素を格納するための領域とを、前記プロ
グラム制御装置のリード・ライト・メモリ内に設定する
ことにより、前記制御プログラムの修正を容易に実現可
能とした制御プログラム修正方式を提供することにある
。
本発明によれば、リード・オンリ・メモリに格納された
制御プログラムにより制御されるプログラム制御装置に
おける制御プログラム修正方式において、該制御プログ
ラムがプログラム修正時の修正単位となるプログラム要
素に分割され、各プログラム要素のエントリが、前記プ
ログラム制御装置のリード・ライト・メモリ内に設けら
れたエントリ・テーブルに登録され。
制御プログラムにより制御されるプログラム制御装置に
おける制御プログラム修正方式において、該制御プログ
ラムがプログラム修正時の修正単位となるプログラム要
素に分割され、各プログラム要素のエントリが、前記プ
ログラム制御装置のリード・ライト・メモリ内に設けら
れたエントリ・テーブルに登録され。
前記プログラム制御装置は、各プログラム要素に制御が
渡される場合には、該エントリ・テーブルに従って制御
が渡されるような制御方式をとり、該プログラム要素の
１個または複数個に対して修正の必要が生じた際には、
修正後のプログラム要素を前記リード・ライト・メモリ
内に設けられた制御プログラム格納領域に格納し。
渡される場合には、該エントリ・テーブルに従って制御
が渡されるような制御方式をとり、該プログラム要素の
１個または複数個に対して修正の必要が生じた際には、
修正後のプログラム要素を前記リード・ライト・メモリ
内に設けられた制御プログラム格納領域に格納し。
同時に、前記エントリ・テーブル内のエントリの中で修
正が必要と々つだプログラム要素に対応するエントリを
、前記リード・ライト・メモリに格納された修正後のプ
ログラム要素のエンドすを示すよう書き換えることによ
り、前記制御プログラムの修正を行なうことを特徴とす
る制御プログラム修正方式が得られる。
正が必要と々つだプログラム要素に対応するエントリを
、前記リード・ライト・メモリに格納された修正後のプ
ログラム要素のエンドすを示すよう書き換えることによ
り、前記制御プログラムの修正を行なうことを特徴とす
る制御プログラム修正方式が得られる。
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると１通信回線７によりホストデータ処
理装置品に接続された９本発明の一実施例のプログラム
制御による入出力端末装置が、示されている。本実施例
のプログラム制御入出力端末装置は、中央処理装置１と
、リード・オンリ・メモリ２と、リード・ライト・メモ
リ３と、入出力制御部４と９通信制御部５とを有する。
理装置品に接続された９本発明の一実施例のプログラム
制御による入出力端末装置が、示されている。本実施例
のプログラム制御入出力端末装置は、中央処理装置１と
、リード・オンリ・メモリ２と、リード・ライト・メモ
リ３と、入出力制御部４と９通信制御部５とを有する。
中央処理装置１は、リード・オンリ・メモリ２に格納さ
れている制御プログラムを実行するとともに、リード・
ライト・メモリ３に格納されている制御プログラムを実
行することも可能である。入出力制御部４ば、キーボー
ド、 ＣＲＴディスプレイ等の入出力装置の制御を司る
。通信制御部５は７通信回線７を介して行なわれる。
れている制御プログラムを実行するとともに、リード・
ライト・メモリ３に格納されている制御プログラムを実
行することも可能である。入出力制御部４ば、キーボー
ド、 ＣＲＴディスプレイ等の入出力装置の制御を司る
。通信制御部５は７通信回線７を介して行なわれる。
ホスト・データ処理装置６とのデータ入出力制御を司る
。これら、入出力制御部４及び通信制御部５は、リード
・オンリ・メモリ２又はリード・ライト・メモリ６に格
納された制御プログラムによシ制御されるものとする。
。これら、入出力制御部４及び通信制御部５は、リード
・オンリ・メモリ２又はリード・ライト・メモリ６に格
納された制御プログラムによシ制御されるものとする。
第２図には第１図のリード・オンリ・メモリ２の構成が
示されておＪ、１１，１２．１３等は。
示されておＪ、１１，１２．１３等は。
それぞれリード・オンリ・メモリ２に格納されている制
御プログラムのプログラム要素である。
御プログラムのプログラム要素である。
第６図には第１図のリード・ライト・メモリ３の構成が
示されている。リード・ライト・メモリ６は、プログラ
ム制御時の作業エリア３２゜エントリ・テーブル３１及
び制御プログラム格納領域６６より構成されている。該
エントリ・テーブル３１内に存在するエントリ・アドレ
ス・格納エリア２１ 、２２．２３には、それぞれ該プ
ログラム要素１１．１２．１３のエントリ・アドレスが
格納されている。
示されている。リード・ライト・メモリ６は、プログラ
ム制御時の作業エリア３２゜エントリ・テーブル３１及
び制御プログラム格納領域６６より構成されている。該
エントリ・テーブル３１内に存在するエントリ・アドレ
ス・格納エリア２１ 、２２．２３には、それぞれ該プ
ログラム要素１１．１２．１３のエントリ・アドレスが
格納されている。
本人出力端末装置は、リード・オンリ・メモリ２の各プ
ログラム要素に制御が渡される場合には、リード・ライ
ト・メモリ６のエントリ・テーブル３１に従って制御が
渡されるような制御方式をとっている。
ログラム要素に制御が渡される場合には、リード・ライ
ト・メモリ６のエントリ・テーブル３１に従って制御が
渡されるような制御方式をとっている。
以上の様なプログラム制御入出力端末装置において、該
プログラム要素１２に対する修正の必要性が生じたと仮
定する。該プログラム要素１２は、リード・オンリ・メ
モリ２に格納されているため、内容を修正することは従
来技術では不可能であった。ところが１本人出力端末装
置では、該プログラム要素１２を修正した結果生成され
たプログラム要素２４を、リード・ライト・メモリ６内
の制御プログラム格納領域６３に格納し、かつ、該プロ
グラム要素１２に対するエントリ・アドレス格納エリア
２２を該プログラム要素２４におけるエンドす・アドレ
スに変更することにより、容易に制御プログラム修正が
実現できる。
プログラム要素１２に対する修正の必要性が生じたと仮
定する。該プログラム要素１２は、リード・オンリ・メ
モリ２に格納されているため、内容を修正することは従
来技術では不可能であった。ところが１本人出力端末装
置では、該プログラム要素１２を修正した結果生成され
たプログラム要素２４を、リード・ライト・メモリ６内
の制御プログラム格納領域６３に格納し、かつ、該プロ
グラム要素１２に対するエントリ・アドレス格納エリア
２２を該プログラム要素２４におけるエンドす・アドレ
スに変更することにより、容易に制御プログラム修正が
実現できる。
なお、前記プログラム要素２４の格納及びエントリ・ア
ドレス格納エリア２２の変更は、一般には７通信回線７
及び通信制御部５を介して。
ドレス格納エリア２２の変更は、一般には７通信回線７
及び通信制御部５を介して。
ホスト・データ処理装置乙の指示により行なわれる。
本発明には以上説明したように、リード・オンリ・メモ
リに格納された制御プログラムにより制御されるプログ
ラム制御装置において、前記制御プログラムのエンドす
・テーブル及び修正後の制御プログラム格納領域を、前
記プログラム制御装置のリード・ライト・メモリ内に設
けることにより、前記制御プログラムを容易に修正する
ことができるという効果がある。
リに格納された制御プログラムにより制御されるプログ
ラム制御装置において、前記制御プログラムのエンドす
・テーブル及び修正後の制御プログラム格納領域を、前
記プログラム制御装置のリード・ライト・メモリ内に設
けることにより、前記制御プログラムを容易に修正する
ことができるという効果がある。
第１図は本発明を適用したプログラム制御式入出力端末
装置の構成図、第２図は第１図の入出力端末装置内のリ
ード・オンリ・メモリの構成図、第３図は第１図の入出
力端末装置内のリード・ライト・メモリの構成図である
。 １・・中央処理装置、２・・・リード・オンリ・メモリ
、３・・・リード・ライト・メモリ、４・・入出力制御
部、５・・通信制御部、６ ・ホスト・データ処理装置
、７・・・通信回線、１１，１２．１３・・プログラム
要素、６１・・・エンドす・テーブル、３２・・・作業
エリア、６６・・制御プログラム格納領域。 ２１ 、２２．２３・・・それぞれプログラム要素１１
．１２゜１６に対するエントリ・アドレス・格納エリア
。 ２４・・・プログラム要素１２を修正した後のプログラ
ム要素。 第１図 第２図 第３図
装置の構成図、第２図は第１図の入出力端末装置内のリ
ード・オンリ・メモリの構成図、第３図は第１図の入出
力端末装置内のリード・ライト・メモリの構成図である
。 １・・中央処理装置、２・・・リード・オンリ・メモリ
、３・・・リード・ライト・メモリ、４・・入出力制御
部、５・・通信制御部、６ ・ホスト・データ処理装置
、７・・・通信回線、１１，１２．１３・・プログラム
要素、６１・・・エンドす・テーブル、３２・・・作業
エリア、６６・・制御プログラム格納領域。 ２１ 、２２．２３・・・それぞれプログラム要素１１
．１２゜１６に対するエントリ・アドレス・格納エリア
。 ２４・・・プログラム要素１２を修正した後のプログラ
ム要素。 第１図 第２図 第３図
Claims (1)
- １、リード・オンリ・メモリに格納された制御プログラ
ムにより制御されるプログラム制御装置における制御プ
ログラム修正方式において、該制御プログラムを構成す
る各プログラム要素のエントリーが、前記プログラム制
御装置のリード・ライト・メモリ内に設けられたエンド
す・テーブルに登録され、前記プログラム制御装置は、
各プログラム要素に制御が渡される場合には、該エント
リー・テーブルに従い制御が渡されるようになされてお
シ、該プログラム要素の一個または複数個に対して修正
の必要が生じた際には、修正後のプログラム要素を前記
リード・ライト・メモリ内に設けられた制御プログラム
格納領域に格納し、かつ、前記エン） ＩＪ−・テーブ
ル内のエントリの中で修正が必要となったプログラム要
素に対応するエントリを、前記リード・ライト・メモリ
に格納された修正後のプログラム要素のエントリを示す
ように書き換えることにより、前記制御プログラムの修
正を行なうことを特徴とする制御プログラム修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14875583A JPS6041133A (ja) | 1983-08-16 | 1983-08-16 | 制御プログラム修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14875583A JPS6041133A (ja) | 1983-08-16 | 1983-08-16 | 制御プログラム修正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041133A true JPS6041133A (ja) | 1985-03-04 |
Family
ID=15459905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14875583A Pending JPS6041133A (ja) | 1983-08-16 | 1983-08-16 | 制御プログラム修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01136237A (ja) * | 1987-11-24 | 1989-05-29 | Nec Corp | 通信制御装置 |
| JPH03265030A (ja) * | 1990-03-15 | 1991-11-26 | Oki Farm Wear Syst:Kk | コンピュータ搭載装置 |
-
1983
- 1983-08-16 JP JP14875583A patent/JPS6041133A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01136237A (ja) * | 1987-11-24 | 1989-05-29 | Nec Corp | 通信制御装置 |
| JPH03265030A (ja) * | 1990-03-15 | 1991-11-26 | Oki Farm Wear Syst:Kk | コンピュータ搭載装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JPH0237600A (ja) | 読取り専用記憶装置の試験方法とその方法を実行するデバイス | |
| JPS63249206A (ja) | プログラマブルコントロ−ラ | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPH05224707A (ja) | プログラマブルコントローラのプログラム変更方法 | |
| JPS6345603A (ja) | プログラマブルコントロ−ラのプログラム格納方式 | |
| JPH03246602A (ja) | プログラマブルコントローラ | |
| JPH01100800A (ja) | メモリ制御方式 | |
| JPS63213200A (ja) | マスクｒｏｍの変更方式 | |
| JP2573391B2 (ja) | プログラマブルコントローラ | |
| JPH05282232A (ja) | 装置制御機構 | |
| JPH0498527A (ja) | プログラマブルコントローラ | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPS61281332A (ja) | デイジタルレベルコントロ−ル回路 | |
| JPS60169906A (ja) | プログラマブルコントロ−ラ | |
| JPS61112237A (ja) | デ−タ処理装置 | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JPS6144339B2 (ja) | ||
| JPH03184136A (ja) | アドレス・トレース回路 | |
| JPH01207841A (ja) | 状態履歴記憶装置 | |
| JPS6261133A (ja) | メモリ・アクセス制御装置 | |
| JPS6391762A (ja) | メモリ型制御回路 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH04346153A (ja) | メモリアクセスバス制御方法とその情報処理装置 | |
| JPH03135628A (ja) | 端末装置 |