JPH01236745A - データ転送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 対向する２つの装置間で半二重且つビ・ノド並列形のデ
ータ送信ならびに受信を行うデータ転送システムに関し
、 データ制御を簡素化すると共にデータ転送速度を高速化
することのできるデータ転送システムを提供することを
目的とし、 ２つの装置のうち一方はマスター側装置、他方はスレー
ブ側装置とし、伝送路は、往復のデータ転送用信号線と
、往復の制御用信号線とを備え、データ送信ならびに受
信は、該データをなす各フレームを複数バイト単位のブ
ロックに分割して、そのブロック単位でマスター側装置
の転送許可のもとに転送し、半二重制御時は、前記フレ
ームの転送方向の指定と、通信用フレームか制御用フレ
ームかの区別をする指定とを前記データ転送用信号線を
用いて行い、フレーム転送時は、前記ブロック毎の転送
許可と、該ブロック毎の転送開始制御および転送終了制
御とを前記制御用信号線を用いて行うように構成する。

〔産業上の利用分野〕

対向する２つの装置間で半二重且つビット並列形のデー
タ送信ならびに受信を行うデータ転送システムに関する
。

データ転送システムとして既に各種の形態のものが提案
され実用に供されつつある。例えばＬＡＮ（ｌｏｃａｌ
　ａｒｅａ　ｎｅｔｗｏｒｋ）についてみると、トーク
ンリング形とかバス形等があり、ＬＡＮそれ自体でも小
規模のものおよび大規模のものがある。本発明は例えば
小規模ＬＡＮと大規模ＬＡＮとを接続する、いわゆるブ
リッジに適用して好適である。

〔従来の技術〕

第９図は本発明が適用されるシステムの概略を示すブロ
ック図である。本図において、１３は伝送路であり、こ
の伝送路１３を介して対向する第１装置１１および第２
装置１２間で、半二重かつビット並列形のデータ送信な
らびに受信を行う。

これら装置１１および１２は、例えばデータ処理装置で
あり、あるいはデータ通信装置である。

第１および第２装置間でデータをフレーム形式で送受信
する場合、しかも半二重且つビット並列形式で送受信す
る場合には次の機能■、■および■が必要である。なお
、ここにピント並列形式とは、データ線も制御線も別線
を用い、データについては例えば８ビツトパラレルで送
受信することをいう。

■　半二重制御機能 データのフレーム毎に、第１装置１１から第２装置１２
へ転送するのか、またはその逆に転送するのかの、いわ
ゆる転送方向を定めるための機能である。

■　フロー制御機能 データのフレーム転送中に受信側装置（１１または１２
）から送信側装置（１２または１１）に−旦データ転送
を中断させる機能である。例えば、受信側装置が送信側
装置の処理速度に追従できなくなった場合である。

■　制御フレーム転送機能 第１および第２装置１１　、１２がデータ通信装置であ
る場合、本来のデータ通信のためのいわゆる通信用フレ
ームと、装置１１および１２間での制御卸情報のやりと
りを実行するためのいわゆる制御用フレームとを区別し
て送信しまた受信する機能である。上記の機能■、■お
よび■を、本発明の対象とするデータ転送システムにお
いて実現する場合、公知の手法を取り入れることが可能
である。

この公知の手法とは、汎用コンピュータシステムにおい
て採用されている入出力チャネルのデータ転送技術であ
る。

〔発明が解決しようとする課題〕

上述した入出力チャネルのデータ転送技術は極めて柔軟
で多彩な動作が可能であって汎用コンピュータシステム
には最適なものであるが、比較的長い伝送路１３を含む
通信用のシステムでは不都合が多い。例えば、・信号線
数が多く、制御が複雑でありシステムコストが高くなる
という問題がある。また、フロー制御の単位が１バイト
毎あるいは２バイト毎であ蔦ために転送速度を高くする
のに限界があるという問題がある。

本発明はデータ制御を簡素化すると共にデータ転送速度
を高速化することのできるデータ転送システムを提供す
ることを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成を示す図である。本図に示す
とおり、第１および第２装置１１および１２は、一方が
マスター側（Ｍ）となり、他方がスレーブ側（Ｓ）とな
る。図では第１装置１１がマスター側になっている例を
示す。

さらに、伝送路１３はデータ線２０と制御線３０からな
り、且つデータ線２０は往復のデータ転送用信号線２０
１Ｒおよび２０゜□から構成され、同様に制御線３０は
各々が往復の複数の制御用信号線３１　、３２等からな
る。

さらにまた、データ転送用信号、１２０ｉｎおよび２０
ｏｔｌｔ上を転送されるデータはブロックＢＬからなる
。これらブロックＢＬの各々は各フレームを複数バイト
単位で分割したものからなり、好ましくはフレームを数
１０バイト以上の単位で分割したものからなる。

〔作　用〕

前記ブロックＢＬの各々の転送はマスター側装置１１か
らの転送許可のもとに実行される。そして、半二重制御
時は、前記データのフレームを転送する転送方向の指定
と、通信用フレームか制御用フレームかの区別をする指
定とを、データ転送用信号１１２ｏｚ、　、　２０．、
ｔを用いて行う。また、フレーム転送時は、ブロックＢ
Ｌ毎の転送許可と、ブロック毎の転送開始制御および転
送終了制御とを、制御用信号＆Ｉ３１　、３２を用いて
行うものである。

〔実施例〕

第２図は本発明に係るシステム内で形成されるフレーム
転送モードの種類を図解的に表す図であり、４つの種類
（ａ）、　（ｂ’）、　（ｃ）および（ｄ）が示されて
いる。なお、前述のとおりＭはマスター側装置、Ｓはス
レーブ側装置である。この４つの種類は、通信用フレー
ムの転送の場合（（ａ）および（ｂ）に相当）と、制御
用フレームの転送の場合（（Ｃ）および（ｄ）に相当）
とに大別され、それぞれ送信と受信の場合がある。これ
らのフレーム転送制御は所定の信号線を介して実行され
るが、下記の表１に本実施例で設定した主要な信号線を
掲げる。

表１ 上記表１において、ＤＡＴＡ　−ＯＵＴ　（０〜７ビツ
ト構成）は前述（第１図）のデータ転送用信号線２０６
ｕｔに相当し、ＤＡＴＡ　−ＩＮは同信号線２０！ｆｉ
に相当する。

一方、ＦＯＮＴ　−ＯＵＴおよびＦＣＮＴ−ＩＮは、前
記制御用信号線のうちフレーム制ｉｌｌ（ｆｒａｍｅ　
ｃｏｎｔｒｏｌ）に用いる信号線、例えば３１（第１図
）に相当する。

また、ＢＣＮＴ　−０υＴおよびＢＣＮＴ　−ＩＮは、
前記のブロック転送許可、転送開始制御および転送終了
制御に用いるブロック転送制御（ｂｌｏｃｋ　ｃｏｎｔ
ｒｏｌ）に用いる信号線、例えば３２（第１図）に相当
する。

表１の第３櫂のＡＲＢＩＴはａｒｂｉｔｒａｔｉｏｎ（
ｍ［停）の略であり、これから何をすべきかを考察する
段階を意味する。また第８欄のＣＬＫはクロック（ｃｌ
ｏｃｋ）であり、両装置１１および１２間の同期をとる
ためのものである。

第３Ａ図および第３Ｂ図は本実施例で行われる半二重制
御を説明するためのタイムチャートであり、第３Ａ図は
マスター側からスレーブ側（Ｍ−８）へ、第３Ｂ図はス
レーブ側からマスター側（Ｓ−Ｍ）への制御をそれぞれ
示す図である。両図とも水平方向が時間軸となる。

■　初期状態では八ＲＢＩＴ、　ＦＣＮ−ＯｌｌＴ、　
ＦＣＮ−ＩＮはニゲートされている。ニゲートとはオフ
（ＯＦ　Ｆ）の意味である。

■　マスター側装置は、フレーム転送が停止している間
はＡＲＢＩＴをアサートしている。アサートとはオン（
ＯＮ）の意味である。

■　スレーブ側装置は、ＡＲＢＩＴがアサートされてい
る間自分のステータスを、信号ＤＡＴＡ　−ＩＮとして
、信号線２０ｉ、ｌを介してマスター側に通知する。

なおりＡＴＡ　−ＩＮの内容は下記の表２に例示する。

■　マスター側装置は、スレーブ側装置からのＤＡＴＡ
　−ＩＮを読み、スレーブ側装置のステータスを知る。

そしてマスター側装置の要求と合わせて、実際に行うべ
き制御を決定し、その後スレーブ側装置に対して信号Ｄ
ＡＴＡ　−ＯＵＴを出力し、他方、信号ＰＣＮＴ　−Ｏ
ＵＴをアサートしてスレーブ側装置に通知する。なお、
ＤＡＴＡ　−ＯＵＴの内容は下記表３に例示する。

■　スレーブ側装置は、指示された動作が可能になった
ら、信号ＦＣＮＴ　−ＩＮをアサートし、マスター側装
置に応答する。

■　マスター側装置は、信号ＡＲＢＩＴおよびＦＣＮＴ
−０１ｌＴをニゲートして転送動作を開始する。

■　フレームはブロックＢＬ毎に分割して転送する。そ
してフレームの終了は次のようになされる。

（７−Ａ）　　マスター側→スレーブ側の場合マスター
側装置は信号ＡＲＢＩＴを再びアサートすることにより
、フレーム転送完了をスレーブ側装置に通知する。

スレーブ側装置は、信号ＦＯＮＴ−ＩＮをニゲートし、
信号ＤＡＴＡ　−ＩＮに自己のステータスを出力する。

（？　−Ｂ）　　スレーブ側→マスター側の場合スレー
ブ側装置は信号ＦＯＮＴ　−ＩＮをニゲートすることに
より、フレーム転送完了をマスター側装置に通知する。

マスター側装置は信号＾ＲＢＩＴをアサートする。

スレーブ側装置は信号ＤＡＴＡ　−ＩＮを介して自己の
ステータスをマスター側装置に出力する。

上記（１）、（２）・・・（７−Ａ、　７−Ｂ）の動作
が繰り返し行われ各フレームが転送される。

次にフレーム転送時について説明する。フレームの転送
は、フレームを数１０バイト以上のブロックＢＬに分割
して行うことは前述のとおりであり、このブロック単位
の転送制御を、表１の信号ＢＣＮＴ　−ＩＮおよびＢＣ
ＮＴ　−ＯＵＴで行う。

第４Ａ図および第４Ｂ図は本実施例で行われるフレーム
転送制御を説明するためのタイムチャートであり、第４
Ａ図はフレーム送信（マスター−スレーブ）を示し、第
４Ｂ図はフレーム受信（スレーブ−マスター）を示す。

まずフレーム送信の場合（第４Ａ図）について説明する
。なお、下記のマスターとは、マスター側装置（１１ま
たは１２）のことｔあり、スレーブとはスレーブ側装置
（１２または１１）のことである。

■　マスターは、スレーブがＢＣＮＴ−ＩＮ　（ブロッ
ク受信可能を示す）をアサートするのを持つ。

■　マスターは、ＣＬＫの立ち上りに同期してＢＣＮＴ
　−ＯＵＴをアサートし、同時にＤＡＴＡ　−ＯＵＴと
してデータａ、ｂ、ｃ、ｄを出力する。

■　スレーブは、ＢＣＮＴ　−ＯＵＴをアサートした直
後、ＢＣＮＴ　−ＩＮをニゲートする。

■　マスターは、ブロック転送の終了に同期して、ＢＣ
ＮＴ　−ＯＵＴをニゲートする。

■　スレーブは、次のブロックを受信可能ならば、再び
ＢＣＮＴ−ＩＮをアサートする。

（次のブロックを受信不可能ならば、ＢＣＮＴ　−ＩＮ
をニゲートしておく。ブロック受信可能となり次第、Ｂ
（：ＮＴ　−ＩＮをアサートする。）なお、第４Ａ図に
おいて１ブロツクはａ、ｂ。

Ｃおよびｄの４バイトからなる例を示しているが、これ
は図面のスペース上そのように少なくしたもので実際は
１ブロツクは数ｌθバイト以上（ａ。

ｂ、ｃ、ｄ・・・・・・からなる、またＤＡＴＡ　−０
１１７の欄の上向きの矢印はスレーブでデータラッチす
るタイミングを示している。結局、第４Ａ図ではＢＣＮ
Ｔ　−ＩＮによりスレーブが受信可能なステータスを通
知し、またＢＣＮＴ　−ＯＵＴにより、スレーブに対し
ブロックの先頭と末尾を通知している。

引続きフレーム受信の場合（第４Ｂ図）について説明す
る。

■　スレーブは、ＢＣＮＴ　−ＩＮをアサートして、マ
スターへ送信すべきブロックがあることを通知する。

■　マスターは、ＣＬＫの立ち上りに同期してＢＣＮＴ
　−ＯＵＴをアサートし、ブロックの受信を開始するこ
とを通知する。

■　スレーブは、■のｌクロツタ後のＣＬＫの立ち上り
に同期して、ＤＡＴＡ　−ＩＮとしてデータａ′。

ｂ　ｌ　、　ｃＩ　、　ａ　／を出力する。

■　スレーブは、ブロック転送が終了すると、ＢＣＮＴ
　−ＩＮをニゲートする。

■　マスターは、ＣＬＫの立ち上りに同期して、ＢＣＮ
Ｔ　−０υＴをニゲートする。

■　スレーブは、ＢＣＮＴ　−ＯＵＴがニゲートされた
あと、次のブロックがまだあれば、■に戻る。

なお、ＤＡＴＡ　−ＩＮの欄の上向き矢印はデータラッ
チのタイミングであるが、伝搬遅延を考慮して第４Ａ図
の場合よりずらして描いである。結局、第４Ｂ図では、
マスターがＢＣＮＴ　−ＯＵＴを送出してスレーブに対
しブロックの送信を促す。スレーブはＢＣＮＴ　−ＯＵ
Ｔの先頭より１クロック遅れでブロックの先頭を定める
。スレーブがブロックの転送を終了するとＢＣＮＴ　−
ＩＮをニゲートする。これにより、制御用信号線３２（
第１図）を用いてブロック（フレーム）転送制御が行え
る。

第５図は本発明の一適用例を示す概略ブロック図であり
、特に本発明の特徴は本図中のブリッジ（４１、４６）
に活かされている０本図中の４５は大規Ｍ４ＬＡＮ、４
４および４７は小規模ＬＡＮである。なお大規模ＬＡＮ
は光ファイバーを用いたリングであり、通常のコンピュ
ータデータの他、音声データ、動画像データ等、全てを
収容し得る。

データの授受は、各ＬＡＮ（４４、４５、４７）の中で
も行えるし、４４；４５でも４５Ｅ４４でも行えるし、
４４−４５→４７でも４４−４５←４７でも行える。第
５図において、４４−４５−４７なるデータの送信を考
えると、左側のＦＲは送信フレームであり、ブリッジ４
１でブロックＢＬに分割守れ、ノード４２を通して、分
割ブロックＢＬのままブリッジ４６に入力される。

さらに復元されたフレームＦＲとして小規模ＬＡＮ４７
内の指定の端末に至る。

大規模ＬＡＮ　４５では高速のスロッテドリング（ｓｌ
ｏｔｔｅｄ　ｒｉｎｇ）とする。スロソテドリングでは
情報を数１０バイト毎に区切って（スロットと呼ぶ）転
送する。一方、小規模ＬＡＮ　４４　、４７のフレーム
の長さは数にバイトに達する。このためブリッジ４１゜
４６では小規模ＬＡＮのフレームをスロットの長さに区
切った形で大規模ＬＡＮ　４５とデータの授受を行う。

第６図は本発明を実現する装置構成例を示す図であり、
第５図のブリッジ４１をマスター側装置、ノード４２を
スレーブ側装置とし、これらは伝送路４３で結ばれ名。

また２０　、２０ｉ、　、　２０ｏｕｔ　　（データ線
）、３０，３１．３２　＜制御線）については第１図に
示したとおりである。

ブリッジ４１およびノード４２は相互に同一構成であり
、中央処理装置（ＣＰＵＩ　、　ＣＰｔ１２）　、スイ
ッチ（ＳＷＩ　、　５Ｗ２）データ転送回路（ＤＴＣＩ
　、　ＤＴＣ２）　、バッファ　（Ｂ）等からなる。Ｂ
１１ｎはフレーム受信バッファ、Ｂ１゜□はフレーム送
信バッファ、Ｂ２゜ｕｌはブロック送信バッファ、Ｂ２
ｉアはブロック受信バッファである。

ＣＰＬＩＩ　、　ＣＰＵ２は半二重制御を実行し、実際
のデータの転送はハードウェアのデータ転送回路ＤＴＣ
Ｉ　。

ＤＴＣ２が制御する。ＢＣＮＴ　−ＩＮ　、　ＢＣＮＴ
　−ＯＵＴはタイミング上、高速を要しハードウェア（
ＤＴＣＩ　、　ＤＴＣ２）によるのが好ましい。

ＣＰ［１１、ＣＰＵＩ２による半二重制御時はスイッチ
ＳＷＩ。

ＳＷ２をそれぞれ接点■側へ接続する。そしてデータ転
送時には、これらをそれぞれ接点■側へ接続する。

第７図は第６図のデータ転送回路の詳細例を示す図であ
り、特にデータ転送回路ＤＴＣＩを示す。また第８図は
第６図のデータ転送回路の詳細例を示す図であり、特に
データ転送回路ＤＴＣ２を示す。まず第７図においては
、第６図に示したＢ１ｏｕｔ　＋Ｂ　１　ｉｎ　、　２
０．、ｔ　、　２０ｉｎ、、　３２、小規模ＬＡＮイン
タフェースが第７図に示されている。信号ＤＡＴＡ　−
０１ｌＴ　。

ＤＡＴＡ−ＩＮ、ＢＣＮＴ−ＯＵＴ、　　ＢＣＮＴ−Ｉ
Ｎ、　　ＣＬＫの意味も第゛６図の対応するものと同じ
である。

フレーム送信時は、ＣＰＵＩがＳＷ３をＳ側に倒す。

このとき、フレーム送信バッファＢ１゜□にはフレーム
ＦＲが入っているので、Ｂ１゜□のフレーム存在フラグ
はｌ”となっている、また、送信制御部５１の、ＮＯＲ
ゲート５３への入力は１”となっている。よって、ＢＣ
ＮＴ　−ＯＵＴは“０”となっている。

ＣＰＵＩが送信制御部５１に送信指令を出すと、送信制
御部５１は、ＢＣＮＴ　−ＩＮがアサートされるのを待
って最大ブロック長を減算カウンタ５２にセットする。

同時に、ＮＯＲゲート５３への入力を“０”にする。こ
れによりカウンタ５２のボロー出力（減算の結果がＯに
なった時に立つ、借り）がＢＣＮＴ−ＯＵＴ　ニ出力さ
れ、ＢＣＮＴ　−ＯＵＴが１”となる（この時、カウン
タ５２の値は０でないので、ボローは“０″となってい
る）。また、Ｂ１゜。

へのシフトアウト（ＦＩＦＯがらの読出し）クロックが
入力され、線２０ｏｕｔ上にＤＡＴＡ　−ＯＵＴとして
第一ノフロックＢＬの送信が開始される。カウンタ５２
が０になってボローが“ｌ”となるが、又はＢ１゜、が
空になってフレーム存在フラグが“０”になるとＢＣＮ
Ｔ　−００↑がニゲートされ、ブロック送信が終了する
。すると、再び、送信制御部５１は、ＢＣＮＴ　−ＩＮ
がアサートされるのを待って、次のブロックＢＬの送信
動作を開始する。以上の動作は、フレーム送信が終了す
るまで繰り返される。即ち、ＣＰＵＩがフレーム送信終
了を検出し、データ転送回路ＤＴＣＩへの送信指令をニ
ゲートするまで繰り返される。

フレーム受信時は、ＣＰＵＩがＳＷ３をＲ側に倒す。

ＣＰＩＪＩが受信制御部６１に受信指令を出すと、受信
制御部５５はＢＣＮＴ−ＩＮがアサートされるのを待っ
て、ＢＣＮＴ　−ＯＵＴをアサートする。同時に、１ク
ロツタ遅れてＢｌｉ、へのシフトイン（ＦＩＦＯへのデ
ータ入力）クロックの入力を開始することにより、第一
のブロックＢＬの受信が開始される。ブロック受信が終
了し、ＢＣＮＴ−ＩＮがニゲートされると、Ｂ１．、へ
のシフトインクロックも停止する。またＢ１，７が一杯
になったときはＦＵＬＬフラグを立て、受信制御部５５
を介し、ＢＣＮＴ　−ＯＵＴをニゲートする。すると受
信制御部５５は、再び、ＢＣＮＴ　−ＩＮがアサートさ
れるのを待って、次のブロックの受信動作を開始する。

以上の動作は、フレーム受信が終了するまで繰り返され
る。即ち、フレーム受信終了に伴い、ＦＣＮＴ　−ＩＮ
がニゲートされるのをＣＰＵが検出し、データ転送部へ
の受信指令をニゲートするまで繰り返される。なお、ス
レーブ側のデータ転送回路ＤＴＣ２も、マスター側ＤＴ
ＣＩと同様にして構成できる（第８図）、第８図におい
て、（１）スレーブからマスターへのフレーム送信につ
いて ＣＰＵ２は、スイッチＳＷ４をＳ側に倒す。最初、送信
制御部６ｉの、ＮＯＲゲート６３への入力は１″となっ
ている。よって、ＢＣＮＴ　−ＩＮはＯ″となっている
。また、カウンタ６２の値は０なので、ボローは“１”
となっている。更に、ＡＮＤ　（４）ゲート７４への入
力は“０″となっている。光ループインターフェース（
第６図にも示す）は、大規模ＬＡＮ　４５の光ループか
らフレームＦＲを受信し、フレーム送信バッフＢ２゜ａ
ｔに入力し終ると、フレーム受信フラグレジスタ６６　
（光ループより受信したフレームがＢ２１にあることを
示すフラグ）を“ｌ”にセットする。この時、スイッチ
ＳＷ５は開いており、減算カウンタ６２は停止している
。

ＣＰＵ２が送信制御部６１に送信指令を出すと、送信制
御部６１はＮＯＲゲート６３への入力を“０“とし、同
時に最大ブロック長を減算カウンタ６２にセットする。

すると、ボローがＯ″になる。

よってＢＣＮＴ−ＩＮが“ｌ”になる。これに応じて、
マスター側でＢＣＮＴ　−０１ｌＴをアサートする。こ
れに応じて、送信制御部６１はＳＷ５を閉じ、八ＮＤ　
（４）ゲート７４への入力を′ｌ″とする。これにより
減算カウンタ６２が動作開始し、フレーム送信バッファ
Ｂ２１へのシフトアウト（ＦＩＦＯからの読出し）クロ
ックが入力され、線２０！、１上にＤＡＴＡ　−ＩＮと
して第一のブロックＢＬの送信が開始される。カウンタ
６２が０になってボローが“１″となるか、又はＢ２ｉ
、１が空になってフレーム存在フラグが′０”になると
ＢＣＮＴ　−ＩＮがニゲートされ、ブロック送信が終了
する。

毎スター側は、これに応じてＢＣＮＴ　−ＯＵＴをニゲ
ートする。すると、再び、送信制御部６１は、ＡＮＤ（
４）ゲート７４への入力を１０”とし、同時に最大ブロ
ック長を減算カウンタ６２にセットして、次のブロック
ＢＬの送信動作を開始する。

以上の動作は、フレーム送信が終了するまで繰り返され
る。即ち、ＣＰＵ２がフレーム送信終了を検出し、デー
タ転送回路ＤＴＣ２への送信指令をニゲートするまで繰
り返される。

フレーム送信が終了すると、送信制御部６１は、ＮＯＲ
ゲート６３への入力を“１”とする。

（２）マスターからスレーブへのフレーム受信について ＣＰＵ２はＳＷ４をＲ側に倒す。最初、受信制御部６５
のＡＮＤ（１）ゲート７１とＡＮＤ　（２）ゲート７２
への入力は“Ｏ”となっている。よってＢＣＮＴ−ＩＮ
は“Ｏ”となっている。ＣＰＵ２が受信指令を出すと、
受信制御部６５は、ＡＮＤ　（１）ゲート７１とＡＮＤ
　（２）ゲート７２への入力を“１″とする。フレーム
受信用バッファＢ２゜、が−杯でなければ、ブロック受
信許可フラグがアサートされる。よって、ＢＣＮＴ−Ｉ
Ｎが“１″となる。マスター側は、ＢＣＮＴ　−ＩＮを
見て、これ力げ１”ならば、ＢＣＮＴ　−ＯＵＴをアサ
ートする。これに応じて、受信制御部６５はＡＮＤ（１
）ゲート７１への入力を“θ″とする。よってＢＣＮＴ
−ＩＮはニゲートされる。同時に、Ｂ２゜Ｉへのシフト
イン（ＦＩＦＯへのデータ入力）クロックの入力が開始
され、第一のブロックＢＬの受信が開始される。ブロッ
ク受信が終了し、ＢＣＮＴ　−ＯＵＴがニゲートされる
と、Ｂ２゜工、へのシフトインクロックも停止する。す
る左再び、受信制御部６５は、ＡＮＤ（１）ゲート７１
への入力を“１″とし、次のブロックＢＬの受信動作を
開始する。一方、光ループインターフェースは、Ｂ２゜
、にフレームがあると、随時、シフトアウトクロックに
よって読み出し、光ループに送信する。

以上の動作は、フレーム受信が終了するまで繰り返され
る。即ち、フレーム受信終了に伴い、ＦＣＮＴ−ＯＵＴ
がニゲートされるのをＣＰＵ２が検出し、データ転送回
路ＤＣＴ２への受信指令をニゲートするまで繰り返され
る。

フレーム受信が終了すると、受信制御部６５は、ＡＮＤ
（２）ゲート７２への入力を“０”とする。

〔発明の効果〕

以上説明したように本発明によれば、ハードウェアを複
雑化且つ大形化することなく、データ転送速度を向上さ
せることのできる、半二重でビット並列形のデータ転送
システムが実現される。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明に係るシステム内で形成されるフレーム
転送モードの種類を図解的に表す図、第３Ａ図および第
３Ｂ図は本実施例で行われる半二重制御を説明するため
のタイムチャート、第４Ａ図および第４Ｂ図は本実施例
で行われるフレーム転送制御を説明するためのタイムチ
ャート、 第５図は本発明の一適用例を示す概略ブロック図・ 第６図は本発明を実現する装置構成例を示す図、第７図
は第６図のデータ転送回路の詳細例を示す図、 第８図は第６図のデータ転送回路の詳細例を示す図、 第９図は本発明が適用されるシステムの概略を示すブロ
ック図である。 図において、 １１・・・マスター側装置、１２・・・スレーブ側装置
、１３・・・伝送路、 ２０　、２０ｉｎ、、　２０゜、・・・データ転送用信
号線、３０　、３１　、３２・・・制御用信号線、ＢＬ
・・・ブロック、　　　　ＦＲ・・・フレーム。

Claims (1)

1. 【特許請求の範囲】 １、伝送路（１３）を介し、対向する２つの装置間で半
   二重且つビット並列形のデータ送信ならびに受信を行う
   データ転送システムにおいて、前記２つの装置のうち一
   方はマスター側装置（１１）、他方はスレーブ側装置（
   １２）とし、前記伝送路（１３）は、往復のデータ転送
   用信号線（２０＿ｉ＿ｎ、２０＿ｏ＿ｕ＿ｔ）と、往復
   の制御用信号線（３１、３２）とを備え、 前記のデータ送信ならびに受信は、該データをなす各フ
   レーム（ＦＲ）を複数バイト単位のブロック（ＢＬ）に
   分割して、そのブロック単位でマスター側装置（１１）
   の転送許可のもとに転送し、半二重制御時は、前記フレ
   ーム（ＦＲ）の転送方向の指定と、通信用フレームか制
   御用フレームかの区別をする指定とを前記データ転送用
   信号線（２０＿ｉ＿ｎ、２０＿ｏ＿ｕ＿ｔ）を用いて行
   い、フレーム転送時は、前記ブロック（ＢＬ）毎の転送
   許可と、該ブロック（ＢＬ）毎の転送開始制御および転
   送終了制御とを前記制御用信号線（３１、３２）を用い
   て行うことを特徴とするデータ転送システム。 ２、前記マスター側装置（１１）は少なくとも中央処理
   装置（ＣＰＵ１）と、該中央処理装置（ＣＰＵ１）によ
   り制御されるスイッチ手段（ＳＷ１）およびデータ転送
   回路（ＤＴＣ１）を備え、 前記スレーブ側装置（１２）は少なくとも中央処理装置
   （ＣＰＵ２）と、該中央処理装置（ＣＰＵ２）により制
   御されるスイッチ手段（ＳＷ２）およびデータ転送回路
   （ＤＴＣ２）を備え、 前記フレーム転送のための制御に供する前記制御１用信
   号線の一方（３１）は、前記２つの中央処理装置（ＣＰ
   Ｕ１、ＣＰＵ２）間に布線され、また前記２つのデータ
   転送回路（ＤＴＣ１、ＤＴＣ２）間には、前記ブロック
   （ＢＬ）の各々の転送のための制御に供する前記制御用
   信号線の他方（３２）が布線されると共に、前記往復の
   データ転送用信号線（２０＿ｉ＿ｎ、２０＿ｏ＿ｕ＿ｔ
   ）も布線され、且つ、一方の該データ転送用信号線（２
   ０＿ｏ＿ｕ＿ｔ）は前記スイッチ手段（ＳＷ１）を介し
   て前記中央処理装置（ＣＰＵ１）にも接続可能であり、
   他方の該データ転送用信号線（２０＿ｉ＿ｎ）は前記ス
   イッチ（ＳＷ２）を介して前記中央処理装置（ＣＰＵ２
   ）にも接続可能であって、各前記データ転送回路（ＤＴ
   Ｃ１、ＤＴＣ２）は、前記フレーム（ＦＲ）を複数のブ
   ロック（ＢＬ）へ分割する機能を少なくとも有する請求
   項１記載のデータ転送システム。