JPH04282938A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH04282938A JPH04282938A JP3046973A JP4697391A JPH04282938A JP H04282938 A JPH04282938 A JP H04282938A JP 3046973 A JP3046973 A JP 3046973A JP 4697391 A JP4697391 A JP 4697391A JP H04282938 A JPH04282938 A JP H04282938A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- central processing
- processing unit
- block
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、通信媒体により相互に
接続された複数の情報処理装置の内部に設置される通信
制御装置に関し、詳しくは、情報処理装置内の中央処理
装置と通信制御装置との間におけるデータ授受の制御方
式を改善するものである。
接続された複数の情報処理装置の内部に設置される通信
制御装置に関し、詳しくは、情報処理装置内の中央処理
装置と通信制御装置との間におけるデータ授受の制御方
式を改善するものである。
【０００２】
【従来の技術】複数の情報処理装置がバス型の通信媒体
により相互に接続された通信システムの一般的な例を図
３に示す。この図の例は、通信媒体１に情報処理装置２
１，２２，２３，２４が接続される通信システムであり
、システム内の各情報処理処理装置は、他の全ての装置
とデータを共用するために、順次、サイクリックな同報
通信を行う。各々の情報処理装置２１，２２，２３，２
４は、通信媒体１と接続する通信制御装置２１ａ，２２
ａ，２３ａ，２４ａと、制御動作をする中央処理装置２
１ｂ，２２ｂ，２３ｂ，２４ｂとを備え、更に、通信媒
体１を介して与えられたデータを格納するためのイメー
ジ・データ領域（図示せず）を有している。このイメー
ジ・データ領域は中央処理装置と通信制御装置の両方か
ら読み書きされる共有メモリである。このような構成に
て、各々の情報処理装置は通信媒体１を介してデータを
同報通信し、他の装置から送信されたデータの写しをイ
メージ・データ領域に格納して各装置間のデータの共有
を図っている。
により相互に接続された通信システムの一般的な例を図
３に示す。この図の例は、通信媒体１に情報処理装置２
１，２２，２３，２４が接続される通信システムであり
、システム内の各情報処理処理装置は、他の全ての装置
とデータを共用するために、順次、サイクリックな同報
通信を行う。各々の情報処理装置２１，２２，２３，２
４は、通信媒体１と接続する通信制御装置２１ａ，２２
ａ，２３ａ，２４ａと、制御動作をする中央処理装置２
１ｂ，２２ｂ，２３ｂ，２４ｂとを備え、更に、通信媒
体１を介して与えられたデータを格納するためのイメー
ジ・データ領域（図示せず）を有している。このイメー
ジ・データ領域は中央処理装置と通信制御装置の両方か
ら読み書きされる共有メモリである。このような構成に
て、各々の情報処理装置は通信媒体１を介してデータを
同報通信し、他の装置から送信されたデータの写しをイ
メージ・データ領域に格納して各装置間のデータの共有
を図っている。
【０００３】
【発明が解決しようとする課題】通信データ処理の際、
イメージ・データ領域は、中央処理装置と通信制御装置
との各々から任意のタイミングでアクセスされることが
あり、複数ワードで意味のあるデータについては、中央
処理装置と通信制御装置との間でデータの同時性が損な
われるという問題があった。
イメージ・データ領域は、中央処理装置と通信制御装置
との各々から任意のタイミングでアクセスされることが
あり、複数ワードで意味のあるデータについては、中央
処理装置と通信制御装置との間でデータの同時性が損な
われるという問題があった。
【０００４】また、イメージ・データ領域を２つ設け、
交替バッファ方式により中央処理装置と通信制御装置が
各々別のイメージ・データ領域をアクセスする方式もあ
るが、２個のイメージ・データのブロックを交替させる
タイミングにより、中央処理装置または通信制御装置の
いずれかがブロック切り替えのために待たされるという
問題があった。
交替バッファ方式により中央処理装置と通信制御装置が
各々別のイメージ・データ領域をアクセスする方式もあ
るが、２個のイメージ・データのブロックを交替させる
タイミングにより、中央処理装置または通信制御装置の
いずれかがブロック切り替えのために待たされるという
問題があった。
【０００５】本発明は、以上のような問題を解決するこ
とを課題とし、その目的は、情報処理装置内の中央処理
装置と通信制御装置との間でデータの同時性の保証及び
データ授受の高速化を実現することである。
とを課題とし、その目的は、情報処理装置内の中央処理
装置と通信制御装置との間でデータの同時性の保証及び
データ授受の高速化を実現することである。
【０００６】
【課題を解決するための手段】以上の課題を解決した本
発明は、通信媒体に少なくとも２台以上接続されて同報
通信する情報処理装置内に設けられ、当該情報処理装置
内の中央処理装置と前記通信媒体間のデータ授受に関与
する通信制御装置において、前記中央処理装置側及び前
記通信媒体側の両側からアクセス可能な３ブロックに分
割されたイメージ・データ領域と、前記イメージ・デー
タ領域のそれぞれのブロックに対応して前記中央処理装
置側または前記通信媒体側のいずれかの側からアクセス
可能かを表わすビット情報が設定されるレジスタと、前
記レジスタ内のビット情報を参照して前記中央処理装置
からのアクセスを制御し、前記中央処理装置から前記ブ
ロック変更要求がありかつ前記中央処理装置がアクセス
可能なブロックが２ブロックある場合に前記中央処理装
置が現在使用中のブロックに対応する前記レジスタのビ
ット情報を前記通信媒体側からアクセス可能であるよう
に設定変更するアクセス制御機能部と、前記レジスタ内
のビット情報を参照して前記通信媒体側からのアクセス
を制御し、当該通信制御装置の一連の通信動作が終了し
た時点で前記通信媒体側からアクセス可能な前記ブロッ
クが２ブロックある場合に前記通信媒体側が現在使用中
の前記ブロックに対応する前記レジスタのビット情報を
前記中央処理装置側からアクセス可能であるように設定
変更する通信制御機能部と、前記通信制御機能部が指定
した前記ブロックからデータを読み出し前記通信媒体へ
送出し、前記通信媒体から受信したデータを前記通信制
御機能部が指定した前記ブロックへ書き込むデータ送受
信機能部とを設けた通信制御装置である。
発明は、通信媒体に少なくとも２台以上接続されて同報
通信する情報処理装置内に設けられ、当該情報処理装置
内の中央処理装置と前記通信媒体間のデータ授受に関与
する通信制御装置において、前記中央処理装置側及び前
記通信媒体側の両側からアクセス可能な３ブロックに分
割されたイメージ・データ領域と、前記イメージ・デー
タ領域のそれぞれのブロックに対応して前記中央処理装
置側または前記通信媒体側のいずれかの側からアクセス
可能かを表わすビット情報が設定されるレジスタと、前
記レジスタ内のビット情報を参照して前記中央処理装置
からのアクセスを制御し、前記中央処理装置から前記ブ
ロック変更要求がありかつ前記中央処理装置がアクセス
可能なブロックが２ブロックある場合に前記中央処理装
置が現在使用中のブロックに対応する前記レジスタのビ
ット情報を前記通信媒体側からアクセス可能であるよう
に設定変更するアクセス制御機能部と、前記レジスタ内
のビット情報を参照して前記通信媒体側からのアクセス
を制御し、当該通信制御装置の一連の通信動作が終了し
た時点で前記通信媒体側からアクセス可能な前記ブロッ
クが２ブロックある場合に前記通信媒体側が現在使用中
の前記ブロックに対応する前記レジスタのビット情報を
前記中央処理装置側からアクセス可能であるように設定
変更する通信制御機能部と、前記通信制御機能部が指定
した前記ブロックからデータを読み出し前記通信媒体へ
送出し、前記通信媒体から受信したデータを前記通信制
御機能部が指定した前記ブロックへ書き込むデータ送受
信機能部とを設けた通信制御装置である。
【０００７】
【作用】本発明の通信制御装置において、アクセス制御
機能部及び通信制御機能部は、イメージ・データ領域の
３個のブロックに対応したレジスタの３個のビット情報
を参照し、アクセス可能なブロックが２ブロックある場
合に現在使用中のブロックに対応するレジスタのビット
情報を設定し直してアクセスの競合を解消する。
機能部及び通信制御機能部は、イメージ・データ領域の
３個のブロックに対応したレジスタの３個のビット情報
を参照し、アクセス可能なブロックが２ブロックある場
合に現在使用中のブロックに対応するレジスタのビット
情報を設定し直してアクセスの競合を解消する。
【０００８】
【実施例】図面を用いて本発明の通信制御装置の実施例
を説明する。図１において、通信媒体１に情報処理装置
２が接続され、情報処理装置２は本発明の通信制御装置
２００ と中央処理装置２１０ より構成される。更に
、本発明の通信制御装置２００ は、第１のブロックＢ
１，第２のブロックＢ２，第３のブロックＢ３の３個の
ブロックよりなるイメージ・データ領域２０１ と、各
々のブロックＢ１，Ｂ２，Ｂ３のそれぞれに対応してビ
ット情報ｂ１，ｂ２，ｂ３が設定されるレジスタ２０２
と、このレジスタ２０２ のビット情報を参照して中
央処理装置２１０ とイメージ・データ領域２０１との
間のデータ授受を制御するアクセス制御機能部２０３
と、レジスタ２０２ のビット情報を参照して通信媒体
１側とのデータ授受を制御する通信制御機能部２０４
と、通信媒体１とイメージ・データ領域２０１ との間
でデータを授受するデータ送受信機能部２０５ とから
構成される。
を説明する。図１において、通信媒体１に情報処理装置
２が接続され、情報処理装置２は本発明の通信制御装置
２００ と中央処理装置２１０ より構成される。更に
、本発明の通信制御装置２００ は、第１のブロックＢ
１，第２のブロックＢ２，第３のブロックＢ３の３個の
ブロックよりなるイメージ・データ領域２０１ と、各
々のブロックＢ１，Ｂ２，Ｂ３のそれぞれに対応してビ
ット情報ｂ１，ｂ２，ｂ３が設定されるレジスタ２０２
と、このレジスタ２０２ のビット情報を参照して中
央処理装置２１０ とイメージ・データ領域２０１との
間のデータ授受を制御するアクセス制御機能部２０３
と、レジスタ２０２ のビット情報を参照して通信媒体
１側とのデータ授受を制御する通信制御機能部２０４
と、通信媒体１とイメージ・データ領域２０１ との間
でデータを授受するデータ送受信機能部２０５ とから
構成される。
【０００９】レジスタ２０２ において、各々のビット
情報ｂ１，ｂ２，ｂ３は、対応するブロックＢ１，Ｂ２
，Ｂ３がアクセス制御機能部２０３ （中央処理装置２
１０ 側）からアクセス可能か通信制御機能部２０４
からアクセス可能かを表わす情報であり、ビット情報“
０”の場合は通信制御機能部２０４ からアクセス可、
ビット情報“１”の場合はアクセス御機能部２０３ か
らアクセス可である。
情報ｂ１，ｂ２，ｂ３は、対応するブロックＢ１，Ｂ２
，Ｂ３がアクセス制御機能部２０３ （中央処理装置２
１０ 側）からアクセス可能か通信制御機能部２０４
からアクセス可能かを表わす情報であり、ビット情報“
０”の場合は通信制御機能部２０４ からアクセス可、
ビット情報“１”の場合はアクセス御機能部２０３ か
らアクセス可である。
【００１０】アクセス制御機能部２０３ はレジスタ２
０２ のビット情報を参照し、アクセス可能な状態にあ
るイメージ・データ領域２０１ のブロックを中央処理
装置２１０ に使用させる機能を有するとともに、中央
処理装置２１０ からブロックの変更要求がありかつ中
央処理装置２１０がアクセス可能なブロックが２個以上
ある場合、現在、中央処理装置２１０ が使用中のブロ
ックに対応するレジスタ２０２ のビット情報を通信制
御機能部２０５ がアクセス可能となるように設定変更
する機能を有する。
０２ のビット情報を参照し、アクセス可能な状態にあ
るイメージ・データ領域２０１ のブロックを中央処理
装置２１０ に使用させる機能を有するとともに、中央
処理装置２１０ からブロックの変更要求がありかつ中
央処理装置２１０がアクセス可能なブロックが２個以上
ある場合、現在、中央処理装置２１０ が使用中のブロ
ックに対応するレジスタ２０２ のビット情報を通信制
御機能部２０５ がアクセス可能となるように設定変更
する機能を有する。
【００１１】通信制御機能部２０４ はレジスタ２０２
のビット情報を参照し、アクセス可能な状態にあるイ
メージ・データ領域２０１ のブロックをデータ送受信
機能部２０５ に使用させる機能を有するとともに、デ
ータ送受信機能部２０５ のある一連の通信動作が終了
した時点で、データ送受信機能部２０５ がアクセス可
能なブロックが２個以上ある場合、現在、データ送受信
機能部２０５ が使用中のブロックに対応するレジスタ
２０２ のビット情報を中央処理装置２１０ がアクセ
ス可能となるように設定変更する機能を有する。
のビット情報を参照し、アクセス可能な状態にあるイ
メージ・データ領域２０１ のブロックをデータ送受信
機能部２０５ に使用させる機能を有するとともに、デ
ータ送受信機能部２０５ のある一連の通信動作が終了
した時点で、データ送受信機能部２０５ がアクセス可
能なブロックが２個以上ある場合、現在、データ送受信
機能部２０５ が使用中のブロックに対応するレジスタ
２０２ のビット情報を中央処理装置２１０ がアクセ
ス可能となるように設定変更する機能を有する。
【００１２】データ送受信機能部２０５ は、通信制御
機能部２０４ の制御により、アクセス可能なブロック
内の指定された領域からデータを読み出して通信媒体１
へ送信する機能と、通信媒体１から受信したデータをア
クセス可能なブロック内の指定された領域へ書き込む機
能を有する。
機能部２０４ の制御により、アクセス可能なブロック
内の指定された領域からデータを読み出して通信媒体１
へ送信する機能と、通信媒体１から受信したデータをア
クセス可能なブロック内の指定された領域へ書き込む機
能を有する。
【００１３】結局、レジスタ２０２ は、アクセス制御
機能部２０３ と通信制御機能部２０４ からのアクセ
スに対して排他制御が保証される。
機能部２０３ と通信制御機能部２０４ からのアクセ
スに対して排他制御が保証される。
【００１４】このように構成された本発明装置の動作概
要は次の通りである。即ち、イメージ・データ領域２０
１ がアクセスされる際、アクセス制御機能部２０３
または通信制御機能部２０４ はレジスタ２０２ を参
照し、イメージ・データ領域２０１ のアクセス可能な
ブロックを識別する。 そして、中央処理装置２１０ からブロック変更要求が
あった時、または通信制御機能部２０４ のある一連の
通信動作が終了した時にアクセス可能なブロックが２個
以上ある場合には対応するレジスタ２０２ のビット情
報の設定を変更する。
要は次の通りである。即ち、イメージ・データ領域２０
１ がアクセスされる際、アクセス制御機能部２０３
または通信制御機能部２０４ はレジスタ２０２ を参
照し、イメージ・データ領域２０１ のアクセス可能な
ブロックを識別する。 そして、中央処理装置２１０ からブロック変更要求が
あった時、または通信制御機能部２０４ のある一連の
通信動作が終了した時にアクセス可能なブロックが２個
以上ある場合には対応するレジスタ２０２ のビット情
報の設定を変更する。
【００１５】通信制御機能部２０４ は、レジスタ２０
２ のビット情報ｂｉ（ｉ＝１，２，３）＝０の時、イ
メージ・データ領域２０１ のブロックＢｉを使用でき
、同時にビット情報ｂ（ｉ＋１）の内容をチェックする
。ビット情報ｂ（ｉ＋１）＝０の場合、ｂｉ＝１に設定
変更し、以後、対応するブロックＢ（ｉ＋１）を使用す
る。但し、レジスタ２０２ の３個のビット情報の内、
２個のビット情報が“１”であった場合はレジスタ２０
２ への書き込み及びブロック変更は行わない。同様に
、アクセス制御機能部２０３ は、レジスタ２０２ の
ビット情報ｂｉ（ｉ＝１，２，３）＝１の時、イメージ
・データ領域２０１ のブロックＢｉを使用でき、同時
にビット情報ｂ（ｉ＋１）の内容をチェックする。ビッ
ト情報ｂ（ｉ＋１）＝１の場合、ｂｉ＝０に設定変更し
、以後、対応するブロックＢ（ｉ＋１）を使用する。但
し、レジスタ２０２ の３個のビット情報の内、２個の
ビット情報が“０”であった場合はレジスタ２０２ へ
の書き込み及びブロック変更は行わない。
２ のビット情報ｂｉ（ｉ＝１，２，３）＝０の時、イ
メージ・データ領域２０１ のブロックＢｉを使用でき
、同時にビット情報ｂ（ｉ＋１）の内容をチェックする
。ビット情報ｂ（ｉ＋１）＝０の場合、ｂｉ＝１に設定
変更し、以後、対応するブロックＢ（ｉ＋１）を使用す
る。但し、レジスタ２０２ の３個のビット情報の内、
２個のビット情報が“１”であった場合はレジスタ２０
２ への書き込み及びブロック変更は行わない。同様に
、アクセス制御機能部２０３ は、レジスタ２０２ の
ビット情報ｂｉ（ｉ＝１，２，３）＝１の時、イメージ
・データ領域２０１ のブロックＢｉを使用でき、同時
にビット情報ｂ（ｉ＋１）の内容をチェックする。ビッ
ト情報ｂ（ｉ＋１）＝１の場合、ｂｉ＝０に設定変更し
、以後、対応するブロックＢ（ｉ＋１）を使用する。但
し、レジスタ２０２ の３個のビット情報の内、２個の
ビット情報が“０”であった場合はレジスタ２０２ へ
の書き込み及びブロック変更は行わない。
【００１６】次に、図２を用いて本発明装置の動作を詳
しく説明する。 （ａ） レジスタ２０２ の初期値を“０００”（ｂ１
＝０，ｂ２＝０，ｂ３＝０）とし、通信制御機能部２０
４ ははじめにブロックＢ１をアクセスする。この時、
アクセス制御機能部２０３ はイメージ・データ領域２
０１ を使用することはできない。 （ｂ） 通信制御機能部２０４ は、ビット情報ｂ２＝
０であるので、ビット情報ｂ１＝１に設定変更しブロッ
クＢ２を使用する。これにより、アクセス制御機能部２
０３はブロックＢ１を使用可能となる。 （ｃ） （ｂ） において、レジスタ２０２ のビット
情報ｂ３＝０であり、かつビット情報ｂ１，ｂ２，ｂ３
の内１ビットしか“１”でないため（ｂ１＝１，ｂ２＝
０，ｂ３＝０）、通信制御機能部２０４ は、ｂ２＝１
としてブロックＢ３を使用する。 （ｄ） アクセス制御機能部２０３ は、ビット情報ｂ
２＝１であるので、ビット情報ｂ１＝０としてブロック
Ｂ２を使用する。 （ｅ） （ｄ） において、レジスタ２０２ のビット
情報ｂ１＝０であり、かつビット情報ｂ１，ｂ２，ｂ３
の内１ビットしか“１”でないため（ｂ１＝０，ｂ２＝
１，ｂ３＝０）、通信制御機能部２０４ は、ｂ３＝１
としてブロックＢ１を使用する。 （ｆ） アクセス制御機能部２０３ は、ビット情報ｂ
３＝１であるので、ビット情報ｂ２＝０としてブロック
Ｂ３を使用する。 （ｇ） （ｆ） において、レジスタ２０２ のビット
情報ｂ２＝０であり、かつビット情報ｂ１，ｂ２，ｂ３
の内１ビットしか“１”でないため（ｂ１＝０，ｂ２＝
０，ｂ３＝１）、通信制御機能部２０４ は、ｂ１＝１
としてブロックＢ２を使用する。次に、（ｂ） の状態
に戻り、（ｃ） 以降と同様な工程でブロックの変更動
作を続行する。このようにして、順次、ブロックの変更
動作を繰り返すことにより、アクセス制御機能部２０３
と通信制御機能部２０４ の待ち時間はなく、円滑な
データ授受動作を行える。
しく説明する。 （ａ） レジスタ２０２ の初期値を“０００”（ｂ１
＝０，ｂ２＝０，ｂ３＝０）とし、通信制御機能部２０
４ ははじめにブロックＢ１をアクセスする。この時、
アクセス制御機能部２０３ はイメージ・データ領域２
０１ を使用することはできない。 （ｂ） 通信制御機能部２０４ は、ビット情報ｂ２＝
０であるので、ビット情報ｂ１＝１に設定変更しブロッ
クＢ２を使用する。これにより、アクセス制御機能部２
０３はブロックＢ１を使用可能となる。 （ｃ） （ｂ） において、レジスタ２０２ のビット
情報ｂ３＝０であり、かつビット情報ｂ１，ｂ２，ｂ３
の内１ビットしか“１”でないため（ｂ１＝１，ｂ２＝
０，ｂ３＝０）、通信制御機能部２０４ は、ｂ２＝１
としてブロックＢ３を使用する。 （ｄ） アクセス制御機能部２０３ は、ビット情報ｂ
２＝１であるので、ビット情報ｂ１＝０としてブロック
Ｂ２を使用する。 （ｅ） （ｄ） において、レジスタ２０２ のビット
情報ｂ１＝０であり、かつビット情報ｂ１，ｂ２，ｂ３
の内１ビットしか“１”でないため（ｂ１＝０，ｂ２＝
１，ｂ３＝０）、通信制御機能部２０４ は、ｂ３＝１
としてブロックＢ１を使用する。 （ｆ） アクセス制御機能部２０３ は、ビット情報ｂ
３＝１であるので、ビット情報ｂ２＝０としてブロック
Ｂ３を使用する。 （ｇ） （ｆ） において、レジスタ２０２ のビット
情報ｂ２＝０であり、かつビット情報ｂ１，ｂ２，ｂ３
の内１ビットしか“１”でないため（ｂ１＝０，ｂ２＝
０，ｂ３＝１）、通信制御機能部２０４ は、ｂ１＝１
としてブロックＢ２を使用する。次に、（ｂ） の状態
に戻り、（ｃ） 以降と同様な工程でブロックの変更動
作を続行する。このようにして、順次、ブロックの変更
動作を繰り返すことにより、アクセス制御機能部２０３
と通信制御機能部２０４ の待ち時間はなく、円滑な
データ授受動作を行える。
【００１７】
【発明の効果】以上述べたように、本発明の通信制御装
置によれば、３個のブロックより構成されるイメージ・
データ領域をサイクリックに用いることにより、情報処
理装置内の中央処理装置と通信制御装置との間でブロッ
ク単位のデータの同時性を保証でき、また、データ授受
の高速化を実現することができる。
置によれば、３個のブロックより構成されるイメージ・
データ領域をサイクリックに用いることにより、情報処
理装置内の中央処理装置と通信制御装置との間でブロッ
ク単位のデータの同時性を保証でき、また、データ授受
の高速化を実現することができる。
【図１】本発明の通信制御装置の構成を表わすブロック
図である。
図である。
【図２】本発明装置の動作を詳細に説明するための図で
ある。
ある。
【図３】通信制御装置が内部に設置される複数台の情報
処理装置を有する一般的な通信システムの例である。
処理装置を有する一般的な通信システムの例である。
１ 通信媒体
２ 情報処理装置
２００ 通信制御装置
２０１ イメージ・データ領域
２０２ レジスタ
２０３ アクセス制御機能部
２０４ 通信制御機能部
２０５ データ送受信機能部
２１０ 中央処理装置
Claims (1)
- 【請求項１】 通信媒体に少なくとも２台以上接続さ
れて同報通信する情報処理装置内に設けられ、当該情報
処理装置内の中央処理装置と前記通信媒体間のデータ授
受に関与する通信制御装置において、前記中央処理装置
側及び前記通信媒体側の両側からアクセス可能な３ブロ
ックに分割されたイメージ・データ領域と、前記イメー
ジ・データ領域のそれぞれのブロックに対応して前記中
央処理装置側または前記通信媒体側のいずれかの側から
アクセス可能かを表わすビット情報が設定されるレジス
タと、前記レジスタ内のビット情報を参照して前記中央
処理装置からのアクセスを制御し、前記中央処理装置か
ら前記ブロック変更要求がありかつ前記中央処理装置が
アクセス可能なブロックが２ブロックある場合に前記中
央処理装置が現在使用中のブロックに対応する前記レジ
スタのビット情報を前記通信媒体側からアクセス可能で
あるように設定変更するアクセス制御機能部と、前記レ
ジスタ内のビット情報を参照して前記通信媒体側からの
アクセスを制御し、当該通信制御装置の一連の通信動作
が終了した時点で前記通信媒体側からアクセス可能な前
記ブロックが２ブロックある場合に前記通信媒体側が現
在使用中の前記ブロックに対応する前記レジスタのビッ
ト情報を前記中央処理装置側からアクセス可能であるよ
うに設定変更する通信制御機能部と、前記通信制御機能
部が指定した前記ブロックからデータを読み出し前記通
信媒体へ送出し、前記通信媒体から受信したデータを前
記通信制御機能部が指定した前記ブロックへ書き込むデ
ータ送受信機能部とを設けた通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04697391A JP3178474B2 (ja) | 1991-03-12 | 1991-03-12 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04697391A JP3178474B2 (ja) | 1991-03-12 | 1991-03-12 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04282938A true JPH04282938A (ja) | 1992-10-08 |
| JP3178474B2 JP3178474B2 (ja) | 2001-06-18 |
Family
ID=12762193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04697391A Expired - Lifetime JP3178474B2 (ja) | 1991-03-12 | 1991-03-12 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178474B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224910A (ja) * | 1993-01-27 | 1994-08-12 | Nec Corp | Ｌａｎ接続システム |
| JP2006236114A (ja) * | 2005-02-25 | 2006-09-07 | Nec Electronics Corp | データ転送装置、画像処理装置及びデータ転送制御方法 |
| JP2009289269A (ja) * | 2008-05-28 | 2009-12-10 | Siemens Ag | バッファメモリにおけるメモリの割り当て方法 |
-
1991
- 1991-03-12 JP JP04697391A patent/JP3178474B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224910A (ja) * | 1993-01-27 | 1994-08-12 | Nec Corp | Ｌａｎ接続システム |
| JP2006236114A (ja) * | 2005-02-25 | 2006-09-07 | Nec Electronics Corp | データ転送装置、画像処理装置及びデータ転送制御方法 |
| JP2009289269A (ja) * | 2008-05-28 | 2009-12-10 | Siemens Ag | バッファメモリにおけるメモリの割り当て方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3178474B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392446A (en) | Multiple cluster signal processor architecture | |
| EP0486167A2 (en) | Multiple computer system with combiner/memory interconnection system | |
| JPH01147647A (ja) | データ処理装置 | |
| JPH11120156A (ja) | マルチプロセッサシステムにおけるデータ通信方式 | |
| JPH02310664A (ja) | 共有メモリを用いた通信方式 | |
| KR20050043303A (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| KR100388342B1 (ko) | 비동기 및 동기 프로토콜을 갖는 멀티 포트 메모리 | |
| JPH04282938A (ja) | 通信制御装置 | |
| US20030041176A1 (en) | Data transfer algorithm that does not require high latency read operations | |
| JPH07271654A (ja) | コントローラ | |
| EP1459191B1 (en) | Communication bus system | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JP3077992B2 (ja) | データ伝送装置 | |
| KR100192960B1 (ko) | 컴퓨터시스템의 디엠에이인터페이스방법 | |
| JPS585824A (ja) | チヤネル間デ−タ転送方式 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPH04188350A (ja) | メモリ回路および分散処理システム | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| JPS63136742A (ja) | デ−タ転送装置 | |
| JPH0363860A (ja) | データ転送装置 | |
| JPH03172959A (ja) | 情報処理システム | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |