JPH01236861A - リニヤイメージセンサチップとリニヤイメージセンサ及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 コンピュータを始めとする情報処理機器の進展に伴なっ
て、その入力装置としてのイメージセンサの需要は高ま
っている０本発明は情報を高速。

高品質で読み取ることを可能にしたリニヤイメージセン
サに関するものである。

従来の技術 集積回路技術の進展に伴なって、イメージセンサも固体
化された。ＣＣＤイメージセンサ、ＭＯＳイメージセン
サ、バイポーラＩＣイメージセンサがある。一般にイメ
ージセンサは光検知素子のアレイと走査回路からなる。

ＣＣＤイメージセンサは検知素子にフォトダイオード、
走査回路にＣＣＤを用い、ＭＯＳイメージセンサは検知
素子にフォトダイオード、走査回路にＭＯＳシフトレジ
スタを用いている。ＣＣＤイメージセンサは高解像度、
高感度という特徴があるが、元来、熱的に非平衡状態に
ある電荷を信号媒体に利用しているため、高温では使え
ない。一方、ＭＯＳイメージセンサは高解像度ではある
が感度が低く、映像信号のＳ／Ｎが低い、バイポーラＩ
Ｃイメージセンサは高速走査が可能であり、光検知素子
にフォトトランジスタが使えるために高感度であるが、
残像が大きいという欠点がある。

発明が解決しようとする課題 バイポーラＩＣイメージセンサは光検知素子にフォトト
ランジスタを用い、蓄積時間中の光電流による蓄積電荷
の放電量を再充電によって検知することによって映像信
号を得ている。フォトトランジスタの等価容量はフォト
ダイオードに比べて大きいために、特に高速読み取り時
には、再充電が不完全となり、残像信号が大きくなる。

課題を解決するための手段 光検知する画素列を複数個の光検知する画素からなる複
数個のブロックに分割し、そのブロック内の光検知素子
の映像信号を順次、読み出した後、ブロック単位で補助
充電することにより、光検知素子への充電を完全なもの
とする。１クロック内において画像情報出力用の再充電
のタイミングと補助充電のタイミングとの位相をずらす
ことにより、ビデオ信号出力のデータレートを変化させ
る事なく画像情報信号と補助充電による信号を分離する
ことが可能となる。つまり、第１ブロツクの補助充電中
に、次ブロック（第２ブロツク）の映像信号を出力させ
ることができる。走査回路はブロック内走査用のデコー
ダとブロック間走査用のデコーダに分けることによって
、前記の映像信号の順次読み出しと、ブロック単位での
補助充電を可能にする。

作用 動作周波数が５ＭＨｚの場合、クロック周期は２００ｎ
ｓで、ビデオ信号をサンプリング出力するアンプのリセ
ット時間を１００ｎｓとすると再充電時間（読出し時間
）は１００ｎｓである。フォトトランジスタでは充電路
にベース−エミッタ接合があるために、充電が完了に近
づくにつれて充電電流が減少するので、ベース−エミッ
タ接合の等価抵抗が大きくなり、充電速度が低下する。

各ブロックを８個のフォトトランジスタで構成した場合
、映像信号の読み出し後、前記アンプのリセットのタイ
ミングで８回繰り返して補助充電するもので、高速読み
取り時すなわちクロック周期の短い時でも残像率を大幅
に低減することができる。リセットのタイミングで補助
充電を行うため、画像情報信号電流に補助充電による電
流が混入することが防止できる。

実施例 以下、本発明の一実施例を図面に基づいて説明する。第
１図は本発明のイメージセンサチップの全体のブロック
図である。１ｂは外部選択入力信号２ｂ（ｎビット）を
受けて、これを直流レベルの異なる相補信号３ｂに変換
するためのマルチスレジホールド信号発注回路である。

１ａは外部選択信号２ａ　（ｍピント）を受けて、これ
を直流レベルの異なる相補信号３ａに変換するためのマ
ルチスレシホールド信号発生回路である。外部選択信号
はグレイコードで符号化され合計量＋ｎビットであるが
、２ｂ側が上位桁になっている。４ａ。

４ｂ、・・・・・・４ｄは第１のデコーダで、５は第２
のデコーダである。第２のデコーダ５はｎビットの相補
信号３ｂを受けて、それに従って出力端子５ａ、６ｂ、
・・・・・・６ｃ、６ｄのうちの一端子をアクティブ状
態にする。７ａ、７ｂ、７ｃ、・・・・・・７ｄ、７ｅ
、、７ｆは第２デコーダの出力信号および端子８にスト
ローブ信号ｓｂを端子１８にローアクティブな千ノブ選
択信号Ｃ８を夫々のヘース電極に受けて動作する第１差
動スイツチを構成する。チップ選択信号がローレベルの
時ストローブ信号のハイレベルを第２デコーダのハイレ
ベル時の出力信号よりやや高くしておき、ストローブ信
号の位相、パルス幅をコントロールすることによって第
１デコーダのアクティブな位相、時間をコントロールす
ることができる。９ａ、９ｂ、９ｃ。

・・・・・・９ｄ、９ｅ、９ｆは第２デコーダの出力信
号および端子１０にリセット信号Ｒ３を前記の端子１８
に前記の信号ＣＳを夫々のベース電橋に受けて動作する
第２差動スイツチを構成する。チップ選択信号がローレ
ベルの時リセット信号のハイレベルを第２デコーダの出
力信号より高くしておき、リセット信号の位相、パルス
幅をコントロールすることによって補助充電の位相、補
助充電時間をコントロールすることができる。ｌｌａ、
ｌｌｂ。

１）Ｃ・・・・・・ｌｉｄは第１デコーダの出力電流お
よび第２の差動スイッチの出力′＠流によって動作する
電流スイッチである。１２は光検知用のフォトトランジ
スタアレイで、夫々のコレクタ電極は各電流スイッチの
出力端子に、夫々のエミッタ電極は映像信号出力端子１
４に接続されている。１３はノイズキャンセル用のフォ
トトランジスタアレイで、夫々のコレクタ電極は各電流
スイッチの出力端子に、夫々のエミッタはノイズキャン
セル信号の出力端子１５に接続されている。映像信号と
ノイズキャンセル用信号の差動増幅によって、Ｓ／Ｎ比
の改善を図ることができる。端子１６は第１ブロツクが
読出し充電する為に選択された時に、他のセンサチップ
の最終ブロックを補助充電する為に選択する補助光？ｉ
！選択信号出力端子であり、また端子１７は木チップの
Ｒ８％ブロックを補助充電するために更に別の他のセン
サデツプの先頭ブロックの読出し充電用選択信号を受け
る為の補助光Ｎ選択信号入力端子である。即ち、複数個
のりニャイメージセンサチップを配列した際に、第β番
目のチップの補助充電選択信号入力端子を第（１＋１）
番目の補助充電選択信号出力端子にと順次連絡させてい
く事により、複数個のチップからなるイメージセンサが
トータル的にも１チツプの時と同じ構成にすることがで
きる。このときチップ毎に弁別していく為に前記のチッ
プ選択信号端子１８を順々ローレヘルにして走査してい
く。

ｉ！訳されたイメージセンサチップでは第２デコーダ５
によって選択されたブロック内の画素の信号読取りが可
能になる。このブロック内には２）個の画素が存在し、
このブロック内のどの画素を読取るかは第１デユーダに
より選択される。選択された画素はキャパシタとしての
要素を有し、これを完全に充電（リフレッシュ）し、そ
れまでに光によって生じた電荷量の変化の履歴をなくし
てやる事によって新しく光情報の蓄積を開始する事がで
きる。高速な原稿読取りを図る為には高い駆動周波数が
必要で、各画素をリフレッシュするに要する時間が短く
なり完全にリフレッシュするには至らず、リフレッシュ
後もそれまでの原稿情報の暦歴を残す事になる。しかし
合或る第Ｐ番目のブロック内画素の信号読取りが可能と
なっているときには、（Ｐ−１）番目のブロックが補助
充電可能となっているから、ストローブ信号ｓｂとリセ
ット信号Ｒ３とを各々第２図（ａｌ、　ｆｂｌに示すよ
うな位相で与える事により、第２図ｔｃ＋にｉで示され
るビデオ出力端子に流れる電流において１９で示される
信号が第Ｐ番目のブロック内の相並んだ画素からの夫々
の信号である様に、また２０ａ。

２０ｂ、２０ｃで示される信号が（Ｐ−１）番目のブロ
ック内の全画素の履歴を消す為の補助充電時の信号電流
であるようにできる。Ｐ番目のブロックが信号読取り可
能な２ｍクロックの間に、（Ｐ−１）番目のブロック内
の全画素が同じに２）回補助充電されるのであるから、
当然乍ら、この時現れる信号は２０　ａ、　　２０　ｂ
、　　２０　ｃの順に小さくなって行き、（Ｐ−１）番
目のブロックの全画素はほぼ完全にリフレッシュされて
前原稿情報信号の履歴を打消す事ができ、残像のないイ
メージセンサを実現する。また補助充電は各クロックで
小刻に分けて行われ、各ブロック間でのブランキング時
間がない為、一定の読取りデータ速度を保っている。

本実施例ではデコーダ回路を走査回路として用い画素は
フォトトランジスタを用いた場合について示したが、画
素としてはフォトダイオード、フォト静電誘導トランジ
スタを用い、走査回路としてはマトリクス回路やシフト
レジスタを用いた場合についても容易に適用可能である
。第３図にはシフトレジスタを走査回路として用いた場
合の実施例をブロック図で示した。本図中の番号を付け
た部分は、第１図中の同一番号の部分と等しいものであ
る。

発明の効果 本発明により、高速な画像情報を読取る場合にも、残像
のない原稿に忠実な読取りを行うリニヤイメージセンサ
を実現する事ができ、これからの高密度かつ高速な原稿
読取りの流れに合ったイメージセンサを生み出す上で極
めて効果的であり、産業上における寄与大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
タイミング図、第３図は他の実施例を示すブロック図で
ある。 ７ａ、７ｂ、・・・・・・７ｆ・・・・・・第１差動ス
イツチ、９ａ、９ｂ、・・・・・・９ｆ・・・・・・第
２差動スイツチ、１４・・・・・・ビデオ信号出力端子
、ｌｌａ、ｌｌｂ。 ・・・・・・ｌｉｄ・・・・・・電流スイッチ、８・・
・・・・ストローブ端子、１０・・・・・・リセット信
号入力端子。

Claims (5)

【特許請求の範囲】
1. （１）光検知する画素列と上記画素を順次アクセスする
   走査回路とからなるリニヤイメージセンサであって、上
   記の光検知する画素列が複数個のブロックに分割され、
   各ブロックに属している画素がブロック毎に一斉に補助
   充電される手段を有することを特徴とするリニヤイメー
   ジセンサチップ。
2. （２）画素列が各ブロック毎に画素を順次アクセス可能
   の状態とし、第Ｐ番目のブロックに属する画素のいづれ
   かがアクセスされるべき時、すなわち第Ｐ番目のブロッ
   クがアクセスされている時に、第（Ｐ−１）番目のブロ
   ックに属する画素の総てがリセット再アクセス可能な状
   態となるようにしたことを特徴とする請求項第（１）項
   記載のリニヤイメージセンサチップ。
3. （３）画素列が各ブロック毎に画素を順次アクセス可能
   の状態とし、上記画素列のうち第１番目のブロックをア
   クセスする信号線をチップ外部へ導く為の出力端子及び
   、且つ最終のブロックに属する画素の総てを補助充電可
   能な状態とするべき信号線へチップ外部から信号を受け
   るべき入力端子を有することを特徴とする請求項第（２
   ）項記載のリニヤイメージセンサチップ。
4. （４）請求項第（３）項記載のリニヤイメージセンサチ
   ップを複数個リニヤに配列し、且つ、前段チップの入力
   端子に後段チップの出力端子を電気的に接続して長尺化
   した事を特徴とするリニヤイメージセンサ。
5. （５）請求項第（２）項、第（３）項記載のリニヤイメ
   ージセンサチップ及び請求項第（４）項記載のリニヤイ
   メージセンサを駆動するに際して、ある１つの画素にア
   クセス可能な１クロック内における或る位相範囲内にお
   いてのみ上記画素が実際アクセスされて画素情報がビデ
   オ出力信号線に取り出され、上記の画素の属するブロッ
   ク内の全画素の情報が取出された後、次に続くブロック
   内の画像が情報取出しのないアクセスされる段階に入っ
   たと同時に、前記の既に全画素情報が取り出されたブロ
   ック内の全画素が同時に、１クロック内での情報取出し
   時の位相以外の位相におけるタイミングで補助充電され
   ることを特徴とするリニヤイメージセンサの駆動方法。